KR100841730B1 - 슈미트 트리거를 이용한 오실레이터 - Google Patents

슈미트 트리거를 이용한 오실레이터 Download PDF

Info

Publication number
KR100841730B1
KR100841730B1 KR1020060114747A KR20060114747A KR100841730B1 KR 100841730 B1 KR100841730 B1 KR 100841730B1 KR 1020060114747 A KR1020060114747 A KR 1020060114747A KR 20060114747 A KR20060114747 A KR 20060114747A KR 100841730 B1 KR100841730 B1 KR 100841730B1
Authority
KR
South Korea
Prior art keywords
voltage
schmitt trigger
unit
source
constant current
Prior art date
Application number
KR1020060114747A
Other languages
English (en)
Other versions
KR20080045529A (ko
Inventor
정하웅
권경수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060114747A priority Critical patent/KR100841730B1/ko
Priority to US11/942,530 priority patent/US20080122548A1/en
Priority to JP2007300570A priority patent/JP2008131650A/ja
Publication of KR20080045529A publication Critical patent/KR20080045529A/ko
Application granted granted Critical
Publication of KR100841730B1 publication Critical patent/KR100841730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 슈미트 트리거를 이용하여 온도 및 전압 등의 주변환경의 변화에도 항상 일정한 발진 신호를 출력하는 오실레이터에 관한 것이다.
본 발명에 따른 슈미트 트리거를 이용한 오실레이터는, 일정한 크기의 전류를 발생시키는 정전류발생부; 상기 정전류발생부와 연결되고, 상기 정전류발생부에 의해 발생된 전류를 미러링시키는 전류 미러링부; 상기 전류 미러링부와 연결되고, 상기 전류 미러링부를 통해 인가되는 전류를 공급 및 차단하기 위한 제어부; 일단이 상기 제어부와 연결되고, 타단이 접지연결되어 상기 제어부에 의해 공급되는 전류를 충전시키는 커패시터; 상기 커패시터에 충전된 전압을 인가받아 하이 또는 로우 레벨의 전압을 출력하는 슈미트 트리거부; 및 상기 슈미트 트리거부와 연결되고, 상기 슈미트 트리거부에 의해 출력된 전압을 지연시켜 출력하는 전압지연부;를 포함한다.
오실레이터, 슈미트 트리거, 발진신호, 온도, 전압, 정전류원

Description

슈미트 트리거를 이용한 오실레이터{Osillator using the schmitt triger circuit}
도 1은 종래 지연셀을 이용한 오실레이터의 회로도.
도 2는 종래 슈미트 트리거를 이용한 오실레이터의 회로도.
도 3은 종래 도 2의 오실레이터에 사용된 슈미트 트리거의 회로도.
도 4는 종래 도 2의 오실레이터에 사용된 슈미트 트리거의 출력 전압 파형도.
도 5는 종래 슈미트 트리거를 이용한 오실레이터의 출력 전압 파형도.
도 6은 본 발명에 따른 슈미트 트리거를 이용한 오실레이터를 개략적으로 나타낸 회로도.
도 7은 본 발명에 따른 오실레이터에 사용된 슈미트 트리거의 출력 전압 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
310 : 정전류발생부; 311 : 정전류원
320 : 제어부 330 : 전류 미러링부
340 : 슈미트 트리거부 341 : 비교기
342 : 전압발생부 350 : 전압지연부
351 : 제1 인버터 352 : 제2 인버터
S1, S2 : 제1 및 제2 스위치 NM1~NM4 : 앤모스 트랜지스터
PM1~PM3 : 피모스 트랜지스터
본 발명은 비교기를 이용한 슈미트 트리거 및 일정한 전류를 발생시키는 정전류원을 이용하여 온도 및 전압 등의 주변환경 변화에도 항상 일정한 주파수를 가지는 발진신호를 출력하는 슈미트 트리거를 이용한 오실레이터에 관한 것이다.
일반적으로, 오실레이터는, 주기억장치(CPU) 및 각종 메모리(Memory) 소자 등을 구동시키기 위한 클럭(Clock) 즉, 일정한 주파수를 가지는 발진 신호를 발생시키는 장치이다.
이러한, 오실레이터의 중요한 특성은 발진 신호의 주파수의 안정성을 유지하여 온도 및 전압 등의 주변환경 변화에도 무관하게 일정한 주파수를 발생시킬 수 있는가 하는 점이다.
이하, 관련도면을 참조하여 종래 기술에 의한 오실레이터에 대하여 상세히 설명한다.
도 1은 종래 지연셀을 이용한 오실레이터의 회로도이다.
먼저, 도 1에 도시한 바와 같이, 지연셀을 이용한 오실레이터는, 4개의 제1 내지 제4 지연셀(L1~L4)을 가지며, 정전류원(110), 제어부(120), 피모스 트랜지스터부(130) 및 앤모스 트랜지스터부(140)를 포함한다.
여기서, 상기 정전류원(110)은 주변의 온도 및 전압의 변화에 무관하게 일정한 크기의 전류(I0)를 발생시켜 출력한다.
상기 제어부(120)는, 제1 내지 제3 제어부(121, 122, 123)로 이루어지고, 상기 피모스 트랜지스터부(130) 및 앤모스 트랜지스터부(140)와 연결되며, 상기 오실레이터로부터 출력되는 발진신호(Vout)를 피드백받아 상기 피모스 트랜지스터부(130)로부터 인가되는 전원을 선택하거나 또는 상기 앤모스 트랜지스터부(140)와 연결되어 발진 신호(Vout)을 접지시킨다.
이때, 상기 제1 내지 제3 제어부(121, 122, 123)는 각각 1개의 피모스 트랜지스터(PM5, PM6, PM7)와 앤모스 트랜지스터(NM5, NM6, NM7)로 구성된다.
상기 피모스 트랜지스터부(130)는, 제1 내지 제4 피모스 트랜지스터(PM1, PM2, PM3, PM4)로 이루어지며, 각 피모스 트랜지스터(PM1, PM2, PM3, PM4)는 게이트가 서로 연결되고 드레인이 상기 오실레이터를 구동시킬 구동전원(VDD)과 연결되며 소스가 정전류원(110) 또는 상기 제어부(120)와 연결되어 상기 구동전원(VDD)을 상기 정전류원(110) 및 제어부(120)에 공급한다.
상기 앤모스 트랜지스터부(140)는, 제1 내지 제4 앤모스 트랜지스터(NM1, NM2, NM3, NM4)로 이루어지며, 각 앤모스 트랜지스터(NM1, NM2, NM3, NM4)는 게이트가 서로 연결되고 드레인이 상기 정전류원(110) 또는 제어부(120)와 연결되며, 소스가 접지연결되어 상기 정전류원(110) 및 제어부(120)를 접지연결한다.
만약, 상기 오실레이터의 발진신호(Vout)가 로우(Low) 레벨일 경우 상기 제1 제어부(121)는 상기 로우 레벨의 발진신호(Vout)를 피드백 받음으로써, 상기 제1 제어부(121)의 제5 피모스 트랜지스터(PM5)는 온 되고 제5 앤모스 트랜지스터(NM5)는 오프된다.
상기 온 된 제5 피모스 트랜지스터(PM5)는 상기 제2 피모스 트랜지스터(PM2)를 통해 인가되는 하이(High) 레벨의 구동전원(VDD)을 인가받아 이를 상기 제2 제어부(122)에 전달한다.
상기 하이 레벨의 전압을 인가받은 제2 제어부(122)의 제6 피모스 트랜지스터(PM6)는 오프 되고 제6 앤모스 트랜지스터(NM6)는 온 되며, 상기 온 된 제6 앤모스 트랜지스터(NM6)는 상기 앤모스 트랜지스터부(140)의 제3 앤모스 트랜지스터(NM3)를 통해 접지연결됨에 따라 로우 레벨의 전압을 상기 제3 제어부(123)에 전달한다.
상기 로우 레벨의 전압을 인가받은 상기 제3 제어부(123)의 제7 피모스 트랜지스터(PM7)는 온 되고 제7 앤모스 트랜지스터(NM7)는 오프되며, 상기 온 된 제7 피모스 트랜지스터(PM7)는 상기 피모스 트랜지스터(130)의 제4 피모스 트랜지스터(PM4)를 통해 하이 레벨의 구동전원(VDD)을 인가받아 이를 발진신호(Vout)로 하 여 출력함에 따라, 로우 레벨의 발진신호(Vout)를 인가받을 경우 이를 하이 레벨의 발진신호(Vout)로 천이시켜 출력한다.
또한, 상기한 바와 같은 방법으로 상기 발진신호(Vout)가 하이 레벨일 경우 제5 앤모스 트랜지스터(NM5), 제5 피모스 트랜지스터(PM5), 제7 앤모스 트랜지스터(NM7)가 순차적으로 온 됨에 따라 발진신호(Vout)를 로우 레벨로 천이시켜 출력한다.
이때, 상기 지연셀(L1~L4)을 이용한 오실레이터는, 각 지연셀(L1~L4)에 흐르는 전류량에 의하여 지연 시간이 결정되므로 상기 제1 내지 제4 지연셀(L1~L4)에 흐르는 전류량을 일정하게 유지시킬 수만 있다면 상기 발진신호(Vout)도 일정한 주파수를 유지할 수 있다.
그러나, 상기 제1 내지 제4 지연셀(L1~L4)에 공급되는 구동전원(VDD)의 전압이 변동되면 상기 제1 내지 제4 지연셀(L1~L4)에 흐르는 전류(Io)의 전류량이 변함에 따라, 상기 발진신호(Vout)의 주파수가 일정하게 유지되지 않고 변동되는 문제점이 있었다.
도 2는 종래 슈미트 트리거를 이용한 오실레이터의 회로도로써, 도 2에 도시한 바와 같이, 종래 슈미트 트리거를 이용한 오실레이터는, 제1 및 제2 셀라인(L1, L2)을 가지며, 제어부(210), 피모스 트랜지스터부(220), 앤모스 트랜지스터부(230), 커패시터(C), 슈미트 트리거(240) 및 인버터(250)를 포함한다.
상기 피모스 트랜지스터부(220)는, 게이트가 서로 연결되고 드레인이 상기 오실레이터를 구동시키기 위한 구동전원(VDD)과 연결된 제1 및 제2 피모스 트랜지스터(PM1, PM2)로 이루어지며, 상기 제1 피모스 트랜지스터(PM1)의 소스는 상기 앤모스 트랜지스터부(230)와 상기 제2 피모스 트랜지스터(PM2)의 소스는 상기 제어부(210)와 연결된다.
상기 앤모스 트랜지스터부(230)는, 게이트가 서로 연결되고 소스가 접지연결된 제1 및 제2 앤모스 트랜지스터(NM1, NM2)로 이루어지며, 상기 제1 앤모스 트랜지스터(NM1)의 드레인은 상기 제1 피모스 트랜지스터(PM1)의 소스와 연결되고 제2 앤모스 트랜지스터(NM2)의 드레인은 상기 제어부(210)와 연결된다.
상기 제어부(210)는, 제3 피모스 트랜지스터(PM3) 및 제3 앤모스 트랜지스터(NM3)로 이루어지고, 상기 발진신호(Vout)에 의해 상기 제3 피모스 트랜지스터(PM3) 및 제3 앤모스 트랜지스터(NM3) 중 어느 하나의 트랜지스터를 온 시킴으로써, 상기 하이 레벨의 구동전원(VDD) 또는 로우 레벨의 접지전원을 출력한다.
상기 제3 피모스 트랜지스터(PM3)는 게이트가 상기 오실레이터의 발진신호(Vout)를 피드백 받으며 드레인이 상기 제2 피모스 트랜지스터(PM2)의 소스와 연결되고 소스가 상기 제3 앤모스 트랜지스터(NM3)의 드레인과 연결된다.
또한, 상기 제3 앤모스 트랜지스터(NM3)는 게이트가 상기 오실레이터의 발진신호(Vout)를 피드백 받으며 소스가 상기 제2 앤모스 트랜지스터(NM2)의 드레인과 연결된다.
상기 커패시터(C)는 일단이 상기 제3 피모스 트랜지스터(PM3)의 소스와 제3 앤모스 트랜지스터(NM3)의 드레인과의 접점(N1)과 연결되고, 타단이 접지연결되어 상기 제어부(210)로부터 출력되는 전압을 충전시킨다.
상기 슈미트 트리거(240)는, 상기 접점(N1)과 연결되어 상기 커패시터(C)에 충전된 전압인 접점(N1)의 전압을 인가받고, 상기 접점(N1)의 전압이 하이 레벨의 전압을 출력하기 위한 최소 전압인 하이 트랜지션 전압(High Transition Voltage) 이상의 전압일 경우 하이 레벨의 전압을 출력하며, 상기 접점(N1)의 전압이 로우 레벨의 전압을 출력하기 위한 최대 전압인 로우 트랜지션 전압(Low Transition Voltage) 이하의 전압일 경우 로우 레벨의 전압을 출력한다.
상기 인버터(250)는 상기 슈미트 트리거(240)로부터 출력되는 전압을 인가받아 이의 상태를 천이시켜 출력함으로써 펄스(pulse) 형태의 구형파(squqre wave) 발진신호(Vout)를 출력한다.
이때, 상기 슈미트 트리거(240)는, 상기 오실레이터에 사용된 슈미트 트리거의 회로도인 도 3에 도시한 바와 같이, 하나의 셀라인(L3)에 제4 및 제5 피모스 트랜지스터(PM4, PM5)와 제4 및 제5 앤모스 트랜지스터(NM4, NM5)가 연결되고, 상기 제4 및 제5 피모스 트랜지스터(PM4, PM5)의 접점과 소스가 연결되고 드레인이 접지연결된 제6 피모스 트랜지스터(PM6)과 상기 제4 및 제5 앤모스 트랜지스터(NM4, NM5)의 접점과 소스가 연결되고 드레인이 구동전원(VDD)과 연결된 제6 앤모스 트랜지스터(NM6)를 포함한다.
상기 슈미트 트리거(240)는 외부로부터 인가받은 입력전압(Vin)이 하이 트랜 지션 전압(VH)보다 높은 전압일 경우 상기 제4 및 제5 앤모스 트랜지스터(NM4, NM5)가 온 되어 접지연결됨에 따라 로우 레벨의 출력전압(Vo)이 출력된다.
또한, 상기 슈미트 트리거(240)는 상기 입력전압(Vin)이 로우 트랜지션 전압(VL)보다 낮은 전압일 경우 상기 제4 및 제5 피모스 트랜지스터(PM4, PM5)가 온 되어 상기 하이 레벨의 구동전원(VDD)을 출력전압(Vo)으로 하여 출력한다.
이에 따라, 상기 슈미트 트리거(240)는, 슈미트 트리거(240)의 파형을 나타낸 도 4와 같이, 상기 입력전압(Vin)이 하이 트랜지션 전압(VH) 이하의 전압에서 하이 트랜지션 전압(VH) 이상의 전압으로 증가하는 증가전압(increase)일 경우 상기 출력전압(Vo)은 상기 하이 트랜지션 전압(VH) 시점 이후부터 하이 레벨의 출력전압(Vo)을 출력하고, 상기 입력전압(Vin)이 상기 로우 트랜지션 전압(VL) 이상의 전압에서 로우 트랜지션 전압(VL) 이하의 전압으로 감소하는 감소전압(decrease)일 경우 상기 출력전압(Vo)은 상기 로우 트랜지션 전압(VL) 시점 이후부터 로우 레벨의 출력전압(Vo)를 출력한다.
따라서, 상기 슈미트 트리거(240)는 정현파(sine wave)의 입력전압(Vin)을 인가받아 상기 입력전압(Vin)을 펄스 형태의 구형파로 변형시켜 출력함으로써, 일정한 주파수를 갖는 출력전압(Vo)을 출력할 수 있다.
이때, 종래 슈미트 트리거를 이용한 오실레이터의 출력 전압 파형도인 도 5에 도시한 바와 같이, 주파수의 크기를 나타내는 t1, t2는 하기 [수학식 1] 내지 [수학식 3]과 같이 나타낼 수 있다.
Figure 112006084893710-pat00001
이때, 상기 C는 상기 커패시터(C)의 커패시턴스(capacitance)를 나타낸다.
Figure 112006084893710-pat00002
Figure 112006084893710-pat00003
이때, 상기 Fout는 발진신호(Vout)의 주파수를 나타낸다.
상기 [수학식 1] 내지 [수학식 3]과 같이 상기 t1, t2는 하이 트랜지션 전압(VH)과 로우 트랜지션 전압(VL)에 영향을 받는다.
이때, 상기 하이 트랜지션 전압(VH)과 로우 트랜지션 전압(VL)은 하기 [수학식 4] 및 [수학식 5]와 같이 나타낼 수 있다.
Figure 112006084893710-pat00004
이때, 상기 β1, β3은 상기 제5 및 제6 앤모스 트랜지스터(NM5, NM6)의 크기를 나타내며, VTH는 문턱전압(Threshold Voltage)을 나타낸다.
Figure 112006084893710-pat00005
이때, 상기 β5, β6은 상기 제5 및 제6 피모스 트랜지스터(PM5, PM6)의 크기를 나타낸다.
즉, 상기 하이 트랜지션 전압(VH)과 로우 트랜지션 전압(VL)은 구동전원(VDD)과 문턱전압인 VTH의 영향을 받는 것을 알 수 있는데, 여기서 상기 문턱전압(VTH)은 온도에 의해 연동되는 값이기 때문에 주변온도가 변하게 되면 상기 하이 트랜지션 전압(VH) 및 로우 트랜지션 전압(VL)이 정상적인 하이 또는 로우 트랜지션 전압(VH1, VL1)에서 주변 환경에 따라 하이 또는 로우 트랜지션 전압(VH2, VL2)과 같이 일정전압을 유지하지 않고 변하게 된다.
이에 따라, A 시점에서 A'와 같은 하이 레벨의 발진신호(Vout)가 출력되고 B 시점에서 B'와 같은 로우 레벨의 발진신호(Vout)가 출력되어야 하지만, E 시점에서 E'와 같이 하이 레벨의 발진신호(Vout)가 출력되고 F 시점에서 F'와 같이 로우 레벨의 발진신호(Vout)가 출력됨으로써, 발진신호(Vout)의 주파수가 일정하게 유지되지 않고 변동되는 문제점이 있었다.
따라서, 본 발명은 상기 문제점을 해결하기 위해 이루어진 것으로, 본 발명의 목적은, 비교기를 이용한 슈미트 트리거와 일정한 전류를 발생시키는 정전류원을 이용하여 온도 및 전압 등의 주변환경 변화에도 항상 일정한 주파수의 발진신호를 출력하는 슈미트 트리거를 이용한 오실레이터를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 슈미트 트리거를 이용한 오실레이터는, 일정한 크기의 전류를 발생시키는 정전류발생부; 상기 정전류발생부와 연결되고, 상기 정전류발생부에 의해 발생된 전류를 미러링시키는 전류 미러링부; 상기 전류 미러링부와 연결되고, 상기 전류 미러링부를 통해 인가되는 전류를 공급 및 차단하기 위한 제어부; 일단이 상기 제어부와 연결되고, 타단이 접지연결되어 상기 제어부에 의해 공급되는 전류를 충전시키는 커패시터; 상기 커패시터에 충전된 전압을 인가받아 하이 또는 로우 레벨의 전압을 출력하는 슈미트 트리거부; 및 상기 슈미트 트리거부와 연결되고, 상기 슈미트 트리거부에 의해 출력된 전압을 지 연시켜 출력하는 전압지연부;를 포함한다.
또한, 본 발명에 따른 슈미트 트리거를 이용한 오실레이터에 있어서, 상기 정전류발생부는, 일정한 크기의 전류를 발생시키는 정전류원; 및 게이트가 드레인과 연결되고 드레인이 상기 정전류원과 연결되며 소스가 접지 연결된 제1 앤모스 트랜지스터;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 슈미트 트리거를 이용한 오실레이터에 있어서, 상기 전류 미러링부는, 게이트가 상기 정전류발생부와 연결되고 소스가 접지연결된 제2 및 제3 앤모스 트랜지스터; 게이트가 소스와 연결되고 소스가 상기 제2 트랜지스터의 드레인과 연결되며 드레인이 오실레이터를 구동시키기 위한 구동전원과 연결된 제1 피모스 트랜지스터; 게이트가 상기 제1 피모스 트랜지스터의 게이트와 연결되고 드레인이 상기 구동전원과 연결된 제2 피모스 트랜지스터; 게이트가 상기 정전류발생부와 연결되고 드레인이 상기 제1 피모스 트랜지스터의 소스와 연결되며 소스가 접지연결된 제2 앤모스 트랜지스터; 및 게이트가 상기 정전류발생부와 연결되고 드레인이 상기 제어부와 연결되며 소스가 접지연결된 제3 앤모스 트랜지스터;를 포함하며, 이때, 상기 제1 앤모스 트랜지스터와 제2 및 제3 앤모스 트랜지스터는 동일한 크기를 가지는 것을 특징으로 한다.
또한, 본 발명에 따른 슈미트 트리거를 이용한 오실레이터에 있어서, 상기 제어부는, 게이트가 상기 전압지연부와 연결되고 드레인이 상기 제2 피모스 트랜지스터의 소스와 연결되며 소스가 상기 커패시터와 연결된 제3 피모스 트랜지스터; 및 게이트가 상기 전압지연부와 연결되고 드레인이 상기 제3 피모스 트랜지스터의 소스와 연결되며 소스가 상기 제3 앤모스 트랜지스터의 드레인과 연결된 제4 앤모스 트랜지스터;를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 슈미트 트리거를 이용한 오실레이터에 있어서, 상기 슈미트 트리거부는, 하이 및 로우 트랜지션 전압을 발생시켜 이들을 하이단자 및 로우단자를 통해 공급하는 전압발생부; 비반전단자가 상기 커패시터의 일단과 연결되고, 반전단자가 상기 전압발생부와 연결되어 상기 커패시터에 충전된 전압과 상기 전압발생부로부터 공급되는 전압을 비교하여 하이 또는 로우 레벨의 전압을 출력하는 비교기; 일단이 상기 비교기의 비반전단자와 연결되고, 타단이 상기 전압발생부의 하이단자와 연결되어 상기 하이 트랜지션 전압을 상기 비교기에 공급 또는 차단하는 제1 스위칭수단; 및 일단이 상기 비교기의 비반전단자와 연결되고, 타단이 상기 전압발생부의 로우단자와 연결되어 상기 로우 트랜지션 전압을 상기 비교기에 공급 또는 차단하는 제2 스위칭수단;을 포함하며 이때, 상기 전압발생부는, 밴드갭 레퍼런스 전압발생회로인 것을 특징으로 한다.
또한, 본 발명에 따른 슈미트 트리거를 이용한 오실레이터에 있어서, 상기 전압지연부는, 상기 슈미트 트리거부와 연결되고, 상기 슈미트 트리거부로부터 출력된 전압을 반전시켜 출력하는 제1 인버터; 및 상기 제1 인버터와 연결되고, 상기 제1 인버터로부터 반전된 전압을 재반전시켜 출력하는 제2 인버터;를 포함하는 것을 특징으로 한다.
여기서, 상기 슈미트 트리거부의 제1 스위칭 수단은 상기 전압지연부의 제1 인버터로부터 출력되는 전압에 의해 스위칭 되며 상기 제2 스위칭 수단은 상기 전 압지연부의 제2 인버터로부터 출력되는 전압에 의해 스위칭 되는 것을 특징으로 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
이하, 관련도면을 참조하여 본 발명에 따른 슈미트 트리거를 이용한 오실레이터에 관하여 상세하게 설명한다.
도 6은 본 발명에 따른 슈미트 트리거를 이용한 오실레이터를 개략적으로 나타낸 회로도이고, 도 7은 본 발명에 따른 오실레이터에 사용된 슈미트 트리거의 출력 전압 파형도이다.
우선, 도 6에 도시한 바와 같이, 본 발명에 따른 슈미트 트리거를 이용한 오실레이터는, 두 개의 제1 및 제2 셀라인(L1, L2)을 가지고, 정전류발생부(310), 제어부(320), 전류 미러링부(330), 슈미트 트리거부(340) 및 전압지연부(350)로 이루어진다.
여기서, 상기 정전류발생부(310)는, 정전류원(311)과 제1 앤모스 트랜지스 터(NM1)로 이루어지고, 일정한 크기의 전류를 발생시킨다.
상기 정전류원(311)은 항상 일정한 크기의 정전류(I0)를 발생시켜 출력하고, 상기 제1 앤모스 트랜지스터(NM1)는 게이트가 드레인과 연결되고 드레인이 상기 정전류원(311)과 연결되며, 소스가 접지연결되어 상기 정전류원(311)로부터 인가되는 일정한 전류인 정전류(I0)를 접지시킨다.
상기 전류 미러링부(330)는, 제1 및 제2 셀라인(L1, L2)와 제1 및 제2 피모스 트랜지스터(PM1, PM2) 그리고 제2 및 제3 앤모스 트랜지스터(NM1, NM2)로 이루어지며, 상기 정전류발생부(310)로부터 발생된 정전류(I0)를 제1 셀라인(L1)에 인가받아 이를 제2 셀라인(L2)에 전달한다.
상기 제1 피모스 트랜지스터(PM1)는 제1 셀라인(L1)에 구비되고, 게이트가 상기 제2 피모스 트랜지스터(PM2)의 게이트와 연결되며 드레인이 상기 오실레이터를 구동시키기 위한 구동전원(VDD)과 연결되고 소스가 상기 제2 앤모스 트랜지스터(NM2)의 드레인과 연결된다.
또한, 상기 제2 피모스 트랜지스터(PM2)는 제2 셀라인(L2)에 구비되고, 게이트가 상기 제2 피모스 트랜지스터(PM2)의 게이트와 연결되며 드레인이 상기 오실레이터를 구동시키기 위한 구동전원(VDD)과 연결되고 소스가 상기 제어부(320)와 연결된다.
상기 제2 앤모스 트랜지스터(NM2)는 제1 셀라인(L1)에 구비되고, 게이트가 상기 정전류발생부(310)의 제1 앤모스 트랜지스터(NM1)의 게이트와 연결되며 드레 인이 상기 제1 피모스 트랜지스터(PM1)의 소스와 연결되고 소스가 접지연결된다.
또한, 상기 제3 앤모스 트랜지스터(NM3)는 제3 셀라인(L2)에 구비되고, 게이트가 상기 제1 및 제2 앤모스 트랜지스터(NM1, NM2)의 게이트와 연결되며 드레인이 상기 제어부(320)와 연결되며 소스가 접지연결된다.
이때, 상기 제2 및 제3 앤모스 트랜지스터(NM2, NM3)는 상기 제1 앤모스 트랜지스터(NM1)와 동일한 크기의 트랜지스터를 사용하는 것이 바람직하다. 그 이유는, 상기 제1 앤모스 트랜지스터(NM1)와 제2 및 제3 앤모스 트랜지스터(NM2, NM3)는 게이트가 서로 연결되어 있어 상기 동일한 게이트 신호인 정전류(I0)에 의해 온 되는데, 게이트 신호인 정전류(I0)와 이들의 VGS 값의 크기에 따라 이들에 흐르는 각 전류의 크기가 결정됨에 따라 각 트랜지스터(NM1, NM2, NM3)의 크기가 다를 경우 이들에 흐르는 전류가 서로 다른 값을 갖게 됨으로써 상기 제1, 제2 및 제3 앤모스 트랜지스터(NM1, NM2, NM3)의 크기는 동일한 것이 바람직하다.
상기 제어부(320)는, 제3 피모스 트랜지스터(PM3) 및 제4 앤모스 트랜지스터(NM4)로 이루어지고, 상기 오실레이터로부터 출력되는 발진신호(Vout)를 피드백 받아 이에 의해 상기 제3 피모스 트랜지스터(PM3) 또는 제4 앤모스 트랜지스터(NM4) 중 어느 하나를 선택하여 하이 또는 로우 레벨의 전압을 출력한다.
상기 제3 피모스 트랜지스터(PM3)는 게이트로 상기 오실레이터로부터 출력되는 발진신호(Vout)를 피드백 받고 드레인이 상기 전류 미러링부(330)의 제2 피모스 트랜지스터(PM2)의 소스와 연결되며 소스가 상기 제4 앤모스 트랜지스터(NM4)의 드 레인과 연결된다.
또한, 상기 제4 앤모스 트랜지스터(NM4)는 게이트가 상기 제3 피모스 트랜지스터(PM3)의 게이트와 연결되어 이를 통해 상기 오실레이터로부터 출력되는 발진신호(Vout)를 피드백 받고 드레인이 상기 제3 피모스 트랜지스터(PM3)의 소스와 연결되며 소스가 상기 전류 미러링부(330)의 제3 앤모스 트랜지스터(NM3)의 드레인과 연결된다.
상기 커패시터(C)는 일단이 상기 제3 피모스 트랜지스터(PM3)의 소스와 제4 앤모스 트랜지스터(NM4)의 드레인과의 접점(N1)과 연결되고 타단이 접지연결되어 상기 제어부(310)로부터 출력되는 전압을 충전시킨다.
상기 슈미트 트리거부(340)는, 비교기(341)와 제1 및 제2 스위칭수단(S1, S2) 및 전압발생부(342)로 이루어지며, 상기 커패시터(C)에 의해 충전된 접점(N1)의 전압을 인가받아 펄스로 이루어진 구형파의 전압을 출력한다.
상기 비교기(341)는, 비반전단자(+)가 상기 커패시터(C)의 일단 즉, 접점(N1)과 연결되고, 반전단자(-)가 상기 제1 및 제2 스위칭수단(S1, S2)의 일단과 연결되어, 상기 커패시터(C)에 충전된 전압과 상기 제1 또는 제2 스위칭수단(S1, S2)을 통해 인가되는 전압을 비교하여 하이 또는 로우 레벨의 출력전압(Vo)을 출력한다.
상기 전압발생부(342)는, 하이 또는 로우 트랜지션 전압(VH, VL)을 발생시키고 이를 외부로 공급하기 위한 하이단자와 로우단자를 가지며, 상기 제1 및 제2 스 위칭수단(S1, S2) 중 선택된 스위칭수단을 통해 하이 또는 로우 트랜지션 전압(VH, VL)을 상기 비교기(341)의 반전단자(-)에 공급한다.
이때, 상기 전압발생부(342)는, 온도와 전압 등의 주변환경 변화에도 항상 일정한 전압을 갖는 밴드갭 레퍼런스 전압(bandgap-reference voltage) 발생회로를 사용할 수 있다.
상기 제1 스위칭수단(S1)은 일단이 상기 비교기(341)의 반전단자(-)와 연결되고 타단이 상기 전압발생부(342)의 하이단자와 연결되고 상기 전압지연부(350)로부터 인가되는 전압에 의해 온/오프 됨에 따라 상기 비교기(341)로 하이 트랜지션 전압(VH)을 공급 또는 차단시킨다.
또한, 상기 제2 스위칭수단(S2)은 일단이 상기 비교기(341)의 반전단자(-)와 연결되고 타단이 상기 전압발생부(342)의 로우단자와 연결되고 상기 전압지연부(350)로부터 인가되는 전압에 의해 온/오프 됨에 따라 상기 비교기(341)로 로우 트랜지션 전압(VL)을 공급 또는 차단시킨다.
상기 전압지연부(350)는, 제1 및 제2 인버터(351, 352)로 이루어지며, 상기 슈미트 트리거부(340)과 연결되어 이로부터 구형파의 출력전압(Vo)을 인가받아 이를 소정시간 지연시켜 출력한다.
이때, 상기 제1 인버터(351)는 상기 슈미트 트리거부(340)로부터 출력되는 출력전압(Vo)을 인가받아 이를 천이시켜 출력하며 상기 천이된 전압을 상기 제1 스위칭수단(S1)에 공급하고, 상기 제2 인버터(352)는 상기 제1 인버터(352)로부터 천 이된 전압을 재천이시켜 출력하며 이를 상기 제2 스위칭수단(S2)에 공급함으로써, 상기 제1 및 제2 스위칭수단(S1, S2)를 온/오프시킨다.
상기한 구성으로 이루어진 오실레이터의 구동은, 먼저, 상기 정전류발생부(310)에 의해 발생된 정전류(I0)에 의해 상기 제1 및 제2 앤모스 트랜지스터(NM1, NM2, NM3)가 온 되고, 상기 제2 앤모스 트랜지스터(NM2)가 온 됨에 따라, 상기 제1 셀라인(L1)에는 상기 정전류(I0)와 동일한 크기의 전류(I0)가 흐른다.
이때, 상기 전류 미러링부(330)에 의해 상기 제1 셀라인(L1)에 흐르는 전류(I0)가 제2 셀라인(L2)에도 흐르게 된다. 이때, 상기 제어부(320)는 상기 전압지연부(350)로부터 피드백 받은 전압이 로우 레벨일 경우 제3 피모스 트랜지스터(PM3)를 온 시켜 상기 커패시터(C)를 충전시키고, 하이 레벨일 경우 제4 앤모스 트랜지스터(NM4)를 온 시켜 상기 제3 앤모스 트랜지스터(NM3)를 통해 접시시킨다.
이에 따라, 상기 슈미트 트리거부(340)는 상기 제어부(320)에 의해 충방전이 이루어지는 커패시터(C)의 전압을 인가받아, 상기 슈미트 트리거부(340)의 출력전압(Vo)의 파형을 나타낸 도 7에 도시한 바와 같이, 상기 커패시터(C)에 충전된 전압 즉, 접점(N1)에 걸리는 전압인 VN1이 상승하여 하이 트랜지션 전압(VH)이 되는 시점인 X 시점일 경우 상기 출력전압(Vo)은 X' 시점에 로우 레벨에서 하이 레벨로 천이되며 상기 전압 VN1이 하강하여 로우 트랜지션 전압(VL)이 되는 시점인 Z 시점일 경우 상기 출력전압(Vo)은 Z' 시점에 하이 레벨에서 로우 레벨로 천이된다.
이와 같이, 본 발명에 따른 상기 슈미트 트리거를 이용한 오실레이터는, 주변환경의 변화에도 항상 일정한 전류인 정전류(I0)를 발생시키는 정전류원(311)을 사용함에 따라 슈미트 트리거부(340)에 공급되는 전압을 일정하게 유지시킬 수 있어 오실레이터부로부터 발생되는 발진신호(Vout)의 주파수를 일정하게 유지시킬 수 있는 이점이 있다.
또한, 상기 슈미트 트리거부(340)는 비교기(341)와 하이 또는 로우 트랜지션 전압(VH, VL)이 주변환경의 변화에 따라 일정한 크기의 하이 또는 로우 트랜지션 전압(VH, VL)을 공급하는 전압발생부(342)를 사용함으로써, 일정한 주파수를 가지는 발진신호(Vout)를 발생시킬 수 있는 장점이 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
상술한 바와 같이, 본 발명에 따른 슈미트 트리거를 이용한 오실레이터는, 주변환경의 변화에도 항상 일정한 전류를 발생시키는 정전류원과 항상 일정한 크기 의 하이 또는 로우 트랜지션 전압을 공급하는 전압발생부를 사용함으로써, 구동전원 또는 온도 등의 주변환경 변화에도 항상 일정한 주파수를 가지는 발진신호를 출력할 수 있는 효과가 있다.

Claims (10)

  1. 일정한 크기의 전류를 발생시키는 정전류발생부;
    상기 정전류발생부와 연결되고, 상기 정전류발생부에 의해 발생된 전류를 미러링시키는 전류 미러링부;
    상기 전류 미러링부와 연결되고, 상기 전류 미러링부를 통해 인가되는 전류를 공급 및 차단하기 위한 제어부;
    일단이 상기 제어부와 연결되고, 타단이 접지연결되어 상기 제어부에 의해 공급되는 전류를 충전시키는 커패시터;
    상기 커패시터에 충전된 전압을 인가받아 하이 또는 로우 레벨의 전압을 출력하는 슈미트 트리거부; 및
    상기 슈미트 트리거부와 연결되고, 상기 슈미트 트리거부에 의해 출력된 전압을 지연시켜 출력하는 전압지연부;를 포함하고,
    상기 정전류발생부는,
    일정한 크기의 전류를 발생시키는 정전류원; 및
    게이트가 드레인과 연결되고 드레인이 상기 정전류원과 연결되며 소스가 접지 연결된 제1 앤모스 트랜지스터;
    를 포함하는 것을 특징으로 하고,
    상기 슈미트 트리거부는,
    하이 및 로우 트랜지션 전압을 발생시켜 이들을 하이단자 및 로우단자를 통해 공급하는 전압발생부;
    비반전단자가 상기 커패시터의 일단과 연결되고, 반전단자가 상기 전압발생부와 연결되어 상기 커패시터에 충전된 전압과 상기 전압발생부로부터 공급되는 전압을 비교하여 하이 또는 로우 레벨의 전압을 출력하는 비교기;
    일단이 상기 비교기의 비반전단자와 연결되고, 타단이 상기 전압발생부의 하이단자와 연결되어 상기 하이 트랜지션 전압을 상기 비교기에 공급 또는 차단하는 제1 스위칭수단; 및
    일단이 상기 비교기의 비반전단자와 연결되고, 타단이 상기 전압발생부의 로우단자와 연결되어 상기 로우 트랜지션 전압을 상기 비교기에 공급 또는 차단하는 제2 스위칭수단;
    을 포함하는 것을 특징으로 하는 슈미트 트리거를 이용한 오실레이터.
  2. 삭제
  3. 제1항에 있어서,
    상기 전류 미러링부는,
    게이트가 상기 정전류발생부와 연결되고 소스가 접지연결된 제2 및 제3 앤모스 트랜지스터;
    게이트가 소스와 연결되고 소스가 상기 제2 트랜지스터의 드레인과 연결되며 드레인이 오실레이터를 구동시키기 위한 구동전원과 연결된 제1 피모스 트랜지스터;
    게이트가 상기 제1 피모스 트랜지스터의 게이트와 연결되고 드레인이 상기 구동전원과 연결된 제2 피모스 트랜지스터;
    게이트가 상기 정전류발생부와 연결되고 드레인이 상기 제1 피모스 트랜지스터의 소스와 연결되며 소스가 접지연결된 제2 앤모스 트랜지스터; 및
    게이트가 상기 정전류발생부와 연결되고 드레인이 상기 제어부와 연결되며 소스가 접지연결된 제3 앤모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 슈미트 트리거를 이용한 오실레이터.
  4. 제3항에 있어서,
    상기 제1 앤모스 트랜지스터와 제2 및 제3 앤모스 트랜지스터는 동일한 크기를 가지는 것을 특징으로 하는 슈미트 트리거를 이용한 오실레이터.
  5. 제1항에 있어서,
    상기 제어부는,
    게이트가 상기 전압지연부와 연결되고 드레인이 상기 제2 피모스 트랜지스터의 소스와 연결되며 소스가 상기 커패시터와 연결된 제3 피모스 트랜지스터; 및
    게이트가 상기 전압지연부와 연결되고 드레인이 상기 제3 피모스 트랜지스터의 소스와 연결되며 소스가 상기 제3 앤모스 트랜지스터의 드레인과 연결된 제4 앤모스 트랜지스터;
    를 포함하는 것을 특징으로 하는 슈미트 트리거를 이용한 오실레이터.
  6. 삭제
  7. 제1항에 있어서,
    상기 전압발생부는, 밴드갭 레퍼런스 전압발생회로인 것을 특징으로 하는 슈미트 트리거를 이용한 오실레이터.
  8. 제1항에 있어서,
    상기 전압지연부는,
    상기 슈미트 트리거부와 연결되고, 상기 슈미트 트리거부로부터 출력된 전압을 반전시켜 출력하는 제1 인버터; 및
    상기 제1 인버터와 연결되고, 상기 제1 인버터로부터 반전된 전압을 재반전시켜 출력하는 제2 인버터;
    를 포함하는 것을 특징으로 하는 슈미트 트리거를 이용한 오실레이터.
  9. 제1항 또는 제8항에 있어서,
    상기 슈미트 트리거부의 제1 스위칭 수단은 상기 전압지연부의 제1 인버터로부터 출력되는 전압에 의해 스위칭 되는 것을 특징으로 하는 슈미트 트리거를 이용한 오실레이터.
  10. 제1항 또는 제8항에 있어서,
    상기 슈미트 트리거부의 제2 스위칭 수단은 상기 전압지연부의 제2 인버터로부터 출력되는 전압에 의해 스위칭 되는 것을 특징으로 하는 슈미트 트리거를 이용한 오실레이터.
KR1020060114747A 2006-11-20 2006-11-20 슈미트 트리거를 이용한 오실레이터 KR100841730B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060114747A KR100841730B1 (ko) 2006-11-20 2006-11-20 슈미트 트리거를 이용한 오실레이터
US11/942,530 US20080122548A1 (en) 2006-11-20 2007-11-19 Oscillator using schmitt trigger circuit
JP2007300570A JP2008131650A (ja) 2006-11-20 2007-11-20 シュミットトリガーを用いたオシレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060114747A KR100841730B1 (ko) 2006-11-20 2006-11-20 슈미트 트리거를 이용한 오실레이터

Publications (2)

Publication Number Publication Date
KR20080045529A KR20080045529A (ko) 2008-05-23
KR100841730B1 true KR100841730B1 (ko) 2008-06-27

Family

ID=39463058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060114747A KR100841730B1 (ko) 2006-11-20 2006-11-20 슈미트 트리거를 이용한 오실레이터

Country Status (3)

Country Link
US (1) US20080122548A1 (ko)
JP (1) JP2008131650A (ko)
KR (1) KR100841730B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098062B2 (en) * 2008-08-22 2012-01-17 Honeywell International Inc. Comparator circuit having latching behavior and digital output sensors therefrom
US20140300423A1 (en) * 2013-04-05 2014-10-09 Samsung Electro-Mechanics Co., Ltd. Clock generating circuit having parasitic oscillation suppressing unit and method of suppressing parasitic oscillation using the same
DE102014111900B4 (de) 2014-08-20 2016-03-03 Infineon Technologies Austria Ag Oszillatorschaltung
CN106571797B (zh) * 2015-10-10 2024-03-15 意法半导体研发(深圳)有限公司 上电复位(por)电路
US10153752B2 (en) * 2016-01-06 2018-12-11 Disruptive Technologies Research As Relaxation oscillator circuit for low frequency and low power dissipation
CN109787558B (zh) * 2018-12-28 2023-04-11 合肥中感微电子有限公司 振荡器电路及其修调方法
CN111835373B (zh) * 2019-11-18 2023-11-14 紫光同芯微电子有限公司 一种新型swp接口电路
CN110995160B (zh) * 2019-12-31 2023-04-07 广州裕芯电子科技有限公司 一种高性能的振荡器
CN112202422B (zh) * 2020-09-28 2024-07-23 上海华虹宏力半导体制造有限公司 低频osc电路
CN114397037B (zh) * 2021-11-01 2022-10-11 中国科学院半导体研究所 Cmos温度感应电路及温度传感器
CN114448386B (zh) * 2022-02-09 2023-03-24 无锡市晶源微电子股份有限公司 延时装置
CN115051686B (zh) * 2022-08-15 2022-12-16 苏州萨沙迈半导体有限公司 低功耗振荡器电路和芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057133A (ja) * 1991-06-26 1993-01-14 Nec Corp 発振回路
KR940004973A (ko) * 1992-08-19 1994-03-16 아이. 에이치. 전 반도체 소자의 모스(mos) 발진기

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61264909A (ja) * 1985-05-20 1986-11-22 Fujitsu Ltd シユミツトトリガ回路
JPS6285509A (ja) * 1985-10-11 1987-04-20 Nec Corp 発振器
JPH0770168B2 (ja) * 1987-08-17 1995-07-31 日本電気株式会社 磁気ディスク装置用ｐｌｌ回路
JPH0767066B2 (ja) * 1990-06-06 1995-07-19 ローム株式会社 電圧制御発振器
JPH06169237A (ja) * 1991-09-13 1994-06-14 Mitsubishi Electric Corp リングオシレータ回路
JP3579940B2 (ja) * 1994-11-25 2004-10-20 ソニー株式会社 可変周波数発振器
JPH08162911A (ja) * 1994-11-30 1996-06-21 Rohm Co Ltd 電圧制御発振器
JPH10270985A (ja) * 1997-03-25 1998-10-09 Rohm Co Ltd 電圧制御発振回路
JP3622102B2 (ja) * 1997-07-24 2005-02-23 日本プレシジョン・サーキッツ株式会社 Ｃｒ発振回路
KR100446305B1 (ko) * 2002-08-20 2004-09-01 삼성전자주식회사 제어 가능한 슈미트 트리거를 이용한 전원 전압 및 온도에무관한 ｒｃ 오실레이터
JP2005057972A (ja) * 2003-08-07 2005-03-03 Sanyo Electric Co Ltd リングオシレータに利用される定電流回路およびチャージポンプ回路
US7391274B2 (en) * 2005-03-30 2008-06-24 Etron Technology, Inc Low voltage operating ring oscillator with almost constant delay time

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH057133A (ja) * 1991-06-26 1993-01-14 Nec Corp 発振回路
KR940004973A (ko) * 1992-08-19 1994-03-16 아이. 에이치. 전 반도체 소자의 모스(mos) 발진기

Also Published As

Publication number Publication date
KR20080045529A (ko) 2008-05-23
JP2008131650A (ja) 2008-06-05
US20080122548A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
KR100841730B1 (ko) 슈미트 트리거를 이용한 오실레이터
KR101812931B1 (ko) 자기-바이어스 rc 발진 장치 및 램프 발생 장치를 구비하는 회로 장치 및 그의 방법
KR100588334B1 (ko) 슈도 슈미트 트리거 회로를 이용한 디시-디시 컨버터 및펄스 폭 변조방법
US7893778B2 (en) Flexible low current oscillator for multiphase operations
KR101060443B1 (ko) Ｒｃ 발진기
JP2008086100A (ja) 電源切換回路
JP2007243922A (ja) 発振回路
CN103546121A (zh) Rc振荡器
CN112087131B (zh) 电荷泵控制电路及电池控制电路
KR101675561B1 (ko) 전원 장치
KR101258877B1 (ko) 클럭 검출기 및 이를 이용한 바이어스 전류 조절 회로
US7545128B2 (en) Regulator circuit
JP4796437B2 (ja) 発振回路
JP6083503B2 (ja) 温度周波数変換回路及び温度補償型発振回路
JP2007151322A (ja) 電源回路およびｄｃ−ｄｃコンバータ
CN203590176U (zh) Rc振荡器
CN216696591U (zh) 一种高压电路的逻辑控制电路和锂电池管理芯片
JPWO2019077890A1 (ja) コンパレータを用いた発振器回路
US7777584B2 (en) Clock signal generator
KR100576449B1 (ko) 내부전압 발생회로
CN115812277A (zh) 比较器、振荡器和电力转换器
JP2006099507A (ja) 定電圧発生回路
JPWO2019116764A1 (ja) コンパレータと、そのコンパレータを用いた発振器回路
JP2010113654A (ja) 半導体集積回路
KR101532241B1 (ko) 반도체 파형 발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110414

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee