CN109787558B - 振荡器电路及其修调方法 - Google Patents

Abstract

本发明提供一种振荡器电路及其修调方法，振荡器电路包括：第一基准电流产生电路，其产生正温度系数的第一基准电流和第二基准电流；第二基准电流产生电路，其产生可修调的负温度系数的第三基准电流；参考电压产生电路，其基于第一基准电流产生参考电压；分压电路，其对参考电压进行分压得到可修调的振荡基准电压；振荡信号产生电路，其包括：储能器件，其被第二基准电流和第二基准电流合并后充电；放电开关；振荡比较电路，其用于比较振荡基准电压和储能器件的充电电压，并在比较结果为第一种结果时控制放电开关开启，在比较结果为第二种结果时控制所述放电开关关断。与现有技术相比，本发明对振荡器电路进行修调后，可以提高振荡信号的精度。

Description

振荡器电路及其修调方法

【技术领域】

本发明属于振荡器领域，特别涉及一种高精度振荡器电路及其修调方法。

【背景技术】

在一些需要高精度时钟信号的应用领域，往往采用振荡频率不受电源、温度和工艺影响的晶振来产生时钟信号，但这种方式需要额外增加芯片引脚，而且不能和芯片集成在一起，无疑增加了应用成本。

因此，有必要提出一种改进方案来克服上述问题。

【发明内容】

本发明的目的之一在于提供一种振荡器电路，其能够提供高精度的振荡信号。

本发明的目的之二在于提供一种振荡器电路的修调方法，其对所述振荡器电路进行修调后可以提高振荡信号的精度。

根据本发明的一个方面，本发明提供一种振荡器电路，其包括：第一基准电流产生电路，其被设置的产生正温度系数的第一基准电流和正温度系数的第二基准电流；第二基准电流产生电路，其被设置的产生可修调的负温度系数的第三基准电流；参考电压产生电路，其被设置的基于所述第一基准电流产生参考电压；分压电路，其被设置的对所述参考电压进行分压得到可修调的振荡基准电压；振荡信号产生电路，其包括：储能器件，其被第二基准电流和第二基准电流合并后充电；放电开关；振荡比较电路，其用于被设置的比较所述振荡基准电压和所述储能器件的充电电压，并在比较结果为第一种结果时控制所述放电开关对所述储能器件进行放电以将所述储能器件的充电电压放电至初始电位，在比较结果为第二种结果时控制所述放电开关停止对所述储能器件进行放电。

进一步的，第一基准电流产生电路，其包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第五PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管、第一电阻、第一双极型晶体管和第二双极型晶体管，第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第五PMOS晶体管的源极均与电源端相连，它们的栅极也互相连接，第一PMOS晶体管的漏极与其栅极相连，第一PMOS晶体管的漏极与第一NMOS晶体管的漏极相连，第一电阻连接于第一NMOS晶体管的源极和第一双极型晶体管的发射极之间，第一双极型晶体管的基极和集电极均与接地端相连，第二PMOS晶体管的漏极与第二NMOS晶体管的漏极相连，第二NMOS晶体管的栅极与其漏极以及第一NMOS晶体管的栅极相连，第二NMOS晶体管的源极与第二双极型晶体管的发射极相连，第二双极型晶体管的基极和集电极均与接地端相连，第三PMOS晶体管的漏极作为第一基准电流产生电路的第一输出端输出第一基准电流；第五PMOS晶体管的源极作为第一基准电流产生电路的第二输出端输出第二基准电流。

进一步的，第二基准电流产生电路，其包括：可修调的第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管、第四NMOS晶体管、第五NMOS晶体管、第五电阻、第四双极型晶体管，第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管的源极均与电源端相连，它们的栅极也互相连接，第八PMOS晶体管的漏极与其栅极相连，第八PMOS晶体管的漏极与第五NMOS晶体管的漏极相连，第五电阻连接于第五NMOS晶体管的源极和接地端之间，第七PMOS晶体管的漏极与第四NMOS晶体管的漏极相连，第四NMOS晶体管的栅极与其漏极以及第五NMOS晶体管的栅极相连，第四NMOS晶体管的源极与第四双极型晶体管的发射极相连，第四双极型晶体管的基极和集电极均与接地端相连，所述可修调的第六PMOS晶体管包括多个可修调PMOS晶体管单元，每个可修调PMOS晶体管单元包括一个子PMOS晶体管以及串联于该子PMOS晶体管的漏极出的修调开关，各个子PMOS晶体管的漏极经过各个修调开关后交汇形成所述可修调的第六PMOS晶体管的漏极，各个子PMOS晶体管的栅极交汇形成所述可修调的第六PMOS晶体管的栅极，各个子PMOS晶体管的源极交汇形成所述可修调的第六PMOS晶体管的源极，通过控制各个修调开关的导通或截止，实现对所述第六PMOS晶体管的修调，进而实现对第三基准电流的修调。

进一步的，所述参考电压产生电路包括运算放大器、第二电阻、第三双极型晶体管、第四PMOS晶体管，运算放放大器的第一输入端与所述第一基准电流产生电路的输出第一基准电流的第一输出端相连，第二电阻的一端与第一基准电流产生电路的第一输出端相连，第二电阻的另一端与第三双极型晶体管的发射极相连，第三双极型晶体管的集电极和基极与接地端相连，运算放大器的输出端与第四PMOS晶体管的栅极相连，第四PMOS晶体管的源极接电源端，其漏极与所述运算放大器的第二输入端相连，第四PMOS晶体管的漏极作为所述参考电压产生电路的输出端输出所述参考电压。

进一步的，所述分压电路包括串联于所述参考电压产生电路的输出所述参考电压的输出端和接地端之间的第三电阻、可修调电阻和第四电阻，其中所述可修调调电阻和第四电阻的中间节点作为所述分压电路的输出端输出所述可修调的振荡基准电压，通过对所述可修调电阻的修调来实现对所述振荡基准电压的修调。

进一步的，所述储能器件为储能电容，所述储能电容的一端与接地端，另一端作为充电端与第一基准电流产生电路的输出第二基准电流的第二输出端以及第二基准电流产生电路的输出第三基准电流的输出端相连；所述放电开关为第三NMOS晶体管，第三NMOS晶体管的源极与接地端相连，漏极与所述储能电容的充电端相连，所述振荡比较电路的输出端与第三NMOS晶体管的栅极相连，所述振荡比较电路的第一输入端与所述储能电容的充电端相连，所述振荡比较电路的第二输入端与所述分压电路的输出端相连。

进一步的，所述振荡比较电路在所述储能器件的充电电压大于或等于所述振荡基准电压时，控制所述放电开关对所述储能器件进行放电以将所述储能器件的充电电压放电至初始电位，否则，控制所述放电开关停止对所述储能器件进行放电。

根据本发明的另一个方面，本发明提供一种前述振荡器电路的修调方法，其包括：先对第三基准电流进行修调；再对所述振荡基准电压进行修调。

与现有技术相比，本发明的振荡器电路能够集成到芯片内，且能够提供高精度的振荡信号，该振荡信号基本不受电源、温度和工艺的影响，或者受到的电源、温度和工艺的影响有限。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1示出了本发明中的振荡器电路在一个实施例中的电路原理图；

图2为图1中的振荡信号产生电路的部分信号的时序图；

图3a为图1中的振荡器电路在修调前输出的振荡信号的温度频率曲线示意图，其中工作电压为3v；

图3b为图1中的振荡器电路在第三基准电流修调后输出的振荡信号的温度频率曲线示意图，其中工作电压为3V；

图3c为图1中的振荡器电路在可修调电阻修调后输出的振荡信号的温度频率曲线示意图，其中工作电压为3V；

图3d为图1中的振荡器电路在可修调电阻修调后输出的振荡信号的温度频率曲线示意图，其中工作电压为5V。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

本发明提供一种振荡器电路，通过电路的设计使得其能够提供高精度的振荡信号，该振荡信号基本不受电源、温度和工艺的影响，或者受到的电源、温度和工艺的影响有限。

图1示出了本发明中的振荡器电路100在一个实施例中的电路原理图。如图1所示，所述振荡器电路100包括第一基准电流产生电路110、第二基准电流产生电路140、参考电压产生电路120、分压电路130、振荡信号产生电路150。所述振荡信号产生电路150包括储能器件154、放电开关152、振荡比较电路CMP。

第一基准电流产生电路110被设置的产生正温度系数的第一基准电流I1和正温度系数的第二基准电流I2。第二基准电流产生电路140被设置的产生可修调的负温度系数的第三基准电流I3(包括I_3-1,I_3-2,……,I_3-n)。所述参考电压产生电路120被设置的基于所述第一基准电流I1产生参考电压Vref。所述分压电路130被设置的对所述参考电压Vref进行分压得到可修调的振荡基准电压V_A。所述储能器件154被设置的被第二基准电流I2和第二基准电流I3合并后充电。

所述振荡比较电路CMP用于被设置的比较所述振荡基准电压V_A和所述储能器件的充电电压VB，并在比较结果为第一种结果时控制所述放电开关152对所述储能器件154进行放电以将所述储能器件的充电电压放电至初始电位，在比较结果为第二种结果时控制所述放电开关152停止对所述储能器件进行放电。

在图1所示的实施例中，所述储能器件154为储能电容C1，所述储能电容C1的一端与接地端，另一端作为充电端与第一基准电流产生电路110的输出第二基准电流I2的第二输出端以及第二基准电流产生电路140的输出第三基准电流I3的输出端相连，此时所述初始电位为0，第一种结果为所述储能器件的充电电压VB大于或等于所述振荡基准电压V_A，第二种结果为所述储能器件的充电电压VB小于或等于所述振荡基准电压V_A。

如图1所示的，在一个实施例中，第一基准电流产生电路110包括：第一PMOS晶体管PM1、第二PMOS晶体管PM2、第三PMOS晶体管PM3、第五PMOS晶体管PM5、第一NMOS晶体管NM1、第二NMOS晶体管NM2、第一电阻R1、第一双极型晶体管Q1和第二双极型晶体管Q2。

第一PMOS晶体管PM1、第二PMOS晶体管PM2、第三PMOS晶体管PM3、第五PMOS晶体管PM5的源极均与电源端相连，它们的栅极也互相连接，第一PMOS晶体管PM1的漏极与其栅极相连。第一PMOS晶体管PM1的漏极与第一NMOS晶体管NM1的漏极相连，第一电阻R1连接于第一NMOS晶体管NM1的源极和第一双极型晶体管Q1的发射极之间，第一双极型晶体管Q2的基极和集电极均与接地端相连。第二PMOS晶体管PM2的漏极与第二NMOS晶体管NM2的漏极相连，第二NMOS晶体管NM2的栅极与其漏极以及第一NMOS晶体管NM1的栅极相连，第二NMOS晶体管NM2的源极与第二双极型晶体管Q2的发射极相连，第二双极型晶体管Q2的基极和集电极均与接地端相连。第三PMOS晶体管PM3的漏极作为第一基准电流产生电路110的第一输出端输出第一基准电流I1，第五PMOS晶体管PM5的源极作为第一基准电流产生电路110的第二输出端输出第二基准电流I2。

如图1所示的，在一个实施例中，第二基准电流产生电路140包括：可修调的第六PMOS晶体管、第七PMOS晶体管PM7、第八PMOS晶体管PM8、第四NMOS晶体管NM4、第五NMOS晶体管NM5、第五电阻R5、第四双极型晶体管Q4。

第六PMOS晶体管、第七PMOS晶体管PM7、第八PMOS晶体管PM8的源极均与电源端相连，它们的栅极也互相连接，第八PMOS晶体管PM8的漏极与其栅极相连。第八PMOS晶体管PM8的漏极与第五NMOS晶体管NM5的漏极相连，第五电阻R5连接于第五NMOS晶体管NM5的源极和接地端之间。第七PMOS晶体管PM7的漏极与第四NMOS晶体管NM4的漏极相连，第四NMOS晶体管NM4的栅极与其漏极以及第五NMOS晶体管NM5的栅极相连，第四NMOS晶体管的源极与第四双极型晶体管Q4的发射极相连，第四双极型晶体管Q4的基极和集电极均与接地端相连。所述可修调的第六PMOS晶体管包括多个可修调PMOS晶体管单元，每个可修调PMOS晶体管单元包括一个子PMOS晶体管PM6_1,PM6_2,……,或PM6_n以及串联于该子PMOS晶体管的漏极出的修调开关。各个子PMOS晶体管PM6_1,PM6_2,……,和PM6_n的漏极经过各个修调开关后交汇形成所述可修调的第六PMOS晶体管的漏极，各个子PMOS晶体管PM6_1,PM6_2,……,和PM6_n的栅极交汇形成所述可修调的第六PMOS晶体管的栅极，各个子PMOS晶体管PM6_1,PM6_2,……,和PM6_n的源极交汇形成所述可修调的第六PMOS晶体管的源极。通过控制各个修调开关的导通或截止，实现对所述第六PMOS晶体管的修调，进而实现对第三基准电流I3的修调。其中，n为子PMOS晶体管的个数，n大于等于2。

第三基准电流I3为I_3-1,I_3-2,……,I_3-n中的一个或多个的和，其中I_3-1为第一个子PMOS晶体管PM6_1上流过的电流，I_3-2为第二个子PMOS晶体管,PM6_2上流过的电流，……,I_3-n为第n个子PMOS晶体管PM6_n上流过的电流。

所述参考电压产生电路包120括运算放大器Am1、第二电阻R2、第三双极型晶体管Q3、第四PMOS晶体管PM4。运算放放大器Am1的第一输入端与所述第一基准电流产生电路110的输出第一基准电流的第一输出端相连。第二电阻R2的一端与第一基准电流产生电路110的第一输出端相连，第二电阻R2的另一端与第三双极型晶体管Q3的发射极相连，第三双极型晶体管Q3的集电极和基极与接地端相连。运算放大器Am1的输出端与第四PMOS晶体管PM4的栅极相连，第四PMOS晶体管PM4的源极接电源端，其漏极与运算放大器Am1的第二输入端相连，第四PMOS晶体管PM4的漏极作为所述参考电压产生电路120的输出端输出所述参考电压Vref。

所述分压电路130包括串联于所述参考电压产生电路的输出所述参考电压的输出端和接地端之间的第三电阻R3、可修调电阻Rtrim和第四电阻R4，其中所述可修调电阻Rtrim和第四电阻R4的中间节点作为所述分压电路130的输出端输出所述可修调的振荡基准电压V_A，通过对所述可修调电阻Rtrim的修调来实现对所述振荡基准电压V_A的修调。

所述放电开关152为第三NMOS晶体管NM3，第三NMOS晶体管NM3的源极与接地端相连，漏极与所述储能电容C1的充电端相连。所述振荡比较电路CMP的输出端与第三NMOS晶体管的栅极相连，所述振荡比较电路CMP的第一输入端与所述储能电容C1的充电端相连，所述振荡比较电路CMP的第二输入端与所述分压电路130的输出端相连。

图2为图1中的振荡信号产生电路150的部分信号的时序图。如图2所示的，在所述振荡器电路100工作时，第二基准电流I2和第三基准电流I3对所述储能电容C1进行充电，此时所述储能电容C1的充电电压VB从0不断上升，在充电电压VB大于等于所述振荡基准电压V_A时，所述振荡比较电路CMP的输出端输出高电平的控制信号VC，控制所述第三NMOS晶体管NM3导通，对所述储能电容C1进行快速放电至0电位，此时在充电电压VB变得小于所述振荡基准电压V_A时，所述振荡比较电路CMP的输出端输出控制信号VC跳变为低电平，控制所述第三NMOS晶体管NM3截止，此时停止对所述储能电容C1进行放电，第二基准电流I2和第三基准电流I3又对所述储能电容C1进行充电，使得所述储能电容C1的充电电压VB从0不断上升，如此循环往复，产生振荡信号。

下面介绍一下本发明中的振荡器电路的详细原理。

流过储能电容C1的电流为：

由此可知，用电流I对电容C1充到电压V需要的时间T＝V*C1/I，对应的振荡信号的频率f＝1/T＝I/(V*C1)。

理想情况下，假如I、V、C1都恒定，产生的频率f也恒定。但是实际电路中，I、V、C1是随电源电压、温度和工艺偏差变化，所以产生的频率f也随之变化，不能满足高精度应用的要求。

在本发明中，设计不随温度和电源变化并且可以进行绝对值修调的电压V以及可以进行温度系数修调的电流I，通过合理搭配，使得最终产生的振荡频率不随电源、温度以及工艺偏差变化。

在图1所示的振荡器电路中，有：

其中V_A为振荡基准电压，Vref为参考电压，R4、R3、Rtrim为电阻R4、R3、Rtrim的阻值。

将公式(1)代入f＝1/T＝I/(V*C1)可得：

其中C1为储能电容C1的电容值，I_C为电容C1的充电电流。

其中ΔVbe为第一双极型晶体管Q1的基极-发射极的电压和第二双极型晶体管Q2的基极-发射极的电压的差。

Vbe4为第四双极型晶体管Q4的基极-发射极的电压，R5为电阻R5的阻值，

I_3-1为第一个子PMOS晶体管PM6_1上流过的电流，I_3-2为第二个子PMOS晶体管,PM6_2上流过的电流，……,I_3-n为第n个子PMOS晶体管PM6_n上流过的电流。

I_C＝I2+α1*I_3-1+α2*I_3-2+…+αn*I_3-n

I_C代入f最终可得：

I2是正温度系数的基准电流，I_3-1到I_3-n是负温度系数的基准电流，a1、a2到an可为0可为1，0的时候断开对应的子PMOS晶体管，1的时候导通对应的子PMOS晶体管，I_C是这两种温度系数的电流的组合，通过选择接入不同的I_3-1到I_3-n，可以实现对温度系数的调节。

由以上公式可以看出：Vref不随电源、温度变化，I_C温度系数可调，Rtrim绝对值可调，通过确定合理的系数最终可以得到目标f，并且f不随电源、温度以及工艺偏差变化。

以目标频率262k为例，在一种工艺下验证该电路性能。图3a为图1中的振荡器电路在修调前输出的振荡信号的温度频率曲线示意图，其中工作电压为3v；图3b为图1中的振荡器电路在第三基准电流修调后(即温度系数修调后)输出的振荡信号的温度频率曲线示意图，其中工作电压为3V；图3c为图1中的振荡器电路在可修调电阻修调后输出的振荡信号的温度频率曲线示意图，其中工作电压为3V；图3d为图1中的振荡器电路在可修调电阻修调后输出的振荡信号的温度频率曲线示意图，其中工作电压为5V。

可见：

请对比图3c和图3d，随电源电压变化情况：

3v	5v
			f(KHz)	f(KHz)	range(％)
262.6	262.5	0.04

通过以上可以看出，在-40℃到100℃的范围内，经过修调后输出振荡信号的频率变化范围由0.8％提高到0.11％，在25℃下，3V到5V范围内，输出振荡信号的频率变化范围仅为0.04％。

根据本发明的一个方面，本发明还提供一种振荡器电路的修调方法。所述修调方法包括：

先通过控制各个修调开关的导通或截止，实现对所述第六PMOS晶体管的修调，进而实现对第三基准电流的修调，即先对温度系数进行修调，

再通过对所述可修调电阻的修调来实现对所述振荡基准电压的修调。

在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (6)

1.一种振荡器电路，其特征在于，其包括：

第一基准电流产生电路，其包括第一电阻、第一双极型晶体管和第二双极型晶体管，其被设置的产生正温度系数的第一基准电流和正温度系数的第二基准电流；

第二基准电流产生电路，其包括可修调的第六PMOS晶体管、第五电阻、第四双极型晶体管，其被设置的产生可修调的负温度系数的第三基准电流；

参考电压产生电路，其被设置的基于所述第一基准电流产生参考电压；

分压电路，其被设置的对所述参考电压进行分压得到可修调的振荡基准电压；

振荡信号产生电路，其包括：储能器件，其被第二基准电流和第三基准电流合并后充电；放电开关；振荡比较电路，其用于被设置的比较所述振荡基准电压和所述储能器件的充电电压，并在比较结果为第一种结果时控制所述放电开关对所述储能器件进行放电以将所述储能器件的充电电压放电至初始电位，在比较结果为第二种结果时控制所述放电开关停止对所述储能器件进行放电，

所述参考电压产生电路包括运算放大器、第二电阻、第三双极型晶体管、第四PMOS晶体管，

运算放大器的第一输入端与所述第一基准电流产生电路的输出第一基准电流的第一输出端相连，

第二电阻的一端与第一基准电流产生电路的第一输出端相连，第二电阻的另一端与第三双极型晶体管的发射极相连，第三双极型晶体管的集电极和基极与接地端相连，

运算放大器的输出端与第四PMOS晶体管的栅极相连，

第四PMOS晶体管的源极接电源端，其漏极与所述运算放大器的第二输入端相连，第四PMOS晶体管的漏极作为所述参考电压产生电路的输出端输出所述参考电压，

所述分压电路包括串联于所述参考电压产生电路的输出所述参考电压的输出端和接地端之间的第三电阻、可修调电阻和第四电阻，其中所述可修调电阻和第四电阻的中间节点作为所述分压电路的输出端输出所述可修调的振荡基准电压，通过对所述可修调电阻的修调来实现对所述振荡基准电压的修调。

2.根据权利要求1所述的振荡器电路，其特征在于，

第一基准电流产生电路，其还包括：第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第五PMOS晶体管、第一NMOS晶体管、第二NMOS晶体管，

第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管和第五PMOS晶体管的源极均与电源端相连，它们的栅极也互相连接，第一PMOS晶体管的漏极与其栅极相连，

第一PMOS晶体管的漏极与第一NMOS晶体管的漏极相连，第一电阻连接于第一NMOS晶体管的源极和第一双极型晶体管的发射极之间，第一双极型晶体管的基极和集电极均与接地端相连，

第二PMOS晶体管的漏极与第二NMOS晶体管的漏极相连，第二NMOS晶体管的栅极与其漏极以及第一NMOS晶体管的栅极相连，第二NMOS晶体管的源极与第二双极型晶体管的发射极相连，第二双极型晶体管的基极和集电极均与接地端相连，

第三PMOS晶体管的漏极作为第一基准电流产生电路的第一输出端输出第一基准电流；

第五PMOS晶体管的源极作为第一基准电流产生电路的第二输出端输出第二基准电流。

3.根据权利要求1所述的振荡器电路，其特征在于，

第二基准电流产生电路，其还包括：第七PMOS晶体管、第八PMOS晶体管、第四NMOS晶体管、第五NMOS晶体管，

第六PMOS晶体管、第七PMOS晶体管、第八PMOS晶体管的源极均与电源端相连，它们的栅极也互相连接，

第八PMOS晶体管的漏极与其栅极相连，第八PMOS晶体管的漏极与第五NMOS晶体管的漏极相连，第五电阻连接于第五NMOS晶体管的源极和接地端之间，

第七PMOS晶体管的漏极与第四NMOS晶体管的漏极相连，第四NMOS晶体管的栅极与其漏极以及第五NMOS晶体管的栅极相连，第四NMOS晶体管的源极与第四双极型晶体管的发射极相连，第四双极型晶体管的基极和集电极均与接地端相连，

所述可修调的第六PMOS晶体管包括多个可修调PMOS晶体管单元，每个可修调PMOS晶体管单元包括一个子PMOS晶体管以及串联于该子PMOS晶体管的漏极出的修调开关，各个子PMOS晶体管的漏极经过各个修调开关后交汇形成所述可修调的第六PMOS晶体管的漏极，各个子PMOS晶体管的栅极交汇形成所述可修调的第六PMOS晶体管的栅极，各个子PMOS晶体管的源极交汇形成所述可修调的第六PMOS晶体管的源极，

通过控制各个修调开关的导通或截止，实现对所述第六PMOS晶体管的修调，进而实现对第三基准电流的修调。

4.根据权利要求1所述的振荡器电路，其特征在于，

所述储能器件为储能电容，所述储能电容的一端与接地端，另一端作为充电端与第一基准电流产生电路的输出第二基准电流的第二输出端以及第二基准电流产生电路的输出第三基准电流的输出端相连；

所述放电开关为第三NMOS晶体管，第三NMOS晶体管的源极与接地端相连，漏极与所述储能电容的充电端相连，

所述振荡比较电路的输出端与第三NMOS晶体管的栅极相连，

所述振荡比较电路的第一输入端与所述储能电容的充电端相连，所述振荡比较电路的第二输入端与所述分压电路的输出端相连。

5.根据权利要求1所述的振荡器电路，其特征在于，

所述振荡比较电路在所述储能器件的充电电压大于或等于所述振荡基准电压时，控制所述放电开关对所述储能器件进行放电以将所述储能器件的充电电压放电至初始电位，否则，控制所述放电开关停止对所述储能器件进行放电。

6.一种如权利要求1-5任一所述的振荡器电路的修调方法，其特征在于，其包括：

先对第三基准电流进行修调；

再对所述振荡基准电压进行修调。

Images