CN101527549B - 具电压内插功能的放大器电路 - Google Patents

具电压内插功能的放大器电路 Download PDF

Info

Publication number
CN101527549B
CN101527549B CN2008100832568A CN200810083256A CN101527549B CN 101527549 B CN101527549 B CN 101527549B CN 2008100832568 A CN2008100832568 A CN 2008100832568A CN 200810083256 A CN200810083256 A CN 200810083256A CN 101527549 B CN101527549 B CN 101527549B
Authority
CN
China
Prior art keywords
coupled
differential
type
voltage
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100832568A
Other languages
English (en)
Other versions
CN101527549A (zh
Inventor
黄如琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to CN2008100832568A priority Critical patent/CN101527549B/zh
Publication of CN101527549A publication Critical patent/CN101527549A/zh
Application granted granted Critical
Publication of CN101527549B publication Critical patent/CN101527549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

具电压内插功能的放大器电路包含有一N型差动对以及一P型差动对。该N型差动对具有一第一跨导值,其第一差动输入端耦接于一第一电压,其第二差动输入端耦接于一电压输出端。该P型差动对具有一第二跨导值,其第一差动输入端耦接于一第二电压,其第二差动输入端耦接于该电压输出端。其中,该N型差动对及该P型差动输出对还通过一输出级耦接于该电压输出端,该电压输出端所输出的电压是该第一电压及该第二电压通过该第一跨导值及该第二跨导值加权的一内插结果。

Description

具电压内插功能的放大器电路
技术领域
本发明涉及一种具电压内插功能的放大器电路,尤其是涉及一种通过使用较少的差动对来实现内插功能的放大器电路。
背景技术
随着液晶面板尺寸及分辨率的增加,显示器驱动芯片布局时所占的面积也越来越大,因此如何降低芯片面积及生产成本成为业界十分重要的课题。请参考图1,图1为已知液晶显示器中一驱动芯片10的架构示意图。驱动芯片10用来将一N位分辨率的影像信号S_DATA转换成一模拟输出电压Vo,以驱动相对应的像素,其包含有2N条参考电压走线11、一数字至模拟转换器12及一电压缓冲器13。参考电压走线11用来提供一参考电压产生电路(未绘示于图1中)所产生的2N个伽玛(Gamma)参考电压。数字至模拟转换器12用来根据影像信号S_DATA,切换输出2N个伽玛参考电压中的一伽玛参考电压。电压缓冲器13则根据数字至模拟转换器22所输出的参考电压,产生后级电路所需的模拟输出电压Vo,并提供后级电路足够的驱动电流。
如图1所示,由于一个N位驱动芯片将需要2N条参考电压走线。因此,当驱动芯片的分辨率越高时,参考电压走线11及数字至模拟转换器12的内部元件的数量也越来越多,导致所占芯片面积也就越来越可。在此情形下,若使用具有内插功能的放大器电路来实现电压缓冲器13,将可使参考电压走线11和数字至模拟转换器12中所需的元件数目减半,其中所减少的参考电压可由放大器电路来内插补足。
请参考图2,图2为一已知具有内插功能的放大器电路20的示意图。放大器电路20用来将两个输入电压V1及V2,通过叠加(Superposition)原理内插产生一输出电压Vo,其由N型差动对21及22、P型差动对23及24及一输出级25所组成。N型差动对21、22形成类似吉尔伯特单元(GilbertCell)的电路架构,分别由两个互相匹配的N型晶体管及一偏压晶体管所组成。其中,N型差动对21的输入端(即晶体管MN1及MN2的栅极)分别耦接至第一电压V1及输出电压Vo,而N型差动对22的输入端(即晶体管MN3及MN4的栅极)则分别耦接至第二电压V2及输出电压Vo。同样地,P型差动对23、24也具有类似吉尔伯特单元的电路架构,其中P型差动对23的输入端(即晶体管MP1及MP2的栅极)分别耦接至第一电压V1及输出电压Vo,而P型差动对22的输入端(即晶体管MP3及MP4的栅极)则分别耦接至第二电压V2及输出电压Vo。另外,N型差动对21的输出端与N型差动对22的输出端互相耦接,并分别通过节点A、B耦接至输出级25;而P型差动对23的输出端与P型差动对24的输出端则分别通过节点C、D耦接于输出级25。
在操作上,由于差动对的输出电流正比于输入电压与其跨导<Transductance>的乘积,因此若将N型差动对21及22的跨导调整至相等,N型差动对21及22所产生的输出电压Vo将等于第一电压V1及第二电压的平均值。同样地,若将P型差动对23及24的跨导调整至相等,P型差动对23及24所产生的输出电压Vo也会相等于第一电压V1及第二电压的平均值。其中,差动对的跨导可通过调整所对应偏电流及晶体管尺寸大小来实现,其为本领域技术人员所知,在此不赘述。如此一来,通过叠加原理,输出电压Vo将可由下式表示: Vout = ( gmp + gmn ) V 1 + ( gmp + gmn ) V 2 2 ( gmp + gmn ) , 其中gmn及gmp分别代表N型差动对及P型差动对的跨导值,而输出电压Vo将等于两输入电压V1及V2的平均值。
因此,通过具有内插功能的放大器电路20,驱动芯片将可产生额外的参考电压,以减少所需的参考电压走线及数字至模拟转换器的内部元件的数量,进而降低芯片的面积及生产成本。然而,由于具有内插功能的放大器电路须使用两组N型及P型差动对,反而增加了缓冲电路本身所占的电路面积。
发明内容
因此,本发明的主要目的即在于提供一种具电压内插功能的放大器电路。
本发明披露一种具电压内插功能的放大器电路,包含有一N型差动对以及一P型差动对。该N型差动对具有一第一跨导值,包含有一第一差动输入端及一第二差动输入端,该第一差动输入端耦接于一第一电压,该第二差动输入端耦接于一电压输出端。该P型差动对具有一第二跨导值,包含有一第一差动输入端及一第二差动输入端,该第一差动输入端耦接于一第二电压,该第二差动输入端耦接于该电压输出端。其中,该N型差动对及该P型差动输出对还通过一输出级耦接于该电压输出端,该电压输出端所输出的电压是该第一电压及该第二电压通过该第一跨导值及该第二跨导值加权的一内插结果。
本发明还披露一种用于液晶显示器的驱动装置,用以减少布局面积,其包含有一数字至模拟转换器以及一缓冲放大器。该数字至模拟转换器用来根据一数字信号,由多个参考电压中输出一第一参考电压及一第二参考电压,该第一参考电压及该第二参考电压是该多个参考电压中的相邻参考电压。该缓冲放大器耦接于该数字至模拟转换器,包含有一N型差动对以及一P型差动对。该N型差动对具有一第一跨导值,包含有一第一差动输入端、一第二差动输入端,该第一差动输入端耦接于一第一参考电压,该第二差动输入端耦接于一电压输出端。该P型差动对具有一第二跨导值,包含有一第一差动输入端、一第二差动输入端,该第一差动输入端耦接于一第二参考电压,该第二差动输入端耦接于该电压输出端。其中,该N型差动对及该P型差动输出对还通过一输出级耦接于该电压输出端,该电压输出端所输出的电压是该第一参考电压及该第二参考电压通过该第一跨导值及该第二跨导值加权的一内插结果。
附图说明
图1为已知液晶显示器中一驱动芯片的架构示意图。
图2为一已知具有内插功能的放大器电路的示意图。
图3为本发明一具电压内插功能的放大器电路的实施例示意图。
图4为本发明用于液晶显示器的一驱动装置的实施例示意图。
附图符号说明
10        驱动芯片
S_DATA    影像信号
Vo        输出电压
11、41    参考电压走线
12、42    数字至模拟转换器
13        电压缓冲器
20、30、43    放大器电路
V1、V2        电压
21、22、31    N型差动对
23、24、32    P型差动对
MN1、MN2、MN3、MN4、MN5、MN6  N型晶体管
MP1、MP2、MP3、MP4、MP5、MP6  P型晶体管
Vb1、Vb2  偏压
A、B、C、D  节点
25、33    输出级
Vout      电压输出端
gmn、gmp  跨导值
40        驱动装置
具体实施方式
请参考图3,图3为本发明一具电压内插功能的放大器电路30的实施例示意图。放大器电路30用来根据两个输入电压V1及V2,内插产生一输出电压Vo,其包含有一N型差动对31、一P型差动对32及一输出级33。N型差动对31具有一第一跨导值gmn,其由互相匹配的晶体管MN1、MN2及一偏压晶体管MN3所组成。N型差动对31的输入端(即晶体管MN1及MN2的栅极)分别用来耦接于第一电压V1及一电压输出端Vout,而其输出端(即晶体管MN1及MN2的漏极)则通过节点A、B耦接于输出级33。P型差动对32具有一第二跨导值gmp,其由互相匹配的晶体管MP1、MP2及一偏压晶体管MP3所组成。P型差动对32的输入端(即晶体管MP1及MP2的栅极)分别用来耦接于第二电压V2及电压输出端Vout,而其输出端(即晶体管MP1及MP2的漏极)则通过节点C、D耦接于输出级33。输出级33耦接于N型差动对31、P型差动对32及电压输出端Vout,其用来根据N型差动对31及P型差动对32所输出的差动电流,转换为单端电压形式输出至电压输出端Vout,并对后级电路提供足够的驱动电流。
在操作上,由于电压输出端Vout分别反馈连接至N型差动对31及P型差动对32的一输入端(即晶体管MN2及MP2的栅极),因此N型差动对31及P型差动对32可分别视为一电压缓冲器。在此情形下,若分别将N型差动对31及P型差动对32独立出来观察,则N型差动对31及P型差动对32所产生的输出电压Vo将分别正比于第一电压V1及第二电压V2。然而,由于N型差动对31及P型差动对具有不同的跨导值,因此通过叠加(Superposition)原理,电压输出端Vout所输出的电压Vo可由下式表示: Vo = gmpV 1 + gmnV 2 gmp + gmn . 如此一来,通过适当地调整N型差动对31及P型差动对32的跨导值,本发明放大器电路30将可产生具有第一跨导值gmn及第二跨导值gmp任意权值比例的一内插结果。其中,N型差动对31及P型差动对32的跨导可通过调整所对应偏电流(即晶体管MN3及MP3的偏电压)及晶体管尺寸大小来实现,其为本领域技术人员所知,在此不赘述。
相较于现有技术,本发明放大器电路30可利用较少的差动对来实现相同的电压内插功能,以减少电路布局的面积。较佳地,本发明放大器电路30可应用于一液晶显示器的驱动芯片中,举例来说,请参考图4,图4为本发明用于液晶显示器的一驱动装置40的实施例示意图。驱动装置40包含有2N条参考电压走线41、一数字至模拟转换器42及一放大器电路43。参考电压走线41用来提供一参考电压产生电路(未绘示于图4)所产生的2N个伽玛参考电压。数字至模拟转换器42耦接于参考电压走线41,用来根据一数字影像信号S_DATA,由2N个伽玛参考电压中切换输出两个相邻参考电压V1及V2。放大器电路43通过图3的放大器电路30实现,用来根据数字至模拟转换器42所输出的参考电压V1及V2,产生一相对应内插结果Vo。当然,若数字影像信号S_DATA的值刚好对应于2N个伽玛参考电压的一参考电压时,数字至模拟转换器42所输出的两个参考电压V1及V2都可相等于所对应的参考电压,而放大器电路43在此情形下仅作为一电压缓冲器使用。
因此,通过具有内插功能的放大器电路43,驱动装置40将可根据2N个伽玛参考电压,内插产生2N+1个伽玛参考电压,以使所需参考电压走线和数字至模拟转换器中内部元件的数量减半,进而降低芯片的面积及生产成本。
综上所述,本发明通过使用较少的差动对来实现内插功能的放大器电路,因此若使用于液晶显示器的驱动芯片时,将可使所需参考电压走线及数字至模拟转换器的内部元件数量减半,以大幅降低芯片面积及生产成本。
以上所述仅为本发明的较佳实施例,凡依本发明权利要求所做的均等变化与修饰,都应属本发明的涵盖范围。

Claims (12)

1.一种具电压内插功能的放大器电路,包含有:
一N型差动对,具有一第一跨导值,包含有一第一差动输入端及一第二差动输入端,该第一差动输入端耦接于一第一电压,该第二差动输入端耦接于一电压输出端;以及
一P型差动对,具有一第二跨导值,包含有一第一差动输入端及一第二差动输入端,该第一差动输入端耦接于一第二电压,该第二差动输入端耦接于该电压输出端;
其中,该N型差动对及该P型差动对还通过一输出级耦接于该电压输出端,该电压输出端所输出的电压是该第一电压及该第二电压通过该第一跨导值及该第二跨导值加权的一内插结果。
2.如权利要求1所述的放大器电路,其中该N型差动对是一互相匹配的N型场效应晶体管对。
3.如权利要求2所述的放大器电路,其中该N型差动对包含有:
一第一N型场效应晶体管,包含有一栅极耦接于该第一差动输入端,一源极耦接于一偏电流源,以及一漏极耦接于该输出级;以及
一第二N型晶体管,包含有一栅极耦接于该第二差动输入端,一源极耦接于该偏电流源,以及一漏极耦接于该输出级;
其中,该偏电流源的大小及该第一与第二N型场效应晶体管的尺寸正比于该第一跨导值。
4.如权利要求1所述的放大器电路,其中该P型差动对是一互相匹配的P型场效应晶体管对。
5.如权利要求4所述的放大器电路,其中该P型差动对包含有:
一第一P型场效应晶体管,包含有一栅极耦接于该第一差动输入端,一源极耦接于一偏电流源,以及一漏极耦接于该输出级;以及
一第二P型晶体管,包含有一栅极耦接于该第二差动输入端,一源极耦接于该偏电流源,以及一漏极耦接于该输出级;
其中,该偏电流源的大小及该第一与第二P型场效应晶体管的尺寸正比于该第二跨导值。
6.如权利要求1所述的放大器电路,其中该输出级用来将该N型差动对及该P型差动对所输出的差动电流转换为单端电压输出,并对后级电路提供足够的驱动电流。
7.一种用于液晶显示器的驱动装置,用以减少布局面积,该驱动装置包含有:
一数字至模拟转换器,用来根据一数字信号,由多个参考电压中输出一第一参考电压及一第二参考电压,该第一参考电压及该第二参考电压是该多个参考电压中的相邻参考电压;以及
一缓冲放大器,耦接于该数字至模拟转换器,包含有:
一N型差动对,具有一第一跨导值,包含有一第一差动输入端、一第二差动输入端,该第一差动输入端耦接于一第一参考电压,该第二差动输入端耦接于一电压输出端;以及
一P型差动对,具有一第二跨导值,包含有一第一差动输入端、一第二差动输入端,该第一差动输入端耦接于一第二参考电压,该第二差动输入端耦接于该电压输出端;
其中,该N型差动对及该P型差动对还通过一输出级耦接于该电压输出端,该电压输出端所输出的电压是该第一参考电压及该第二参考电压通过该第一跨导值及该第二跨导值加权的一内插结果。
8.如权利要求7所述的驱动装置,其中该N型差动对是一互相匹配的N型场效应晶体管对。
9.如权利要求8所述的驱动装置,其中该N型差动对包含有:
一第一N型场效应晶体管,包含有一栅极耦接于该第一差动输入端,一源极耦接于一偏电流源,以及一漏极耦接于该输出级;以及
一第二N型晶体管,包含有一栅极耦接于该第二差动输入端,一源极耦接于该偏电流源,以及一漏极耦接于该输出级;
其中,该偏电流源的大小及该第一与第二N型场效应晶体管的尺寸正比于该第一跨导值。
10.如权利要求7所述的驱动装置,其中该P型差动对是一互相匹配的P型场效应晶体管对。
11.如权利要求10所述的驱动装置,其中该P型差动对包含有:
一第一P型场效应晶体管,包含有一栅极耦接于该第一差动输入端,一源极耦接于一偏电流源,以及一漏极耦接于该输出级;以及
一第二P型晶体管,包含有一栅极耦接于该第二差动输入端,一源极耦接于该偏电流源,以及一漏极耦接于该输出级;
其中,该偏电流源的大小及该第一与第二P型场效应晶体管的尺寸正比于该第二跨导值。
12.如权利要求7所述的驱动装置,其中该输出级用来将该N型差动对及该P型差动对所输出的差动电流转换为单端电压输出,并对后级电路提供足够的驱动电流。
CN2008100832568A 2008-03-04 2008-03-04 具电压内插功能的放大器电路 Active CN101527549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100832568A CN101527549B (zh) 2008-03-04 2008-03-04 具电压内插功能的放大器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100832568A CN101527549B (zh) 2008-03-04 2008-03-04 具电压内插功能的放大器电路

Publications (2)

Publication Number Publication Date
CN101527549A CN101527549A (zh) 2009-09-09
CN101527549B true CN101527549B (zh) 2011-04-13

Family

ID=41095276

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100832568A Active CN101527549B (zh) 2008-03-04 2008-03-04 具电压内插功能的放大器电路

Country Status (1)

Country Link
CN (1) CN101527549B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105099381A (zh) * 2014-05-23 2015-11-25 联咏科技股份有限公司 运算放大器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102710227A (zh) * 2011-03-28 2012-10-03 联咏科技股份有限公司 运算放大器
CN102969990A (zh) * 2011-09-01 2013-03-13 联咏科技股份有限公司 具动态转导补偿的多输入差动放大器
US9772756B2 (en) * 2015-06-01 2017-09-26 Novatek Microelectronics Corp. Display driver and method for adjusting color temperature of image
CN106849935A (zh) * 2016-12-23 2017-06-13 深圳市国微电子有限公司 一种时钟缓冲器驱动电路及可编程逻辑器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640163A (en) * 1994-07-07 1997-06-17 U.S. Philips Corporation Folding stage and folding analog-to-digital converter
US6445248B1 (en) * 2000-04-28 2002-09-03 Analog Devices, Inc. Low noise amplifier having sequentially interpolated gain stages
CN1790900A (zh) * 2004-12-16 2006-06-21 日本电气株式会社 差动放大器和使用它的显示装置的数据驱动器
CN1830138A (zh) * 2003-07-07 2006-09-06 美国模拟器件公司 具有连续输入控制的可变衰减系统
CN101043207A (zh) * 2006-03-23 2007-09-26 日本电气株式会社 差动放大器、数模转换器以及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640163A (en) * 1994-07-07 1997-06-17 U.S. Philips Corporation Folding stage and folding analog-to-digital converter
US6445248B1 (en) * 2000-04-28 2002-09-03 Analog Devices, Inc. Low noise amplifier having sequentially interpolated gain stages
CN1830138A (zh) * 2003-07-07 2006-09-06 美国模拟器件公司 具有连续输入控制的可变衰减系统
CN1790900A (zh) * 2004-12-16 2006-06-21 日本电气株式会社 差动放大器和使用它的显示装置的数据驱动器
CN101043207A (zh) * 2006-03-23 2007-09-26 日本电气株式会社 差动放大器、数模转换器以及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105099381A (zh) * 2014-05-23 2015-11-25 联咏科技股份有限公司 运算放大器
CN105099381B (zh) * 2014-05-23 2018-12-14 联咏科技股份有限公司 运算放大器

Also Published As

Publication number Publication date
CN101527549A (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
CN101459413B (zh) 数字模拟变换电路和使用它的显示装置的数据驱动器
CN1992511B (zh) 差动放大器和数据驱动器及显示装置
CN1825174B (zh) 灰度电压发生电路
CN1996749B (zh) 差动放大器和数据驱动器及显示装置
CN101174397B (zh) 数据驱动器及显示装置
CN103326681B (zh) 用于输出缓冲器的放大器、信号处理设备和放大器电路
CN101178883B (zh) 数据驱动器及显示装置
CN101527549B (zh) 具电压内插功能的放大器电路
CN101534100A (zh) 差动放大器及采用了它的显示装置的驱动电路
CN100547914C (zh) 差动放大器、显示装置的数据驱动器
JP5208882B2 (ja) 表示装置用電源回路
CN102545806B (zh) 差动放大器
US7541844B2 (en) Current weighted voltage interpolation buffer
CN102163411A (zh) 适于输入电平转换的差分放大器架构
US20240265858A1 (en) Drive Circuit, Display Drive Chip, Display Apparatus, and Electronic Apparatus
CN102314189A (zh) 混合模式输入缓冲器、操作输入缓冲器的方法及集成电路
US7576608B1 (en) Amplifier circuit with voltage interpolation function
US10897229B1 (en) Compensation circuit for operational amplifier, integrated circuit and display panel
TWI431587B (zh) 正負壓輸入操作放大器組
US8698534B1 (en) Digital-to-analog conversion apparatus and current-mode interpolation buffer thereof
CN100578601C (zh) 电流加权式的电压内插缓冲器
Tsai et al. A new compact low-offset push–pull output buffer with current positive feedback for a 10-bit LCD source driver
US20080111589A1 (en) System for adjusting driving capability of output stage
CN103296985A (zh) 用于通信装置的信号放大模块
JP2005328464A (ja) 増幅器及びこれを用いた液晶ディスプレイ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant