CN102163411A - 适于输入电平转换的差分放大器架构 - Google Patents

适于输入电平转换的差分放大器架构 Download PDF

Info

Publication number
CN102163411A
CN102163411A CN2011100381870A CN201110038187A CN102163411A CN 102163411 A CN102163411 A CN 102163411A CN 2011100381870 A CN2011100381870 A CN 2011100381870A CN 201110038187 A CN201110038187 A CN 201110038187A CN 102163411 A CN102163411 A CN 102163411A
Authority
CN
China
Prior art keywords
voltage
pmos
nmos
source follower
pass transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011100381870A
Other languages
English (en)
Inventor
藤原博史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN102163411A publication Critical patent/CN102163411A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Abstract

本发明涉及适于输入电平转换的差分放大器架构。源极驱动器包括：D/A转换器和源极放大器。源极放大器包括：NMOS差分对，包括第一和第二NMOS晶体管；PMOS差分对，包括第一和第二PMOS晶体管；输出电路，响应于流过各差分对的电流输出驱动电压；第一输入电平转换电路，响应于灰度级电压和/或相对于液晶显示面板的对向电极上的公共电平定义的驱动电压的极性通过对灰度级电压的输入电平转换生成第一电平转换电压并且将其馈送到第一NMOS晶体管和第一PMOS晶体管的栅极；以及第二输入电平转换电路，响应于灰度级电压和/或驱动电压的极性以通过对驱动电压的输入电平转换生成第二电平转换电压并且将其馈送到第二NMOS晶体管和第二PMOS晶体管的栅极。

Description

适于输入电平转换的差分放大器架构
技术领域
本发明涉及源极驱动器和具有源极驱动器的液晶显示装置，并且更加具体地，涉及用于驱动液晶显示面板中的源极驱动器中的源极放大器架构。
背景技术
近年来，在电视和个人计算机显示器中使用的液晶显示装置的尺寸和分辨率已经增加。这要求以更少的功率消耗来高速地驱动液晶显示装置中的液晶显示面板内的更大的电容负载(诸如源极电极)的源极驱动器。特别地，在高分辨率的彩色液晶显示面板中灰度级的数目增加；最近的液晶显示装置支持1,670,000彩色显示，其中通过8位数据来表示红色、绿色以及蓝色的每个灰度级，而传统的液晶显示装置仅支持260,000彩色显示，其中通过6位数据来表示每个灰度级。
通常，源极驱动器通过差分放大器驱动液晶显示面板的电极(数据线)。具体地，从外部施加的伽玛电压通过电阻器进行分压以分别生成与液晶像素的允许的灰阶级相对应的灰度级电压，并且通过D/A转换器选择灰度级电压。选择的灰度级电压被输入到被构造为提供阻抗转换的电压跟随器的差分放大器。差分放大器的输出被连接到液晶显示面板的源极电极，并且差分放大器以具有与选择的灰度级电压基本上相同的电压电平的驱动电压驱动液晶显示面板的各像素。集成在源极驱动器内以驱动液晶显示面板的源极电极的差分放大器常常被称为源极放大器。源极放大器还可以提供驱动电压的精细调节。
图1示出被用作源极放大器的差分放大器的示例性电路构造。图1中所示的差分放大器是所谓的轨对轨放大器并且被在教科书、著名文献等等(例如，参见日本专利申请公开No.P2007-202127A和P2006-94534A)中被描述为典型的电路。图1中所示的差分放大器被示意性地提供有输入级101、中间级2以及输出级3。图2是图1中所示的电路的简化示意图。
输入级101被提供有PMOS晶体管MP11、MP12、NMOS晶体管MN11、MN12以及电流源I11和I12。PMOS晶体管MP11和MP12形成PMOS差分对，并且NMOS晶体管MN11和MN12形成NMOS差分对。PMOS晶体管MP11和MP12的源极被共同地连接到电流源I12，并且NMOS晶体管MN11和MN12的源极被共同地连接到电流源I11。PMOS晶体管MP11和NMOS晶体管MN11具有被共同地连接到输入端子IN11的栅极，并且PMOS晶体管MP12和NMOS晶体管MN12具有被共同地连接到输入端子IN12的栅极。在这里应注意的是，包括PMOS和NMOS差分对的输入级101提供轨对轨操作。电流源I11具有用于将偏置电流提供到NMOS差分对的功能并且包括具有被提供有偏置电压BN1的栅极的NMOS晶体管。另一方面，电流源I12具有用于将偏置电流提供到PMOS差分对的功能并且包括具有被提供有偏置电压BP1的栅极的PMOS晶体管。
中间级2和输出级3用作用于响应于通过PMOS晶体管MP11、MP12以及NMOS晶体管MN11和MN12的电流从放大器输出OUT输出输出电压的输出电路。详细地，中间级2包括PMOS晶体管MP43至MP48和NMOS晶体管MN43至MN48。偏置电压BP2被提供到PMOS晶体管MP45和MP46，并且偏置电压BN2被提供到NMOS晶体管MN45和MN46。此外，偏置电压BP3和BP4分别被提供到PMOS晶体管MP47和MP48，并且偏置电压BN3和BN4分别被提供到NMOS晶体管MN47和MN48。PMOS晶体管MP43至MP46形成第一折叠级联电流镜，并且NMOS晶体管MN43至MN46形成第二折叠级联电流镜。另一方面，PMOS晶体管MP47和NMOS晶体管MN47形成第一浮置电流源，并且PMOS晶体管MP48和NMOS晶体管MN48形成第二浮置电流源。即，中间级2被提供有由PMOS晶体管组成的折叠级联电流镜、由NMOS晶体管组成的折叠级联电流镜、以及被提供在电流镜之间的两个浮置电流源。
输出级3被提供有：PMOS晶体管MP49，该PMOS晶体管MP49被连接在放大器输出OUT和被提供有正电源电压的正电源线之间；和NMOS晶体管MN49，该NMOS晶体管MN49被提供在放大器输出OUT和被提供有负电源电压(接地电压)VSS的负电源线之间。放大器输出OUT被连接到输入级101的输入端子IN12。另外，电容元件C1被连接在放大器输出OUT和用于相位补偿的PMOS晶体管MP46的源极(MP44的漏极)之间，并且电容元件C2被连接在放大器输出OUT和用于相位补偿的NMOS晶体管MN46的源极(MN44的漏极)之间。
具有上述构造的差分放大器形成电压跟随器，并且从放大器输出OUT输出与被提供到输入端子IN11的电压大致一致的电压。为了简单理解，图2是示出图1中所示的差分放大器的构造的示意图。
接下来，参考图3，给出图1(图2)中所示的差分放大器的允许的输入电压范围的描述。为了获得轨对轨操作，输入级101包括NMOS差分对(即，NMOS晶体管MN11、MN12)和PMOS差分对(即，PMOS晶体管MP11、MP12)。当被输入到输入端子IN11的电压VIN11处于接近于负电源电压VSS的范围内时，PMOS差分对(MP11，MP12)工作，并且当电压VIN11处于中间电压范围内时PMOS和NMOS晶体管差分对工作。而且，当电压VIN11处于接近于正电源电压VDD的范围内时，仅NNOS差分对(MN11，MN12)工作。因此，在从负电源电压VSS到正电源电压VDD的整个输入电压范围内操作图1中的差分放大器的输入级101。
当驱动液晶显示面板时，取决于液晶的特性，直流电压的施加可能引起液晶的劣化。因此，交流电压被施加给每个像素以避免液晶劣化。为此，液晶显示面板的驱动电压的极性被切换。在所谓的公共恒定驱动的情况下，大约VDD/2的公共电压VCOM被施加给液晶显示面板的公共电极(对向电极)。在下文中，负电源电压VSS和公共电压VCOM之间的范围中的驱动电压被称为负驱动电压并且公共电压VCOM和正电源电压VDD之间的范围内的驱动电压被称为正驱动电压。在具有典型构造的液晶显示装置中，极性信号(通常，通过符号POL表示)被提供到每个源极驱动器以指定各驱动电压的极性。
应注意的是，在实际面板驱动中，被输入到源极放大器的输入电压没有被设置为正电源电压VDD，等于其一半的电压VDD/2，或者负电源电压VSS。输入从VSS+α到VDD/2-α的范围中的输入电压以输出负驱动电压，并且输入从VDD/2+α到VDD-α的范围中的输入电压以输出正驱动电压。在当前使用的面板中，偏移电压α通常处于0.1V至0.2V的范围内。应注意的是，接下来，为了简化描述输入电压的允许的范围，基本上省略输入电压的偏移电压α；仅通过负电源电压VSS、VDD/2以及正电源电压VDD来定义输入电压的允许的范围。
大约VDD/2-VGM的输入电压被馈送到输出负驱动电压的源极放大器，并且此源极放大器输出与馈送到其的输入电压相对应的输出电压，其中VGM是将某像素设置为特殊灰度级所要求的灰度级电压(即，在像素中的像素电极和对向电极之间施加的电压)。另一方面，大约VDD/2+VGM的输入电压被馈送到输出正驱动电压的源极放大器，并且此源极放大器输出与馈送到其的输入电压相对应的输出电压。在当输入电压是VDD/2+VGM时实际输出的输出电压VOUTP和当输入电压是VDD/2-VGM时实际输出的输出电压VOUTN之间的差被称为峰到峰电压(Vpp)，并且放大器的峰到峰电压的变化被称为峰到峰电压变化。为了提高驱动电压的精确度(即，为了实际输出想要的驱动电压)，希望峰到峰电压变化为0V。
尽管在输入电压处于远离接地电压VSS和电源电压VDD的中间电压范围的情况下在图1(和图2)的构造中获得减少的峰到峰电压变化，但是在接近电源电压VDD的电压范围和接近接地电压VSS的电压范围内峰到峰电压变化增加。接下来将会讨论原因。
如图3中所示，对于接近负电源电压VSS(0V)的电压范围中的输入电压VIN11，在图1中的差分放大器中只有PMOS差分对(MP11，MP12)工作；NMOS差分对(MN11，MN12)没有工作。这是因为形成NMOS差分对的NMOS晶体管MN11和MN12的工作要求被提供到NMOS晶体管MN11和MN12的栅极的输入电压VIN11超过NMOS晶体管MN11和MN12的阈值电压VT(MN11)(＝VT(MN12))和形成电流源I11的NMOS晶体管的漏极至源极电压VDS(I11)的和。在这里应注意的是，增强型通常被用作集成在集成电路中的NMOS晶体管。然而，当输入电压VIN11接近负电源电压VSS(即，当NMOS晶体管MN11和MN12的栅极电压接近负电源电压VSS)时，NMOS晶体管MN11和MN12的源极电压也接近0V，导致由NMOS晶体管MN11和MN12组成的NMOS差分对不工作。在图3中，NMOS晶体管MN11工作的下限值VT(MN11)+VDS(I11)被示出为下面的虚线。
另一方面，当输入电压处于接近电源电压VDD的电压范围时(即，当PMOS差分对中的各晶体管的栅极电压接近电源电压VDD时)，源极电压也接近电源电压VDD，导致PMOS差分对(MP11，MP12)不工作。在图3中，PMOS晶体管MP11工作的上限值(VDD-VDS(I12)-VT(MP11))被示出为上面的虚线，其中VDS(I12)是形成电流源I12的PMOS晶体管的漏极至源极电压，并且VT(MP11)是PMOS晶体管MP11的阈值电压。
当输入电压VIN11处于VT(MN11)+VDS(I11)与VDD-VDS(I12)-|VT(MP11)|之间的范围内时(即，当输入电压VIN11处于中间电压范围内时)，PMOS差分对(MP11，MP12)和NMOS差分对(MN11，MN12)工作。当灰度级电压VGM小时(即，当输入电压VIN11处于中间电压范围内时)，峰到峰电压变化被有利地减少，因为PMOS差分对(MP11，MP12)和NMOS差分对(MN11，MN12)的偏移电压被抵消。下面将会参考图4A和图4B描述偏移电压的抵消。
对于某放大器输出OUT_1，让我们根据正和负驱动电压的想要的值VOUTP *和VOUTN *将“offset1”定义为相对应的源极放大器的输入到输出偏移。当输入电压VIN11处于中间电压范围内时，输入到输出偏移offset1具有基于PMOS差分对(MP11，MP12)和NMOS差分对(MN11，MN12)的工作确定的值。
在中间电压范围中，差分对工作并且因此在输出正驱动电压的情况和输出负驱动电压的情况之间没有改变输入到输出偏移offset1。
因此，放大器输出OUT_1的峰到峰电压Vpp-1被表示如下：
Vpp_1＝(VOUTP *+offset1)-(VOUTN *+offset1)，
对于放大器输出OUT_1的输入到输出偏移具有相对于想要的驱动电压的正值的情况，其中VOUTP *是要输出的正驱动电压的想要的值，并且VOUTN *是要输出的负驱动电压的想要的值。如根据在上述等式中抵消offset1的事实所理解的，放大器输出OUT_1的峰到峰电压Vpp_1被最终获得为VOUTP *-VOUTN *。
对于另一放大器输出OUT_3，让我们将“offset2”定义为其偏移电压。当offset2具有相对于想要的输出电压的负值时，用于相同的想要的输出电压的放大器输出OUT_3的峰到峰电压Vpp_3被表示为如下：
Vpp_3＝(VOUTP *+offset2)-(VOUTN *+offset2)，
类似于放大器输出OUT_1，offset2被抵消，并且放大器输出OUT_3的峰到峰电压Vpp_3被最终获得为VOUTP *-VOUTN *。
如上所讨论的，放大器输出OUT_1和OUT_3的峰到峰电压Vpp都是VOUTP *-VOUTN *，并且放大器输出OUT_1和OUT_3之间的峰到峰电压变化是0V。即，当输入电压VIN11处于中间电压范围内时，获得减少的峰到峰电压变化。
当灰度级电压VGM高时，(即，当输入电压VIN11接近负电源电压VSS或者接近正电源电压VDD时)，另一方面，只有PMOS差分对(MP11，MP12)和NMOS差分对(MN11，MN12)中的一个进行工作，并且输入到输出偏移没有被抵消。这不想要地增加峰到峰电压变化。接下来将会参考图4B讨论峰到峰电压变化的增加。
对于放大器输出OUT_1，让我们根据正驱动电压的想要的值“VOUTP *”将“offset1”定义为源极放大器的输入到输出偏移，并且根据要输出的负驱动电压的想要的值“VOUTN *”将“offset2”定义为源极放大器的输入到输出偏移。输入到输出偏移“offset1”是对于只有NMOS差分对(MN11，MN12)工作的情况的值，并且输入到输出偏移offset2是用于只有PMOS差分对(MP11，MP12)工作的情况的值。因此，输入到输出偏移offset1和offset2具有不同的值。
在一个示例中，当放大器输出OUT_1的输入到输出偏移offset1相对于正驱动电压的想要的值VOUTP *是正极性并且输入到输出偏移offset2相对于正驱动电压的想要的值VOUTN *是负极性时，放大器输出OUT_1的峰到峰电压Vpp_1被表示为如下：
Vpp_1＝VOUTP *+offset1-VOUTN *-offset2。
在该等式中，输入到输出偏移offset1和offset2没有被抵消，因为输入到输出偏移offset1和offset2具有不同的值。
类似地，让我们将“offset3”和“offset4”定义为用于放大器输出OUT_3的输入到输出偏移。当输入到输出偏移offset3相对于正驱动电压的想要的值VOUTP *是负极性并且输入到输出偏移offset4相对于负驱动电压的想要的值VOUTN *是正极性时，放大器输出OUT_3的峰到峰电压Vpp_3被表示为如下：
Vpp_3＝VOUTP *-offset3-VOUTN *-offset4。
类似于放大器输出OUT_1，输入到输出偏移offset3和offset4没有被抵消。
如这样所讨论的，对于放大器输出OUT_1、OUT_3来说输入到输出偏移offset1、offset2、offset3以及offset4没有被抵消，并且放大器输出OUT_1和OUT_3的峰到峰电压Vpp具有不同的值。这导致峰到峰电压变化增加，使其很难达到驱动电压的更高的精确度(definition)。
发明内容
在本发明的方面中，提供了一种用于驱动液晶显示面板的源极驱动器。源极驱动器被提供有：D/A转换器，该D/A转换器输出与像素数据相对应的灰度级电压；和源极放大器，该源极放大器响应于灰度级电压输出驱动电压。源极放大器包括：NMOS差分对，该NMOS差分对包括第一和第二NMOS晶体管；PMOS差分对，该PMOS差分对包括第一和第二PMOS晶体管；输出电路，该输出电路响应于流过NMOS和PMOS差分对的电流输出驱动电压；第一输入电平转换电路，该第一输入电平转换电路响应于灰度级电压和/或相对于液晶显示面板的对向电极上的公共电平定义的驱动电压的极性通过对灰度级电压的输入电平转换生成第一电平转换电压并且将第一电平转换电压馈送到第一NMOS晶体管和第一PMOS晶体管的栅极；和第二输入电平转换电路，该第二输入电平转换电路响应于灰度级电压和/或驱动电压的极性通过对驱动电压的输入电平转换生成第二电平转换电压并且将第二电平转换电压馈送到第二NMOS晶体管和第二PMOS晶体管的栅极。
本发明有效地改进了源极驱动器中的源极放大器的峰到峰电压变化。
附图说明
结合附图，根据某些优选实施例的以下描述，本发明的以上和其它方面、优点和特征将更加明显，其中：
图1是示出传统的源极放大器的示例性构造的电路图；
图2是示出传统的源极放大器的构造的示意图；
图3是示出传统的源极驱动器中的差分对中的晶体管的栅极电压与输入电压之间的关系的图；
图4A是示出在传统的源极放大器中当输入电压处于中间电压范围内时的峰到峰电压变化的图；
图4B是示出在传统的源极放大器中当输入电压接近正电源电压或者负电源电压时的峰到峰电压变化的图；
图5A是示出本发明的第一实施例中的液晶显示装置的示例性构造的框图；
图5B是示出第一实施例中的源极驱动器的示例性构造的框图；
图5C是示出第一实施例中的源极放大器的示例性构造的电路图；
图6是示出第一实施例中的差分对中的晶体管的栅极电压与输入电压之间的示例性关系的图；
图7A是示出传统的电路和第一实施例中的源极放大器的输入到输出偏移的模拟结果的图；
图7B是示出传统的电路和第一实施例中的源极放大器的振幅差的模拟结果的图；
图8A是示出传统的电路的峰到峰电压变化的模拟结果的图；
图8B是本实施例中的源极放大器的峰到峰电压变化的模拟结果的图；
图9A是示出本发明的第二实施例中的源极驱动器的示例性构造的框图；
图9B是示出第二实施例中的源极放大器的示例性构造的电路图；
图10是示出第二实施例中的差分对中的晶体管的栅极电压和输入电压之间的示例性关系的图；
图11是示出第三实施例中的源极放大器的示例性构造的电路图；
图12是示出差分对中的晶体管的栅极电压和输入电压之间的示例性关系的图；
图13是示出第四实施例中的源极放大器的示例性构造的电路图；以及
图14是示出第四实施例中的差分对中的晶体管的栅极电压和输入电压之间的示例性关系的图。
具体实施方式
现在在此将参考示出实施例来描述本发明。本领域的技术人员将会理解能够使用本发明的教导完成许多替选实施例并且本发明不限于为解释性目的而示出的实施例。
第一实施例
图5A是示出本发明的第一实施例中的液晶显示装置的示例性构造的框图。本实施例的液晶显示装置被提供有源极驱动器100、栅极驱动器200以及液晶显示面板300。源极驱动器100驱动液晶显示面板300内的源极电极(数据线)。栅极驱动器200驱动液晶显示面板300中的栅极电极(栅极线)。在液晶显示面板300内，像素被提供在源极电极和栅极电极的各交叉处。
图5B是示出第一实施例中的源极驱动器100的示例性构造的框图。图5B示出液晶显示面板300中驱动两个源极电极(数据线)的源极驱动器100的电路部分。
源极驱动器100被提供有锁存器21、电平移位器22、D/A转换器23、灰度级电压生成器电路24以及源极放大器25。锁存器21接收像素数据DTN并且通过电平移位器22将其提供到D/A转换器23。在图5B中，符号OUT_1和OUT_2分别表示两个放大器输出OUT并且符号“DIN1”和“DIN2”表示与放大器输出OUT_1和OUT_2相对应的像素数据DIN。电平移位器22提供信号电平转换以实现锁存器21和D/A转换器23之间的信号电平匹配。灰度级电压生成器电路24将对应于液晶显示面板300内的像素的各允许的灰度级的一组灰度级电压提供到D/A转换器23。被提供到D/A转换器23的灰度级电压包括正灰度级电压(高于公共电压VCOM的灰度级电压)和负灰度级电压(低于公共电压VCOM的灰度级电压)。D/A转换器23选择从灰度级电压生成器电路24接收到的灰度级电压当中的与从锁存器21接收到的像素数据DIN1和DIN2相对应的灰度级电压，并且将选择的灰度级电压输出到源极放大器25。源极放大器25形成为电压跟随器并且输出大致等于从D/A转换器23接收到的灰度级电压的电压作为来自于放大器输出OUT_1和OUT_2的驱动电压。放大器输出OUT_1和OUT_2被连接到液晶显示面板300的源极电极(数据线)。然后，从放大器输出OUT_1和OUT_2输出的驱动电压被提供到液晶显示面板300中的期望的像素以驱动像素。
D/A转换器23响应于极性信号POL选择选择的灰度级电压的极性。在这里应注意的是，极性信号POL是指定要从源极驱动器100中的各源极放大器25输出的驱动电压的极性的信号，如上所述。当源极驱动器100执行线反转驱动时，例如，D/A转换器23和源极放大器25如下地工作：当极性信号POL被设置为“H”时，所有的D/A转换器23输出正灰度级电压，并且所有的源极放大器25响应于从D/A转换器23接收到的正灰度级电压输出正驱动电压。另一方面，当极性信号POL被设置为“L”时，所有的D/A转换器23输出负驱动电压，并且所有的源极放大器25响应于从D/A转换器23接收到的负灰度级电压输出负驱动电压。另一方面，当源极驱动器100执行点反转驱动时，响应于极性信号POL，每两个相邻的D/A转换器23中的一个输出正灰度级电压并且另一个输出负灰度级电压。响应于此，每两个相邻的源极放大器25中的一个输出相应的正驱动电压，并且另一个输出相应的负驱动电压。
图5C是示出本实施例中的源极放大器25的示例性构造的电路图。第一实施例中的源极放大器25被构造为，与图1中的传统的电路相比较，输入级101被替换为输入级1；中间级2和输出级3的构造与图1中所示的相同。D/A转换器23选择的灰度级电压被提供到输入端子IN13。即，输入端子IN13上的输入电压VIN13与通过D/A转换器23选择的灰度级电压相同。而且，输出级3的输出端子(即，放大器输出OUT)被连接到输入端子IN14，从而实现通过放大器输出OUT输出到输入级1的驱动电压的反馈。
输入级1被提供有形成NMOS差分对的NMOS晶体管MN11和MN12、形成PMOS差分对的PMOS晶体管MP11和MP12、以及电流源I12。NMOS晶体管MN11和MN12的尺寸是相等的，并且PMOS晶体管MP11和MP12的尺寸是相等的。NMOS晶体管MN11和MN12的源极被共同地连接到电流源I11，并且NMOS晶体管MN11和MN12的栅极分别被连接到输入结点IN11和IN12。NMOS晶体管MN11和MN12的漏极分别被连接到中间级2的PMOS晶体管MP45和MP46的源极。另一方面，PMOS晶体管MP11和MP12的源极被共同地连接到电流源I12，并且PMOS晶体管MP11和MP12的栅极分别被连接到输入结点IN11和IN12。PMOS晶体管MP11和MP12的漏极分别被连接到中间级2的NMOS晶体管MN45、MN46的源极。
输入级1进一步包括输入电平转换电路4和5。输入电平转换电路4和5对被输入到输入端子IN13和IN14的输入电压分别执行输入电平转换。响应于极性信号POL执行通过输入电平转换电路4和5的输入电平转换。
详细地，输入电平转换电路4包括PMOS源极跟随器1、NMOS源极跟随器12和输入开关SW11。PMOS源极跟随器11被提供有PMOS晶体管MP13和偏置电流源I13。NMOS源极跟随器12被提供有NMOS晶体管MN13和偏置电流源I14。PMOS晶体管MP13的栅极用作PMOS源极跟随器11的输入，并且PMOS晶体管MP13的源极用作PMOS源极跟随器11的输出。类似地，NMOS晶体管MN13的栅极用作NMOS源极跟随器12的输入，并且NMOS晶体管MN13的源极用作NMOS源极跟随器12的输出。
PMOS源极跟随器11从PMOS晶体管MP13的源极输出比输入端子IN13的电压VIN13高了预定电压(具体地，高了PMOS晶体管MP13的阈值电压)的电压。NMOS源极跟随器12从NMOS晶体管MN13的源极输出比输入端子IN13的电压低了预定电压(具体地，低了NMOS晶体管MN13的阈值电压)的电压。即，通过下面的等式来表示PMOS晶体管MP13的源极电压VS(MP13)和NMOS晶体管MN13的源极电压VS(MN13)：
VS(MP13)＝VIN13+|VT(MP13)|，以及
VS(MN13)＝VIN13-|VT(MN13)|
其中VIN13是输入端子IN13的电压；|VT(MP13)|是PMOS晶体管MP13的阈值电压的绝对值；并且VT(MN13)是NMOS晶体管MN13的阈值电压。
输入开关SW11响应于极性信号POL切换输入结点IN11和PMOS和NMOS源极跟随器11和12之间的连接。具体地，当负驱动电压要被输出(即，低于公共电压VCOM的驱动电压要被输出)时，输入开关SW11将输入结点IN11连接到PMOS晶体管MP13的源极。另一方面，当正驱动电压要被输出时(即，当低于公共电压VCOM的驱动电压要被输出时)，输入开关SW11将输入结点IN11连接到NMOS晶体管MN13的源极。
如上所述构造的输入电平转换电路4响应于极性信号POL将比输入端子IN13的电压VIN13高了|VT(MP13)|的电压，或者比电压VIN13低了VT(MN13)的电压输出到NMOS晶体管MN11和PMOS晶体管MP11的栅极。
类似地，输入电平转换电路5被提供有PMOS源极跟随器13、NMOS源极跟随器14以及输入开关SW12。PMOS源极跟随器13被提供有PMOS晶体管MP14和偏置电流源I15。NMOS源极跟随器14被提供有NMOS晶体管MN14和偏置电流源I16。
PMOS源极跟随器13从PMOS晶体管MP14的源极输出比输入端子IN14的电压高了预定电压(具体地，高了PMOS晶体管MP14的阈值电压)的电压。NMOS源极跟随器14从NMOS晶体管MN14的源极输出比输入端子IN14的电压低了预定电压(即，低了NMOS晶体管MN14的阈值电压)的电压。即，通过下面的等式来表示PMOS晶体管MP14的源极电压VS(MP14)和NMOS晶体管MN14的源极电压VS(MN14)：
VS(MP14)＝VIN14+|VT(MP14)|，以及
VS(MN14)＝VIN14-|VT(MN14)|
其中VIN14是输入端子IN14的电压，|VT(MP14)|是PMOS晶体管MP14的阈值电压，并且VT(MN14)是NMOS晶体管MN14的阈值电压。
类似地，输入开关SW12切换输入结点IN12与PMOS和NMOS源极跟随器13和14之间的连接。具体地，当负驱动电压要被输出时，输入开关SW12将输入结点IN12连接到PMOS晶体管MP14的源极。另一方面，当输出正驱动电压时，输入开关SW12将输入结点IN12连接到NMOS晶体管MN14的源极。
如下地确定输入电平转换电路4和5内的各晶体管的尺寸：首先，PMOS晶体管MP13的尺寸被设计为满足下述等式。
|VT(MP13)|＞VT(MN11)+VDS(I11)，…(1a)
其中VT(MN11)是NMOS晶体管MN11的阈值电压，并且VDS(I11)是形成电流源I11的NMOS晶体管的漏极到源极电压。形成偏置电流源I13和I15的PMOS晶体管的尺寸被设计为相等，并且PMOS晶体管MP13和MP14的尺寸被设计为相等。因此，同时建立下述等式：
|VT(MP14)|＞VT(MN12)+VDS(I11)，…(1b)
类似地，NMOS晶体管MN13的尺寸被设计为满足下述等式：
|VT(MN13)|＞VT(MP11)+VDS(I12)，…(2a)
其中VT(MP11)是NMOS晶体管MN11的阈值电压，并且VDS(I11)是形成电流源I11的NMOS晶体管的漏极到源极电压。形成偏置电流源I13和I15的PMOS晶体管的尺寸被设计为相等，并且PMOS晶体管MP13和MP14的尺寸被设计为相等。因此，同时建立下述等式：
VT(MN14)＞|VT(MP12)|+VDS(I12)，…(2b)
接下来，描述本实施例中的源极放大器25的工作。在下文中，对于响应于被设置为“H”的极性信号POL输出正驱动电压，响应于被设置为“L”的极性信号POL输出负驱动电压的情况，描述源极放大器25的示例性工作。在这样的情况下，当极性信号POL被设置为“L”时，输入开关SW11和SW12在输入结点IN11和PMOS晶体管MP13的源极之间以及输入结点IN12和PMOS晶体管MP14的源极之间提供连接，并且当极性信号POL被设置为“H”时在输入结点IN11和NMOS晶体管MN13的源极之间以及在输入结点IN12和NMOS晶体管MN14的源极之间提供连接。应注意的是，在此工作中，当极性信号POL是“L”时输入电压VIN13低于VDD/2，并且当极性信号POL是“H”时输入电压VIN13高于VDD/2。
当极性信号POL被设置为“L”时，通过输入开关SW11将输入结点IN11连接到PMOS晶体管MP13的源极。因此，VIN13+|VT(MP13)|的电压被施加给NMOS差分对中的NMOS晶体管MN11的栅极。因此，即使当输入电压VIN13接近负电源电压VSS时，输入结点IN11的电压VIN11没有被减少为低于VSS+|VT(MP13)|。NMOS晶体管MN11工作的输入结点IN11的电压VIN11的下限值是VT(MN11)+VDS(I11)，而VT(MN11)+VDS(I11)或者更大的电压被施加给输入结点IN11，如从等式(1a)中所理解的。因此，即使当输入电压VIN13接近负电源电压VSS时，NMOS晶体管MN11也能够工作。
这时，NMOS差分对中的另一个NMOS晶体管MN12也能够进行工作。更加具体地，当输入电压VIN13接近负电源电压VSS时，由于反馈操作使得输入到输入端子IN14的输入电压VIN14也接近负电源电压VSS。在这里，通过输入开关SW12将输入结点IN12连接到PMOS晶体管MP14的源极。因此，即使当输入电压VIN14接近负电源电压VSS时，VIN14+|VT(MP14)|的电压也被施加给NMOS差分对中的NMOS晶体管MN12的栅极。如根据等式(1b)理解的，VT(MN12)+VDS(I11)或者更大的电压也被施加给输入结点IN12。因此，即使当输入电压VIN13接近负电源电压VSS时，NMOS晶体管MN12也能够工作。
另一方面，当极性信号POL被设置为“H”时，通过输入开关SW11将输入结点IN11连接到NMOS晶体管MN13的源极。因此，即使当输入电压VIN13为高时，VIN13-VT(MN13)的电压也被施加给PMOS差分对中的PMOS晶体管MP11的栅极。PMOS晶体管MP11工作的电压VIN11的上限值是VDD-VDS(I12)-|VT(MP11)|，而VDD-VDS(I12)-|VT(MP11)|或者更低的电压被施加给输入结点IN11，如根据等式(2a)所理解的。因此，即使当输入电压VIN13接近正电源电压VDD时，PMOS晶体管MP11也能够工作。这时，VDD-VDS(I12)-|VT(MP11)|或者更低的电压被施加给PMOS差分对中的另一PMOS晶体管MP12，如根据等式(2b)理解的。因此，即使当输入电压VIN13接近正电源电压VDD时，PMOS晶体管MP12也能够工作。
图6是示出PMOS晶体管MP11和NMOS晶体管MN11的栅极电压VG和输入电压VIN13之间的关系的图。如图6中所示，当极性信号POL被设置为“L”并且输入电压VIN13接近负电源电压VSS时，NMOS晶体管MN11的栅极电压增加直到VIN13+|VGS(MP13)|。另一方面，当极性信号POL是“H”并且输入电压VIN13接近正电源电压VDD时，PMOS晶体管MP11的栅极电压下降到VIN13-VGS(MN13)。
因此，对于负电源电压VSS和正电源电压VDD之间的输入电压VIN13的整个电压范围，NMOS晶体管MN11和PMOS晶体管MP11的栅极电压始终处于NMOS晶体管MN11工作的(由下虚线表示的)下限值和PMOS晶体管MP11工作的(由上虚线表示的)上限值之间的范围中。即，在本实施例中，不管输入电压VIN13的值如何，NMOS差分对和PMOS差分对都能够工作。这意味着本实施例的源极放大器25对于负电源电压VSS和正电源电压VDD之间的电压范围中的输入电压VIN13的任何电压电平都表现出改进的峰到峰电压变化。
可以考虑本实施例的源极放大器25的构造可能引起VDD/2的电压周围的电压范围中的驱动电压的线性的劣化，因为当跨过公共电压VCOM(≈VDD/2)改变输入电压VIN13时切换输入开关SW11和SW12的连接；然而，这在实际操作中没有引起任何问题，因为，如上所述，对于“L”的极性信号POL，实际的输入电压VIN13处于VSS+α和VDD/2-α的电压范围中，并且对于“H”的极性信号POL，实际的输入电压VIN13处于VDD/2+α和VDD-α之间的电压范围中。VDD/2±α的电压范围中的电压从没有被输入作为输入电压VIN13。因此，VDD/2的电压周围的电压范围中的差的线性没有引起任何问题。
接下来，参考图7A、图7B中所示的模拟结果进一步描述本实施例中的源极放大器25的优点。在图7A、图7B中，水平轴表示输入电压VIN13，并且垂直轴表示输入到输出偏移和振幅差。
对于图7A中所示的输入到输出偏移，在接近负电源电压VSS和正电源电压VDD的电压区域中，传统的电路(图1)的输入到输出偏移大。另一方面，在接近负电源电压VSS和正电源电压VDD的电压区域中，本实施例中的电路的输入到输出偏移小，与中间电压范围的情况一样。
图7B示出源极放大器的振幅差，即，峰到峰电压Vpp的期望值Vpp*(＝VOUTP *-VOUTN *)和通过模拟获得的计算的峰到峰电压Vpp之间的差。图1中所示的传统电路在接近负电源电压VSS和正电源电压VDD的电压范围中表现出增加的振幅差，而本实施例中的源极放大器25在这些电压范围中表现出减少的振幅差，与中间电压范围的情况一样。
图8A和图8B是示出图1中所示的传统电路和本实施例的源极放大器25的峰到峰电压变化的模拟结果的图。在图8A和图8B中，水平轴表示输入电压，并且垂直轴表示峰到峰电压变化。图1中的传统电路在接近负电源电压VSS和正电源电压VDD的电压范围中表现出增加的峰到峰电压变化。另一方面，本实施例的源极放大器25在这些电压范围中表现出减少的峰到峰电压变化，类似于中间电压范围。如这样所讨论的，本实施例的源极放大器25有效地实现了改进的峰到峰电压变化。
在本实施例中，当输入电平转换电路4和5中的PMOS源极跟随器11、13以及NMOS源极跟随器12和14未与输入结点IN11和IN12相连接时，它们可以停止工作。在源极放大器25的功率消耗的减少方面，这样的操作是优选的。具体地，当输入开关SW11和SW12将输入结点IN11和IN12分别连接到PMOS源极跟随器11和13时(例如，当极性信号POL是“L”时)，NMOS源极跟随器12的偏置电流源I14和I16的工作停止。另一方面，当输入开关SW11和SW12将输入结点IN11和IN12分别连接到NMOS源极跟随器12和14时(例如，当极性信号POL是“H”时)，PMOS源极跟随器11和13的偏置电流源I13和I15的工作停止。例如，能够通过响应于极性信号POL的偏置电流源I13至I16的导通-截止控制来实现这样的工作。
第二实施例
图9A是示出本发明的第二实施例中的源极驱动器100A的示例性构造的电路图，并且图9B是示出第二实施例中的源极放大器25A的示例性构造的电路图。在第二实施例中，被集成在其中的源极驱动器100A和源极放大器25A被构造为仅在接近负电源电压VSS和正电源电压VDD的电压范围中提供输入电平转换；源极放大器25A在中间电压范围内没有提供输入电平转换。
具体地，如图9A中所示，源极驱动器100A被提供有开关控制电路26。开关控制电路26响应于通过锁存器21锁存的像素数据DIN和极性信号POL生成用于控制源极放大器25A中的输入级1A中的输入开关SW21和SW22的开关控制信号SW_CTRL。
源极放大器25A与第一实施例中的源极放大器25的不同之处在于输入开关SW21和SW22具有用于分别提供到输入端子IN13和IN14的输入结点IN11和IN12之间的直接连接的功能，如图9B中所示。详细地，输入开关SW21响应于通过开关控制电路26输出的开关控制信号SW_CTRL将输入结点IN11连接到输入端子IN13、PMOS源极跟随器11以及NMOS源极跟随器12中的一个。另一方面，输入开关SW22响应于开关控制信号SW_CTRL将输入结点IN12连接到输入端子IN14、PMOS源极跟随器13以及NMOS源极跟随器14中的一个。因为如上所述响应于极性信号POL和像素数据DIN生成开关控制信号SW_CTRL，因此，响应于像素数据DIN和极性信号POL控制输入开关SW21和SW22。
接下来，给出本实施例的源极放大器25A的工作的描述。在下文中，描述当极性信号POL是“H”时输出正驱动电压并且当极性信号POL是“L”时输出负驱动电压的源极放大器25A的工作，类似于第一实施例。
在本实施例中，响应于被输入到输入端子IN13的输入电压VIN13切换输入开关SW21和SW22的状态。当输入电压VIN13是接近负电源电压VSS的电压时，(更加具体地，当输入电压VIN13低于标准电压VSTD1时)，输入开关SW21和SW22将输入结点IN11和IN12分别连接到PMOS源极跟随器13和14中的PMOS晶体管MP13和MP14的源极。在这里，标准电压VSTD1是低于电压VDD/2并且等于或者高于VT(MN11)+VDS(I11)的预定电压。在一个实施例中，标准电压VSTD1被调整为如下：
VSTD1＝VT(MN11)+VDS(I11)。
当输入结点IN11和IN12分别被连接到PMOS晶体管MP13和MP14的源极时，比输入端子IN13的电压(输入电压VIN13)高了PMOS晶体管MP13的阈值电压VT(MP13)的电压被提供到输入结点IN11，并且比输入端子IN14的电压(输入电压VIN14)高了PMOS晶体管MP14的阈值电压VT(MP14)的电压被提供到输入结点IN12。
另一方面，当输入电压VIN13处于中间电压范围中时(更加具体地，当输入电压VIN13高于标准电压VSTD1并且低于预定的标准电压VSTD2(＞VDD/2)时)，输入开关SW21和SW22将输入结点IN11和IN12分别直接地连接到输入端子IN13和IN14。在这样的情况下，输入端子IN13的电压(输入电压VIN13)被原样提供到输入结点IN11，并且输入端子IN14的电压(输入电压VIN14)被原样提供到输入结点IN12。
而且，当输入电压VIN13是接近正电源电压VDD的电压时，(更加具体地，当输入电压VIN13高于标准电压VSTD2时)，输入开关SW21和SW22将输入结点IN11和IN12分别连接到NMOS源极跟随器12和14中的NMOS晶体管MN13和MN14的源极。在这里，标准电压VSTD2是高于电压VDD/2并且等于或者低于VDD-VDS(I12)-|VT(MP11)|的预定电压。在一个实施例中，标准电压VSTD2被调节为如下：
VSTD2＝VDD-VDS(I12)-|VT(MP11)|，
当输入结点IN11和IN12分别被连接到NMOS晶体管MN13和MN14的源极时，比输入端子IN13的电压(输入电压VIN13)低了NMOS晶体管MN13的阈值电压VT(MN13)的电压被提供到输入结点IN11，并且比输入端子IN14的电压(输入电压VIN14)低了PMOS晶体管MP14的阈值电压VT(MN14)的电压被提供到输入结点IN12。
在这里，可以响应于极性信号POL和像素数据DIN确定输入开关SW21和SW22的状态，因为输入电压VIN13取决于像素数据DIN的值。即，当极性信号POL是“L”并且像素数据DIN具有与低于标准电压VSTD1的灰度级电压相对应的值时，输入开关SW21和SW22将输入结点IN11和IN12分别连接到PMOS源极跟随器11和13中的PMOS晶体管MP13和MP14的源极。另一方面，当极性信号POL是“H”并且像素数据DIN具有对应于高于标准电压VSTD2的灰度级电压的值时，输入开关SW21和SW22将输入结点IN11和IN12分别连接到NMOS源极跟随器12和14中的NMOS晶体管MN13和MN14的源极。当没有满足上述任何条件时，输入开关SW21和SW22将输入结点IN11和IN12分别直接地连接到输入端子IN13和IN14。
图10是示出PMOS晶体管MP11和NMOS晶体管MN11的栅极电压VG和输入电压VIN13之间的示例性关系的图。当输入电压VIN13接近负电源电压VSS(具体地，VIN13＜VSTD1)时，NMOS晶体管MN11和PMOS晶体管MP11的栅极电压增加直到VIN13+|VT(MP13)|。
当输入电压VIN13处于中间电压范围中(具体地，VSTD1≤VIN13≤VSTD2)时，输入开关SW21将输入结点IN11直接地连接到输入端子IN13并且NMOS晶体管MN11和PMOS晶体管MP11的栅极电压与VIN13一致。
此外，当输入电压VIN13接近正电源电压VDD(具体地，VIN13＞VDD-VDS(I12)-|VT(MP11)|)时，NMOS晶体管MN11和PMOS晶体管MP11的栅极电压被减少直到VIN13-VT(MN13)。
在任何情况下，即使当输入电压VIN13具有负电源电压VSS和正电源电压VDD之间的任何电压电平时，NMOS晶体管MN11和PMOS晶体管MP11的栅极电压处于NMOS晶体管MN11工作的(由下虚线表示的)下限值和PMOS晶体管MP11工作的(由上虚线表示的)上限值之间。即，在本实施例中，不管输入电压VIN13的值如何，NMOS差分对和PMOS差分对都能够工作。这意味着，即使当输入电压VIN13具有负电源电压VSS和正电源电压VDD之间的电压范围中的任何电压电平时，本实施例的源极放大器25也表现出改进的峰到峰电压变化。
另外，本实施例的源极放大器的构造的优点在于能够减少由于PMOS晶体管MP13和MP14之间的性能差以及NMOS晶体管MN13和MN14之间的性能差引起的影响。详细地，PMOS晶体管MP13和MP14的对和NMOS晶体管MN13和MN14的对还操作作为差分对。因此，差分对可能引起小的输入到输出偏移。在本实施例中，在中间电压范围中，输入端子IN13和输入结点IN11被直接地连接并且输入端子IN14和输入结点IN12被直接地连接。这有效地减少由PMOS晶体管MP13和MP14的对和NMOS晶体管MN13和MN14的对引起的影响。因此，减少了中间电压范围中的输入到输出偏移，并且获得了驱动电压的更高的精确度。
应注意的是，同样在第二实施例中，当没有被连接到输入结点IN11和IN12时，输入电平转换电路4A和5A中的NMOS源极跟随器12和14以及PMOS源极跟随器11、13的工作可以停止。为了减少源极放大器25A的功率消耗，上述操作是优选的。具体地，当输入开关SW21和SW22将输入结点IN11和IN12分别连接到PMOS源极跟随器11和13时，NMOS源极跟随器12和14的偏置电流源I14和I16的工作停止。另一方面，当输入开关SW21和SW22将输入结点IN11和IN12分别连接到NMOS源极跟随器12和14时，PMOS源极跟随器11和13的偏置电流源I13和I15的工作停止。而且，当输入开关SW21和SW22将输入结点IN11和IN12分别直接地连接到输入端子IN13和IN14时，偏置电流源I13至I16的所有工作停止。在任何情况下，可以响应于极性信号POL和像素数据DIN实现偏置电流源I13至I16的导通-截止控制。
第三实施例
图11是示出本发明的第三实施例的源极驱动器中的源极放大器的示例性构造的电路图。与第一实施例的源极放大器25类似地构造第三实施例的源极放大器25B。最重要的区别在于输入级1B的NMOS差分对由耗尽型NMOS晶体管MN31和MN32组成。与增强型晶体管相比较，耗尽型晶体管的阈值电压低。假定耗尽型晶体管的阈值电压被调节为-0.1V；耗尽型晶体管的阈值电压可以从0.2V至0V的范围内变化来描述本实施例。
在这里应注意的是，即使当输入电压是负电源电压VSS时，耗尽型NMOS晶体管MN31和MN32形成的NMOS差分对也能够工作。在本实施例中，即使当输入电压接近负电源电压VSS时，NMOS差分对和PMOS差分对都工作。在本实施例中，因此仅当输入电压接近正电源电压VDD时，通过输入电平转换电路4B和5B执行输入电平转换。
与作为NMOS差分对的耗尽型NMOS晶体管MN31和MN32的使用相关联，本实施例的源极放大器25B的输入级1B被构造为如下：输入电平转换电路4B被提供有NMOS源极跟随器12和输入开关SW31，并且输入电平转换电路5B被提供有NMOS源极跟随器14和输入开关SW32。应注意的是，在本实施例中，输入电平转换电路4B和5B不具有任何PMOS源极跟随器。输入开关SW31响应于开关切换信号SW_CTRL将输入结点IN11连接到输入电压VIN13和NMOS源极跟随器12中的一个。类似地，输入开关SW32响应于开关切换信号SW_CTRL将输入结点IN12连接到输入端子IN14和NMOS源极跟随14中的一个。当输入结点IN11被连接到NMOS源极跟随器12中的NMOS晶体管MN13的源极时，输入结点IN11的输入电压VIN11被设置为VIN13-VT(MN13)。类似地，当输入结点IN12被连接到NMOS源极跟随器14中的NMOS晶体管MN14的源极时，输入结点IN11的输入电压VIN11被设置为VIN14-VT(MN14)。
接下来，给出本实施例中的源极放大器25B的工作的描述。同样在本实施例中，响应于被输入到输入端子IN13的输入电压VIN13切换输入开关SW31和SW32的状态。当输入电压VIN13具有接近正电源电压VDD的电压电平时(更加具体地，当极性信号POL是“H”并且输入电压VIN13高于标准电压VSTD2时)，输入开关SW31和SW32将输入结点IN11和IN12分别连接到NMOS源极跟随其12和14中的NMOS晶体管MN13和MN14的源极。在这里，标准电压VSTD2是高于电压VDD/2并且等于或者小于VDD-VDS(I12)-|VT(MP11)|的预定电压。在一个实施例中，标准电压VSTD2被调节为如下：
VSTD2＝VDD-VDS(I12)-|VT(MP11)|
当输入结点IN11和IN12分别被连接到NMOS晶体管MN13和MN14的源极时，比输入端子IN13的电压(输入电压VIN13)低了NMOS晶体管MN13的阈值电压VT(MN13)的电压被提供到输入结点IN11，并且比输入端子IN14的电压(输入电压VIN14)低了PMOS晶体管MP14的阈值电压VT(MN14)的电压被提供到输入结点IN12。
另一方面，当输入电压VIN13处于接近负电源电压VSS的电压范围内或者处于中间电压范围时(更加具体地，当输入电压VIN13低于预定标准电压VSTD2时)，输入开关SW31和SW32将输入结点IN11和IN12分别直接地连接到输入端子IN13和IN14。在这样的情况下，输入端子IN13的电压(输入电压VIN13)被原样提供到输入结点IN11，并且输入端子IN14的电压(输入电压VIN14)被原样提供到输入结点IN12。
同样在第三实施例中，可以响应于像素数据DIN和极性信号POL确定输入开关SW31和SW32的状态。即，当极性信号POL是“H”并且像素数据DIN具有与高于标准电压VSTD2的灰度级电压相对应的值时，输入开关SW31和SW32将输入结点IN11和IN12分别连接到NMOS源极跟随器12和14中的NMOS晶体管MN13和MN14的源极。否则，输入开关SW31和SW32将输入结点IN11和IN12分别直接地连接到输入端子IN13和IN14。
图12是示出第三实施例中的PMOS晶体管MP11和NMOS晶体管MN31的栅极电压VG和输入电压VIN13的示例性关系的图。在这里应注意的是，图12示出对于标准电压VSTD2是VDD-VDS(I12)-|VT(MP11)|的情况的工作。
当输入电压VIN13接近正电源电压VDD(具体地，VIN13＞VSTD2)时，输入开关SW31和SW32将输入结点IN11和IN12分别连接到NMOS源极跟随器12和14中的NMOS晶体管MN13和MN14的源极。结果，PMOS晶体管MP11的栅极电压被减少到VIN31-VT(MN13)。因为PMOS晶体管MP11是增强型PMOS晶体管，因此当栅极电压接近正电源电压VDD时，PMOS晶体管MP11会难以进行工作；然而，在本实施例中，PMOS晶体管MP11的栅极电压被减少到VIN31-VT(MN13)并且这实际上允许PMOS晶体管MP11进行工作。
另一方面，当输入电压VIN13接近负电源电压VSS或者处于中间电压范围内(更加具体地，VIN13≤VSTD2)时，输入电压VIN13被直接地施加到NMOS晶体管MN31和PMOS晶体管MP11的栅极。因为NMOS晶体管MN31是耗尽型NMOS晶体管，所以即使当输入电压VIN13接近负电源电压VSS时，NMOS晶体管MN31也能够工作。
即，在没有使用任何PMOS源极跟随器的情况下，在第三实施例中，NMOS差分对中的耗尽型NMOS晶体管MN31和MN32的使用有效地引起与第一和第二实施例中相同的效果。
当耗尽型NMOS晶体管被用作NMOS差分对的NMOS晶体管MN31和MN32时，接近正电源电压VDD的栅极电压的施加会引起建立NMOS晶体管MN31和MN32的漏极到源极电压的问题。这是因为：由于NMOS晶体管MN31和MN32具有负阈值电压，从而源极电压可能高于正电源电压VDD。通常，为了稳定地操作NMOS晶体管要求过驱动电压(Vov)或者更高的漏极到源极电压。因此，关于NMOS晶体管MN31的源极电压VS(MN31)，必须建立下述等式：
VS(MN31)＜VDD-VDS(MP43)-Vov(MN31)，(3)
其中VDS(MP43)是中间级2处用作有源负载的PMOS晶体管MP43的漏极到源极电压(参见图1)。当NMOS晶体管MN31的栅极电压接近正电源电压VDD时，源极放大器25B不会稳定地工作，因为NMOS晶体管MN31的源极电压VS(MN31)没有满足等式(3)的条件。可以认为这导致了输入到输出偏移和峰到峰电压变化的劣化。
然而，在图11中所示的电路构造中，NMOS晶体管MN31的源极电压VS(MN31)的增加没有引起严重的问题，因为NMOS晶体管MN31的栅极电压被减少到VIN13-VT(MN13)。即使当输入电压VIN13接近正电源电压VDD时，NMOS晶体管MN31也稳定地工作。
应注意的是，当NMOS源极跟随器12和14分别与输入结点IN11和IN12未连接时，输入电平转换电路4B和5B中的NMOS源极跟随器12和14的工作在第三实施例中也会停止。对于减少源极放大器25B的功率消耗来说，这样的操作是优选的。更加具体地，当输入开关SW31和SW32将输入结点IN11和IN12直接地连接到输入端子IN13、IN14时，NMOS源极跟随器12和14的偏置电流源I14和I16的工作可以停止。可以通过响应于极性信号POL和像素数据DIN的偏置电流源I14和I16的导通-截止控制实现这样的操作。
第四实施例
图13是示出本发明的第四实施例的源极驱动器中的源极放大器的示例性构造的电路图。与第三实施例中的源极放大器25B类似地构造第四实施例的源极驱动器25C。区别在于耗尽型PMOS晶体管MP31和MP32被用作输入级1C中的PMOS差分对，以替代NMOS差分对的耗尽型NMOS晶体管MN31和MN32。在这样的情况下，输入电平转换电路4C被提供有PMOS源极跟随器11和输入开关SW31，并且输入电平转换电路5C被提供有PMOS源极跟随器13和输入开关SW32。
图14是示出第四实施例中的PMOS晶体管MP31和NMOS晶体管MN11的栅极电压VG和输入电压VIN13之间的示例性关系的图。
当输入电压VIN13接近负电源电压VSS(具体地，VIN13＜VSTD1)时，输入开关SW31和SW32将输入结点IN11和IN12分别连接到PMOS源极跟随器11和13中的PMOS晶体管MP13和MP14的源极。在这里，图14示出对于标准电压VSTD1是VT(MN11)+VDS(I11)的情况的工作。结果，NMOS晶体管MN11的栅极电压被增加直到VIN31+|VT(MP13)|。因为NMOS晶体管MN11是增强型NMOS晶体管，所以当栅极电压接近负电源电压VSS时NMOS晶体管MN11会难以工作；然而，NMOS晶体管MN11实际上进行工作，因为NMOS晶体管MN11的栅极电压被增加直到VIN31+|VT(MP13)|。
另一方面，当输入电压VIN13接近正电源电压VDD或者中间电压范围(具体地，VIN13≥VSTD1)时，输入电压VIN13被直接地施加到NMOS晶体管MN11和PMOS晶体管MP31的栅极。PMOS晶体管MP31是耗尽型晶体管并且因此即使当输入电压VIN13接近正电源电压VDD时，PMOS晶体管MP31也能够工作。
即，在没有使用任何NMOS源极跟随器的情况下，作为PMOS差分对的耗尽型PMOS晶体管MP31和MP32的使用有效地引起与第一和第二实施例相同的效果。
同样在第四实施例中，可以响应于极性信号POL和像素数据DIN切换输入开关SW31和SW32的状态。具体地，当极性信号POL是“L”并且像素数据DIN具有与低于标准电压VSTD1的灰度级电压相对应的值时，输入开关SW31和SW32将输入结点IN11和IN12分别连接到PMOS源极跟随器11和13中的PMOS晶体管MP13和MP14的源极。否则，输入开关SW31和SW32将输入结点IN11和IN12分别直接地连接到输入端子IN13和IN14。
同样在第四实施例中，当输入电平转换电路4C和5C中的PMOS源极跟随器11和13分别与输入结点IN11和IN12未连接时，输入电平转换电路4C和5C中的PMOS源极跟随器11和13的工作可以停止。为了减少源极放大器25C的功率消耗，这样的操作是优选的。具体地，当输入开关SW31和SW32将输入结点IN11和IN12分别直接地连接到输入端子IN13和IN14时，PMOS源极跟随器11和13的偏置电流源I13和I15的工作停止。可以通过响应于极性信号POL和像素数据DIN的偏置电流源I13和I15的导通-截止控制实现这样的操作。
显然的是，本发明不限于上述实施例，而是可以在没有脱离本发明的范围的情况下进行修改和变化。例如，尽管第二至第四实施例被描述了在控制输入开关SW21、SW22、SW31以及SW32的工作中，根据极性信号POL和像素数据DIN来判断被提供到源极放大器25A至25C的灰度级电压，但是可以直接地测量被提供到源极放大器25A至25C的灰度级电压并且响应于测量的灰度级电压控制输入开关SW21、SW22、SW31以及SW32的工作。然而，应注意的是，从数据处理的容易性方面来看，其中根据极性信号POL和像素数据DIN来判断被提供到源极放大器25A至25C的灰度级电压的构造是优选的。

Claims (14)

1.一种源极驱动器，所述源极驱动器用于驱动液晶显示面板，所述源极驱动器包括：
D/A转换器，所述D/A转换器输出与像素数据相对应的灰度级电压；和
源极放大器，所述源极放大器响应于所述灰度级电压来输出驱动电压，
其中，所述源极放大器包括：
NMOS差分对，所述NMOS差分对包括第一和第二NMOS晶体管；
PMOS差分对，所述PMOS差分对包括第一和第二PMOS晶体管；
输出电路，所述输出电路响应于流过所述NMOS差分对和PMOS差分对的电流来输出驱动电压；
第一输入电平转换电路，所述第一输入电平转换电路响应于所述灰度级电压和/或相对于所述液晶显示面板的对向电极上的公共电平而定义的所述驱动电压的极性以通过对所述灰度级电压的输入电平转换来生成第一电平转换电压，并且将所述第一电平转换电压馈送到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极；以及
第二输入电平转换电路，所述第二输入电平转换电路响应于所述灰度级电压和/或所述驱动电压的极性以通过对所述驱动电压的输入电平转换来生成第二电平转换电压，并且将所述第二电平转换电压馈送到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极。
2.根据权利要求1所述的源极驱动器，
其中，当所述驱动电压的极性相对于所述公共电平是负极性时，所述第一输入电平转换电路将比所述灰度级电压高了第一预定电压的电压作为所述第一电平转换电压馈送到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极，并且所述第二输入电平转换电路将比所述驱动电压高了所述第一预定电压的电压作为所述第二电平转换电压 馈送到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极，并且，
其中，当所述驱动电压的极性相对于所述公共电平是正极性时，所述第一输入电平转换电路将比所述灰度级电压低了第二预定电压的电压作为所述第一电平转换电压馈送到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极，并且所述第二输入电平转换电路将比所述驱动电压低了所述第二预定电压的电压作为所述第二电平转换电压馈送到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极。
3.根据权利要求1或者2所述的源极驱动器，
其中，所述源极放大器包括用于接收所述灰度级电压的输入端子和用于输出所述驱动电压的放大器输出，
其中，所述第一输入电平转换电路包括：
第一PMOS源极跟随器，所述第一PMOS源极跟随器具有被连接到所述输入端子的输入；
第一NMOS源极跟随器，所述第一NMOS源极跟随器具有被连接至所述输入端子的输入；以及
第一输入开关，所述第一输入开关响应于所述驱动电压的极性，以将所述第一PMOS源极跟随器和所述第一NMOS源极跟随器的各输出中的一个连接到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极，
其中，所述第二输入电平转换电路包括：
第二PMOS源极跟随器，所述第二PMOS源极跟随器具有被连接到所述放大器输出的输入；
第二NMOS源极跟随器，所述第二NMOS源极跟随器具有被连接至所述放大器输出的输入；以及
第二输入开关，所述第二输入开关响应于所述驱动电压的极性，以将所述第二PMOS源极跟随器和所述第二NMOS源极跟随器的各输出中的一个连接到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极。 
4.根据权利要求3所述的源极驱动器，
其中，停止在所述第一PMOS源极跟随器和所述第一NMOS源极跟随器中的与所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极未连接的源极跟随器的工作，并且
其中，停止在所述第二PMOS源极跟随器和所述第二NMOS源极跟随器中的与所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极未连接的源极跟随器的工作。
5.根据权利要求1所述的源极驱动器，
其中，当所述灰度级电压低于第一标准电压时，所述第一输入电平转换电路将比所述灰度级电压高了第一预定电压的电压作为所述第一电平转换电压馈送到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极，并且所述第二输入电平转换电路将比所述驱动电压高了所述第一预定电压的电压作为所述第二电平转换电压馈送到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极，并且
其中，当所述灰度级电压低于比所述第一标准电压高的第二标准电压时，所述第一输入电平转换电路将比所述灰度级电压低了第二预定电压的电压作为所述第一电平转换电压馈送到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极，并且所述第二输入电平转换电路将比所述驱动电压低了所述第二预定电压的电压作为所述第二电平转换电压馈送到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极，并且
其中，当所述灰度级电压高于所述第一标准电压并且低于所述第二标准电压时，所述第一输入电平转换电路将所述灰度级电压馈送到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极，并且所述第二输入电平转换电路将所述驱动电压馈送到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极。
6.根据权利要求1或者5所述的源极驱动器， 
其中，所述源极放大器包括用于接收所述灰度级电压的输入端子和用于输出所述驱动电压的放大器输出，
其中，所述第一输入电平转换电路包括：
第一PMOS源极跟随器，所述第一PMOS源极跟随器具有被连接到所述输入端子的输入；
第一NMOS源极跟随器，所述第一NMOS源极跟随器具有被连接至所述输入端子的输入；以及
第一输入开关，所述第一输入开关响应于所述灰度级电压，以将所述第一PMOS源极跟随器和所述第一NMOS源极跟随器的各输出中的一个连接到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极，
其中，所述第二输入电平转换电路包括：
第二PMOS源极跟随器，所述第二PMOS源极跟随器具有被连接到所述放大器输出的输入；
第二NMOS源极跟随器，所述第二NMOS源极跟随器具有被连接至所述放大器输出的输入；以及
第二输入开关，所述第二输入开关响应于所述灰度级电压，以将所述第二PMOS源极跟随器和所述第二NMOS源极跟随器的各输出中的一个连接到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极。
7.根据权利要求6所述的源极驱动器，
其中，停止在所述第一PMOS源极跟随器和所述第一NMOS源极跟随器中的与所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极未连接的源极跟随器的操作，并且
其中，停止在所述第二PMOS源极跟随器和所述第二NMOS源极跟随器中的与所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极未连接的源极跟随器的操作。
8.根据权利要求1所述的源极驱动器， 
其中，所述第一和第二NMOS晶体管是耗尽型NMOS晶体管，
其中，当所述灰度级电压高于第一标准电压时，所述第一输入电平转换电路将比所述灰度级电压低了第二预定电压的电压作为所述第一电平转换电压馈送到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极，并且所述第二输入电平转换电路将比所述驱动电压低了所述第二预定电压的电压作为所述第二电平转换电压馈送到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极，并且
其中，当所述灰度级电压低于所述第一标准电压时，所述第一输入电平转换电路将所述灰度级电压馈送到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极，并且所述第二输入电平转换电路将所述驱动电压馈送到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极。
9.根据权利要求8所述的源极驱动器，
其中，所述源极放大器包括用于接收所述灰度级电压的输入端子和用于输出所述驱动电压的放大器输出，
其中，所述第一输入电平转换电路包括：
第一NMOS源极跟随器，所述第一NMOS源极跟随器具有被连接到所述输入端子的输入；
第一输入开关，所述第一输入开关响应于所述灰度级电压，以将所述输入端子和所述第一NMOS源极跟随器的输出中的一个连接到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极，
其中，所述第二输入电平转换电路包括：
第二NMOS源极跟随器，所述第二NMOS源极跟随器具有被连接到所述放大器输出的输入；和
第二输入开关，所述第二输入开关响应于所述灰度级电压，以将所述输入端子和所述第二NMOS源极跟随器的输出中的一个连接到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极。
10.根据权利要求9所述的源极驱动器， 
其中，当所述第一NMOS源极跟随器未与所述第一NMOS晶体管和所述第一PMOS晶体管的栅极相连接时，停止所述第一NMOS源极跟随器的工作，并且
其中，当所述第二NMOS源极跟随器未与所述第二NMOS晶体管和所述第二PMOS晶体管的栅极相连接时，停止所述第二NMOS源极跟随器的工作。
11.根据权利要求1所述的源极驱动器，
其中，所述第一和第二PMOS晶体管是耗尽型PMOS晶体管，
其中，当所述灰度级电压低于第一标准电压时，所述第一输入电平转换电路将比所述灰度级电压高了第一预定电压的电压作为所述第一电平转换电压馈送到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极，并且所述第二输入电平转换电路将比所述驱动电压高了所述第二预定电压的电压作为所述第二电平转换电压馈送到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极，并且
其中，当所述灰度级电压高于所述第一标准电压时，所述第一输入电平转换电路将所述灰度级电压馈送到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极，并且所述第二输入电平转换电路将所述驱动电压馈送到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极。
12.根据权利要求11所述的源极驱动器，
其中，所述源极放大器包括用于接收所述灰度级电压的输入端子和用于输出所述驱动电压的放大器输出，
其中，所述第一输入电平转换电路包括：
第一PMOS源极跟随器，所述第一PMOS源极跟随器具有被连接到所述输入端子的输入；
第一输入开关，所述第一输入开关响应于所述灰度级电压，以将所述输入端子和所述第一PMOS源极跟随器的输出中的一个连接到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极， 
其中，所述第二输入电平转换电路包括：
第二PMOS源极跟随器，所述第二PMOS源极跟随器具有被连接到所述放大器输出的输入；和
第二输入开关，所述第二输入开关响应于所述灰度级电压，以将所述输入端子和所述第二PMOS源极跟随器的输出中的一个连接到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极。
13.根据权利要求12所述的源极驱动器，
其中，当所述第一PMOS源极跟随器未与所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极相连接时，停止所述第一PMOS源极跟随器的工作，并且
其中，当所述第二PMOS源极跟随器未与所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极相连接时，停止所述第二PMOS源极跟随器的工作。
14.一种液晶显示装置，包括：
液晶显示面板；和
源极驱动器，所述源极驱动器驱动所述液晶显示面板，
其中，所述源极驱动器包括：
D/A转换器，所述D/A转换器输出与像素数据相对应的灰度级电压；和
源极放大器，所述源极放大器响应于所述灰度级电压来输出驱动电压，
其中，所述源极放大器包括：
NMOS差分对，所述NMOS差分对包括第一和第二NMOS晶体管；
PMOS差分对，所述PMOS差分对包括第一和第二PMOS晶体管；
输出电路，所述输出电路响应于流过所述NMOS差分对和PMOS差分对的电流来输出驱动电压；
第一输入电平转换电路，所述第一输入电平转换电路响应于所述 灰度级电压和/或相对于所述液晶显示面板的对向电极上的公共电平而定义的所述驱动电压的极性以通过对所述灰度级电压的输入电平转换来生成第一电平转换电压，并且将所述第一电平转换电压馈送到所述第一NMOS晶体管和所述第一PMOS晶体管的各栅极；以及
第二输入电平转换电路，所述第二输入电平转换电路响应于所述灰度级电压和/或所述驱动电压的极性以通过对所述驱动电压的输入电平转换来生成第二电平转换电压，并且将所述第二电平转换电压馈送到所述第二NMOS晶体管和所述第二PMOS晶体管的各栅极。 
CN2011100381870A 2010-02-12 2011-02-12 适于输入电平转换的差分放大器架构 Pending CN102163411A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010028435A JP2011166555A (ja) 2010-02-12 2010-02-12 ソースドライバ及び液晶表示装置
JP2010-028435 2010-02-12

Publications (1)

Publication Number Publication Date
CN102163411A true CN102163411A (zh) 2011-08-24

Family

ID=44369333

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100381870A Pending CN102163411A (zh) 2010-02-12 2011-02-12 适于输入电平转换的差分放大器架构

Country Status (3)

Country Link
US (1) US20110199360A1 (zh)
JP (1) JP2011166555A (zh)
CN (1) CN102163411A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114625196A (zh) * 2022-03-28 2022-06-14 广东鸿翼芯汽车电子科技有限公司 一种宽输入共模范围的ldo电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9059692B2 (en) * 2011-05-31 2015-06-16 Fairchild Semiconductor Corporation Rail to rail comparator with wide hysteresis and memory
TWI451379B (zh) * 2011-09-30 2014-09-01 E Ink Holdings Inc 顯示器、顯示器中之源極驅動器及其驅動方法
TWI521496B (zh) * 2014-02-11 2016-02-11 聯詠科技股份有限公司 緩衝電路、面板模組及顯示驅動方法
JP6321411B2 (ja) * 2014-03-13 2018-05-09 エイブリック株式会社 電圧検出回路
US9786234B2 (en) 2014-09-23 2017-10-10 Novatek Microelectronics Corp. Driving module having low charging/discharging power consumption and driving device thereof
JP6755652B2 (ja) * 2015-11-20 2020-09-16 ラピスセミコンダクタ株式会社 表示ドライバ
US10957237B2 (en) 2015-12-28 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, display device, electronic device, and driving method of circuit
KR101675573B1 (ko) * 2016-03-21 2016-11-11 주식회사 이노액시스 레벨 시프터, 디지털 아날로그 변환기, 버퍼 증폭기 및 이를 포함하는 소스 드라이버와 전자 장치
US10832627B2 (en) * 2016-07-14 2020-11-10 Novatek Microelectronics Corp. Display apparatus and source driver thereof and operating method
JP6707477B2 (ja) 2017-02-07 2020-06-10 株式会社東芝 コンパレータ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1274997A (zh) * 1999-05-19 2000-11-29 三星电子株式会社 用于低压接口的高速输入缓冲器电路
CN1866734A (zh) * 2005-05-16 2006-11-22 恩益禧电子股份有限公司 具有较低偏移电压的运算放大器
US20090086857A1 (en) * 2007-09-27 2009-04-02 Charles Qingle Wu Reduced voltage subLVDS receiver
US20090201237A1 (en) * 2008-02-12 2009-08-13 Nec Electronics Corporation Operational amplifier circuit and display apparatus using the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3595153B2 (ja) * 1998-03-03 2004-12-02 株式会社 日立ディスプレイズ 液晶表示装置および映像信号線駆動手段
JP4502207B2 (ja) * 2005-12-28 2010-07-14 ルネサスエレクトロニクス株式会社 差動増幅器とデータドライバ及び表示装置
JP4996185B2 (ja) * 2006-09-21 2012-08-08 ルネサスエレクトロニクス株式会社 演算増幅器及び液晶表示装置の駆動方法
JP4861791B2 (ja) * 2006-10-27 2012-01-25 ルネサスエレクトロニクス株式会社 演算増幅器及び表示装置
JP2008122567A (ja) * 2006-11-10 2008-05-29 Nec Electronics Corp データドライバ及び表示装置
JP2009042428A (ja) * 2007-08-08 2009-02-26 Nec Electronics Corp 増幅回路および表示装置
JP4528819B2 (ja) * 2007-09-27 2010-08-25 Ｏｋｉセミコンダクタ株式会社 多入力演算増幅回路、それを用いたデジタル／アナログ変換器、及びそれを用いた表示装置の駆動回路
JP2009168841A (ja) * 2008-01-10 2009-07-30 Nec Electronics Corp 演算増幅器及び駆動回路、液晶表示装置の駆動方法
JP2009303121A (ja) * 2008-06-17 2009-12-24 Nec Electronics Corp 演算増幅器回路、その演算増幅器回路を用いた液晶表示装置の駆動方法
JP2010085943A (ja) * 2008-10-03 2010-04-15 Nec Electronics Corp 液晶表示装置
JP2010171490A (ja) * 2009-01-20 2010-08-05 Renesas Electronics Corp 演算増幅器、半導体装置、及び表示装置
US7808320B1 (en) * 2009-07-09 2010-10-05 Himax Technologies Limited Buffer amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1274997A (zh) * 1999-05-19 2000-11-29 三星电子株式会社 用于低压接口的高速输入缓冲器电路
CN1866734A (zh) * 2005-05-16 2006-11-22 恩益禧电子股份有限公司 具有较低偏移电压的运算放大器
US20090086857A1 (en) * 2007-09-27 2009-04-02 Charles Qingle Wu Reduced voltage subLVDS receiver
US20090201237A1 (en) * 2008-02-12 2009-08-13 Nec Electronics Corporation Operational amplifier circuit and display apparatus using the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114625196A (zh) * 2022-03-28 2022-06-14 广东鸿翼芯汽车电子科技有限公司 一种宽输入共模范围的ldo电路
CN114625196B (zh) * 2022-03-28 2022-10-11 广东鸿翼芯汽车电子科技有限公司 一种宽输入共模范围的ldo电路

Also Published As

Publication number Publication date
US20110199360A1 (en) 2011-08-18
JP2011166555A (ja) 2011-08-25

Similar Documents

Publication Publication Date Title
CN102163411A (zh) 适于输入电平转换的差分放大器架构
CN101552841B (zh) 输出放大电路、输出电路、数据驱动器以及显示装置
CN101174397B (zh) 数据驱动器及显示装置
CN100472959C (zh) 差动放大器、数字/模拟转换器和显示装置
CN101174837B (zh) 数字模拟转换电路、数据驱动器及使用其的显示装置
CN1996749B (zh) 差动放大器和数据驱动器及显示装置
CN101459413B (zh) 数字模拟变换电路和使用它的显示装置的数据驱动器
CN101399522B (zh) 多输入运算放大电路及使用其的数字/模拟转换器
US7459967B2 (en) Differential amplifier, digital-to-analog converter and display device
KR100297140B1 (ko) 저전력소비와 정밀한 전압출력을 갖는 액정 표시용 구동 회로
JP3942595B2 (ja) 液晶パネルの駆動回路
CN101873106B (zh) 运算放大器、驱动器以及显示器
CN102034420A (zh) 输出放大电路以及使用该电路的显示装置的数据驱动器
US20100156867A1 (en) Digital-to-analog converter, source driving circuit and display device having the same
CN101178883A (zh) 数据驱动器及显示装置
CN100547914C (zh) 差动放大器、显示装置的数据驱动器
CN101534100A (zh) 差动放大器及采用了它的显示装置的驱动电路
CN101364794A (zh) 放大电路和显示单元
CN101145784B (zh) 用于显示设备的译码器电路、驱动电路以及显示设备
CN102347011A (zh) 用于液晶显示装置的源极驱动器和使用其的液晶显示装置
US20050206602A1 (en) Driving voltage generation device and method for controlling driving voltage generation device
CN102163958A (zh) 运算放大器、显示面板驱动器和显示装置
CN101009478B (zh) 差分信号接收器
CN108696251A (zh) 驱动电路及其使用的运算放大器电路
CN106875904B (zh) 显示驱动装置的输出电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110824