JP2009042428A - 増幅回路および表示装置 - Google Patents

Abstract

【課題】 増幅回路および表示装置（例えば、液晶表示装置）は、従来の増幅回路および表示装置に比べて、特性を維持しつつ、面積縮小と消費電力の低減が複雑な論理を組まず実現できる。
【解決手段】本発明に係る増幅回路および表示装置（例えば、液晶表示装置）は、ボルテージフォロワを高電圧用の入力段増幅部、低電圧用の入力段増幅部と複数の出力段増幅部の構成要素に分解し、高電圧用の入力段増幅部、低電圧用の入力段増幅部の入力関係は変えずに、複数の出力段増幅部の出力関係を制御信号に応じて変えるものである。加えて、入力段増幅部と出力段増幅部とで１つの増幅部とするときに、増幅部がボルテージフォロワ構成する様にスイッチで切り替えることを特徴とするものである。
【選択図】 図１

Description

本発明は増幅回路および表示装置に関し、特にアクティブマトリックス型のデータ側駆動回路（例えば、液晶表示駆動回路）として用いられる増幅回路および表示装置（例えば、液晶表示装置）に関する。

以下、液晶表示装置を一例として説明する。液晶パネルと、液晶パネルの上側に配置される液晶表示駆動回路と、液晶パネルの側面に配置されるゲートドライバとを備えたアクティブマトリクス型液晶表示装置が知られている。このような液晶表示装置において、画素の容量負荷を駆動するための増幅回路が液晶表示駆動装置に用いられている。

液晶パネルにおいて、直流電圧印加による焼きつきを防ぐために交流駆動が行われている。液晶の交流駆動は、コモンレベルを中心に書込み極性をフレームやラインやドット毎に反転させる駆動方式であり、「フレーム反転」、「ゲートライン反転」、「データライン反転」、「ドット反転」などの複数の種類がある。「フレーム反転」は、フレーム毎に書込み極性が反転する方式であり、「ゲートライン反転」は、フレーム内では走査線方向の書込みが同極性でＮ（Ｎ：２以上の整数）ライン毎に極性が反転し、さらにフレーム毎に書込み極性が反転する方式である。「データライン反転」は、フレーム内ではデータ線方向の書込みが同極性でフレーム毎に極性が反転する方式である。また、「ドット反転」は、フレーム内では相隣する画素の書込み極性が反転し、さらにフレーム毎に極性が反転する方式である。

本発明は、先に説明した「データライン反転」と「ドット反転」方式に関するものである。即ち、同一のゲートラインに対して隣接する画素に極性が異なるデータを書き込む方式に関するものである。

以下、図８を用いて、一般的な液晶表示装置の駆動方法について、液晶表示駆動回路と液晶パネルについて簡単に説明する。

液晶表示駆動装置は、所定ビット数例えば８ビットのディジタル表示信号Ｒ、Ｇ、Ｂを取りこむデータレジスタ１と、入力するデータをラッチする信号である水平同期信号ＨＳＹＮＣから生成するストローブ信号（以下、ストローブ信号ＳＴＢと呼ぶ）に同期してディジタル表示信号をラッチするラッチ回路２と、並列Ｎ（Ｎ：２以上の整数）段のディジタル／アナログ変換器からなるＤＡコンバータ３と、液晶の特性に合されたガンマ変換特性を有する液晶階調電圧発生回路４と、ＤＡコンバータ３からの電圧をバッファリングする増幅回路５を備える。

液晶パネルは、ＴＦＴ６（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｅｒ、ＴＦＴ６＿１〜ＴＦＴ６＿Ｎ）と、画素容量７（画素容量７＿１〜画素容量７＿Ｎ）を有する。ＴＦＴ６は、データ線と走査線の交差部に設けられ、ゲートが走査線に接続され、ソースがデータ線に接続されている。画素容量７は、一端がＴＦＴ６のドレインに接続され、他端がＣＯＭ端子に接続されている。説明上の便宜のため、図８では液晶パネルについて１ライン分の構成のみを示しているが、実際の液晶パネルには、図８に示すＴＦＴ６がＭ（Ｍ：２以上の整数）ライン分設けられている。

液晶表示装置の動作時に、図示しないゲートドライバは、各ラインのＴＦＴのゲートを順次駆動していく。

ＤＡコンバータ３は、ラッチ回路２からのディジタル表示信号をＤＡ変換して得た電圧を増幅回路５に供給する。つまり、ＤＡコンバータ３は、液晶階調電圧発生回路４で発生した複数の基準電圧から図示しないＲＯＭスイッチなどで構成されたデコーダにより、ディジタル表示信号に応じた基準電圧を選択し増幅回路５に供給するのである。

液晶階調電圧発生回路４は、たとえば抵抗ラダー回路を備えており、各基準電圧点のインピーダンスを下げるために、または基準電圧を調整するために、ボルテージフォロワで駆動するようになっている。また、液晶階調電圧発生回路４は、先の交流駆動を行う為に、正極性階調電圧と負極性階調電圧とを出力する。

増幅回路５は、ＤＡコンバータ３から供給された正極性階調電圧と負極性階調電圧をインピーダンス変換し、画素への書込み時には、増幅回路５の出力端子から液晶パネルのＴＦＴ６＿１〜ＴＦＴ６＿Ｎのドレインに出力電圧を出力し、電荷回収期間には増幅回路５の出力端をハイインピーダンスとする。

先に説明したとおり、ドット反転駆動方式のアクティブマトリックス型の表示装置では、液晶パネルのデータ線が１走査線の隣接する画素どうしで極性が互い違いとなるように、さらに１水平期間ごとに正極性階調電圧と負極性階調電圧とで交互に駆動される。そのため、液晶表示駆動回路の増幅回路５は、奇数端子と偶数端子とで極性が互い違いとなるようにして正極性階調電圧と負極性階調電圧とが交互に増幅回路５から出力される構成となっている。

この従来の増幅回路５について、さらに詳しく特許文献１の図２を模式化した図９を用いて説明する。尚、液晶パネルの解像度が、例えば、ＳＸＧＡ（１２８０×１０２４画素：１画素はＲ，Ｇ，Ｂの３ドットからなる）の場合、データ線１２８０×３＝３８４０本に対して１０個の液晶表示駆動回路を用いるとすると、１個の液晶表示駆動回路で３８４出力を必要とするが、説明を簡明にするため、隣接する２端子（以下、奇数出力端子をＳ１、偶数出力端子をＳ２と呼ぶ）として説明する。

図９のとおり増幅回路５には、ＤＡコンバータ３からの２出力に対応した映像信号をディジタル／アナログ変換した階調電圧である正極性階調電圧ＶＰｘ（以下、階調電圧ＶＰｘと呼ぶ）と負極性階調電圧ＶＮｘ（以下、階調電圧ＶＮｘと呼ぶ）が端子Ｉ１，Ｉ２から入力される。

図９の増幅回路５の構成は、端子Ｉ１，Ｉ２からの階調電圧ＶＰｘ、ＶＮｘを極性が互い違いなるようにして交互に出力する極性切替スイッチ部１０と、極性切替スイッチ部１０からの階調電圧ＶＰｘ、ＶＮｘを駆動能力を上げて出力するボルテージフォロワ８と、増幅回路５のＳ１とＳ２から１水平期間ごとに極性が互い違いなるようにして交互に出力する出力スイッチ部９（特許文献１では出力スイッチは不図示。）から構成されている。

極性切替スイッチ部１０は、スイッチＳＷ１，ＳＷ２、ＳＷ３、ＳＷ４が、極性反転信号ＰＯＬとストローブ信号ＳＴＢとにより制御され、スイッチＳＷ１，ＳＷ４とスイッチＳＷ２、ＳＷ３とで相補的に動作する。

ボルテージフォロワ８は、第１の増幅部８１、第２の増幅部８２よりなり、第１の増幅部８１の入力にはＳＷ１、ＳＷ２が接続され、第２の増幅部８２の入力にはＳＷ３、ＳＷ４が接続される。

出力スイッチ部は、第１の増幅部８１、第２の増幅部８２の出力に接続され、ストローブ信号ＳＴＢにより制御されて、液晶パネルを駆動するときにはＯＮとなり、電荷回収期間にＯＦＦとなる様に構成されている。

次に、この増幅回路の動作を説明する。ある１水平期間において、ＤＡコンバータからの階調電圧ＶＰｘ、ＶＮｘは、それぞれ切替スイッチ部１０のスイッチＳＷ１，ＳＷ３とスイッチＳＷ２，ＳＷ４に出力される。このとき、図１０のタイミングチャートで示すとおり、極性切替スイッチ部１０は極性反転信号ＰＯＬとストローブ信号ＳＴＢとにより制御される。例えば、極性反転信号ＰＯＬ＝"Ｈ"とストローブ信号ＳＴＢ＝"Ｈ"により、スイッチＳＷ１，ＳＷ４がＯＦＦからＯＮに、スイッチＳＷ２、ＳＷ３がＯＮからＯＦＦに切り替わる。この結果、ボルテージフォロワ８の第１の増幅部８１にはＤＡコンバータ３から階調電圧ＶＰｘが入力され、第２の増幅部８２にはＤＡコンバータ３から階調電圧ＶＮｘが入力される。そして、階調電圧ＶＰｘは第１の増幅部８１でインピーダンス変換され、階調電圧ＶＮｘは第２の増幅部８２でインピーダンス変換される。同時に、ストローブ信号ＳＴＢ＝"Ｌ"に同期し、出力スイッチＳＷ５、ＳＷ６がＯＮし、第１の増幅部８１からＳ１には階調電圧ＶＰｘが出力され、第２の増幅部８２からＳ２には階調電圧ＶＮｘが出力される。

次の１水平期間において、ＤＡコンバータ３からの階調電圧ＶＰｘ、ＶＮｘは、それぞれ極性切替スイッチ部１０のスイッチＳＷ１，ＳＷ３スイッチとスイッチＳＷ２，ＳＷ４に出力される。このとき、図１０のタイミングチャートで示すとおり、極性切替スイッチ部１０は極性反転信号ＰＯＬ＝"Ｌ"とストローブ信号ＳＴＢ＝"Ｈ"により制御され、スイッチＳＷ２，ＳＷ３がＯＦＦからＯＮに、スイッチＳＷ１、ＳＷ４がＯＮからＯＦＦに切り替わる。この結果、ボルテージフォロワ８の第１の増幅部８１にはＤＡコンバータ３から階調電圧ＶＮｘが入力され、第２の増幅部８２にはＤＡコンバータ３から階調電圧ＶＰｘが入力される。階調電圧ＶＮｘは第１の増幅部８１でインピーダンス変換され、階調電圧ＶＰｘは第２の増幅部８２でインピーダンス変換される。同時に、ストローブ信号ＳＴＢ＝"Ｌ"に同期して出力スイッチＳＷ５、ＳＷ６がＯＮし、第１の増幅部８１からＳ１には階調電圧ＶＮｘが出力され、第２の増幅部８２からＳ２には階調電圧ＶＰｘが出力される。

以下同様にして、増幅回路５は、外部信号（極性反転信号ＰＯＬとストローブ信号ＳＴＢ）の論理に対応した階調電圧ＶＰｘ、ＶＮｘをＳ１とＳ２とで極性が互い違いとなるようにして１水平期間ごとに交互に出力する。

即ち、特許文献１では、ＤＡコンバータの階調電圧ＶＰｘと階調電圧ＶＮｘを１水平期間ごとに切り換えて第１の増幅部８１と第２の増幅部８２へ出力し、第１の増幅部８１と第２の増幅部８２でインピーダンス変換された後、出力スイッチ部９を介して液晶パネルを駆動する構成といえる。

次に、特許文献１とは増幅回路５の構成が異なる特許文献２を説明する。特許文献２を模式化した図が図１１である。

特許文献２の増幅回路５は、ボルテージフォロワ８と、極性切替スイッチ兼出力スイッチ部１１とから構成されている。

ボルテージフォロワ８は、第１の増幅部８１と第２の増幅部８２とからなる。第１の増幅部８１の非反転入力端子には、ＤＡコンバータ３からの階調電圧ＶＰｘが端子Ｉ１を介して入力され、第１の増幅部８１の出力が反転入力端子に帰還されボルテージフォロワ構成としている。第２の増幅部８２の非反転入力端子には、ＤＡコンバータ３からの階調電圧ＶＮｘが端子Ｉ２を介して入力され、第２の増幅部８２の出力が反転入力端子に帰還されボルテージフォロワ８を構成している。

極性切替スイッチ兼出力スイッチ部１１は、スイッチＳＷ７，ＳＷ８、ＳＷ９、ＳＷ１０で構成されている。第１の増幅部８１の出力ＯＵＴ１にはＳＷ７、ＳＷ９が接続され、第２の増幅部８２の出力ＯＵＴ２にはＳＷ８、ＳＷ１０が接続されている。なお、これらのスイッチは、極性反転信号ＰＯＬとストローブ信号ＳＴＢとの論理により制御され、スイッチＳＷ７，ＳＷ１０とスイッチＳＷ８、ＳＷ９とでＯＮ、ＯＦＦが相補的に動作する構成となっている。

次に、特許文献２の増幅回路5の動作を説明する。ＤＡコンバータ３からの階調電圧ＶＰｘは端子Ｉ１を介して第１の増幅部の非反転入力端子、階調電圧ＶＮｘは端子Ｉ２を介して第２の増幅部８２の非反転入力端子に入力される。ボルテージフォロワ構成としているために階調電圧ＶＰｘは第１の増幅部８１でインピーダンス変換され、階調電圧ＶＮｘは第２の増幅部８２でインピーダンス変換される。第１の増幅部８１の出力ＯＵＴ１は、極性切替スイッチ兼出力スイッチ部１１のスイッチＳＷ７，ＳＷ９に接続され、第２の増幅部８２の出力ＯＵＴ２は、極性切替スイッチ兼出力スイッチ部１１のスイッチＳＷ８，ＳＷ１０に接続されている。

極性切替スイッチ兼出力スイッチ部１１は、極性反転信号ＰＯＬとストローブ信号ＳＴＢとの論理により制御される。図１２のタイミングチャートで示すとおり、極性反転信号ＰＯＬからＰＯＬ’を生成し、さらにストローブ信号ＳＴＢを反転したＳＴＢバーを生成する。ＰＯＬ’とＳＴＢバーとの論理積の反転（ＮＡＮＤ）をとりＳＷ７、ＳＷ１０のバーを生成し、その反転をとることでＳＷ７、ＳＷ１０のＯＮとＯＦＦを確定する。

次ぎに、スイッチＳＷ８、ＳＷ９は、ＰＯＬ’とストローブ信号ＳＴＢとの論理和の反転（ＮＯＲ）をとることでＯＮとＯＦＦを確定する。

この結果、増幅回路５は、階調電圧ＶＰｘ、ＶＮｘをＳ１とＳ２とで極性が互い違いとなるようにして１水平期間ごとに交互に出力することが出来る。

同様に、特許文献３には、本発明とは課題も構成も全く異なるが特許文献２の極性切替スイッチ兼出力スイッチ部と同等のスイッチ手段（特許文献３、図６の４７と４８）が開示されている。

更に、本発明とは方式が全く異なるセグメント型ディスプレイ方式で、基準電源から選択された電圧を２つの増幅部に入力し、増幅部の出力を切り替える技術が特許文献４に開示されている。

以上、特許文献２から特許文献４は、ＤＡコンバータ３からの階調電圧ＶＰｘと階調電圧ＶＮｘとを第１の増幅部８１と第２の増幅部８２でそのままインピーダンス変換する。 そして、第１の増幅部８１および第２の増幅部８２の出力ＯＵＴと増幅回路５の出力端子Ｓ１、Ｓ２との間の極性切替スイッチ兼出力スイッチ部１１を外部信号で制御することでＳ１とＳ２とで極性が互い違いになるよう駆動する構成であるといえる。
特開２０００−２２１９２７号公報（図２） 特開平１１−２４９６２３号公報（図７） 特開２００２−１７５０５２号公報（図６） 特開２０００−９８３３１号公報

特許文献１では、ボルテージフォロワ８の前段に極性切替スイッチ回路部１０があるために、第１の増幅部８１と第２の増幅部８２の入力は、階調電圧ＶＰｘから階調電圧ＶＮｘまでの広範囲となる。この為、広範囲の動作電源電圧で精度良く増幅しなければならず、Ｒａｉｌ−ｔｏ−Ｒａｉｌ特性を得る構成をしなければならない。例えば、増幅回路５の入力段としてＰｃｈトランジスタとＮｃｈトランジスタの２つの差動対を抱き合わせ構造とする必要がある。結果として、回路構成が複雑で面積縮小化が図れないばかりか、低消費電力化が図れない不具合がある。

特許文献２では、階調電圧ＶＰｘを増幅するＮチャンネルＭＯＳトランジスタの差動対を備える第１の増幅部８１、ＶＮｘを増幅するＰチャンネルＭＯＳトランジスタの差動対を備える第２の増幅部８２であれば良く、Ｒａｉｌ−ｔｏ−Ｒａｉｌ特性を得るための構成である必要はない。従って、特許文献１よりは小さな面積で構成でき、低消費電力化が計れる。

しかしながら、近年の液晶パネルの大型化に伴い画素数が大幅に増加し、増幅回路５側から見て液晶パネル側の負荷が増加する傾向にある。加えて、高画質化に伴い高速駆動の必要性が出てきた。このために、出力スイッチの電圧低下を極力おさえる、つまり、動作時の抵抗値を下げる必然性が出てきた。ところが、増幅部からの出力を極性切替スイッチ兼出力スイッチ部１１で切替えて液晶パネル側に印加する構成の特許文献２では、増幅回路５側から見てＳＷ７、ＳＷ８、ＳＷ９、ＳＷ１０の計４つのスイッチのうちの１つが増幅回路５と出力端子Ｓとの間に直列に接続されるため、抵抗値を下げるためにはそれぞれ大きなトランジスタサイズで配設しなければならず、面積的に特許文献２のメリットはなくなった。（特許文献３と特許文献４も同様）

また、特許文献２では、図１２で示したとおり、外部から入力される極性反転信号ＰＯＬとストローブ信号ＳＴＢとから論理を組まなければならず制御が複雑である。

以上のとおり、特許文献１や特許文献２では、面積縮小化や低消費電力化が計れない。さらに、特許文献２では、スイッチ切り換えに論理を組まなければならず制御が複雑である。

第1の入力信号を第１導電型のトランジスタ差動対のみで受ける第１の入力段増幅部と、
第1の入力信号とは異なる第２の入力信号を第２導電型のトランジスタ差動対のみで受ける第２の入力段増幅部と、第１および第２の出力段増幅部と、第１の入力段増幅部および第２の入力段増幅部と、第１および第２の出力段増幅部との接続を外部制御信号に基づいて切り換える切替え回路と、を具備することを特徴とする増幅回路である。

また、第１の電源電圧と該第１の電源電圧より高い第２の電源電圧間の電圧を印加する増幅回路において、第１導電型のトランジスタ差動対で構成された第１の入力段増幅部と、
第２導電型のトランジスタ差動対で構成された第２の入力段増幅部と、第１および第２の出力段増幅部と、第１の入力段増幅部および第２の入力段増幅部と、第１および第２の出力段増幅部との接続を外部制御信号に基づいて切り換える切替え回路を具備し、第１の入力段増幅部は、第２の電源電圧から、概略第１の電源電圧より第１導電型のトランジスタ差動対を構成するトランジスタの閾値電圧よりも高い電圧の範囲で増幅動作を実施し、それ以外の範囲では増幅動作を実施せず、第２の入力段増幅部は、第１の電源電圧から、概略第２の電源電圧より第２導電型のトランジスタ差動対を構成するトランジスタの閾値電圧よりも低い電圧の範囲で増幅動作を実施し、それ以外の範囲では増幅動作を実施しないことを特徴とする増幅回路である。

第1の入力信号を第１導電型のトランジスタ差動対のみで受ける複数の第１の入力段増幅部と、第1の入力信号とは異なる第２の入力信号を第２導電型のトランジスタ差動対のみで受ける複数の第２の入力段増幅部と、複数の第１および複数の第２の出力段増幅部と、複数の第１の入力段増幅部および複数の第２の入力段増幅部と、複数の第１および複数の第２の出力段増幅部との接続を外部制御信号に基づいて切り換える切替え回路と、を具備することを特徴とする増幅回路である。

第１の電源電圧と該第１の電源電圧より高い第２の電源電圧間の電圧を印加する増幅回路において、第１導電型のトランジスタ差動対で構成された複数の第１の入力段増幅部と、
第２導電型のトランジスタ差動対で構成された複数の第２の入力段増幅部と、複数の第１および複数の第２の出力段増幅部と、複数の第１の入力段増幅部および複数の第２の入力段増幅部と、複数の第１および複数の第２の出力段増幅部との接続を外部制御信号に基づいて切り換える切替え回路を具備し、複数の第１の入力段増幅部は、第２の電源電圧から、概略第１の電源電圧より複数の第１導電型のトランジスタ差動対を構成するトランジスタの閾値電圧よりも高い電圧の範囲で増幅動作を実施し、それ以外の範囲では増幅動作を実施せず、複数の第２の入力段増幅部は、第１の電源電圧から、概略第２の電源電圧より複数の第２導電型のトランジスタ差動対を構成するトランジスタの閾値電圧よりも低い電圧の範囲で増幅動作を実施し、それ以外の範囲では増幅動作を実施しないことを特徴とする増幅回路である。

第1の入力信号を第１導電型のトランジスタ差動対のみで受ける第１の入力段増幅部と、
第1の入力信号とは異なる第２の入力信号を第２導電型のトランジスタ差動対のみで受ける第２の入力段増幅部と、第１および第２の出力段増幅部と、第１の入力段増幅部および第２の入力段増幅部と、第１および第２の出力段増幅部との接続を外部制御信号に基づいて切り換える切替え回路と、を具備することを特徴とする増幅回路を搭載した表示装置である。

第１の電源電圧と該第１の電源電圧より高い第２の電源電圧間の電圧を印加する増幅回路において、第１導電型のトランジスタ差動対で構成された第１の入力段増幅部と、第２導電型のトランジスタ差動対で構成された第２の入力段増幅部と、第１および第２の出力段増幅部と、第１の入力段増幅部および第２の入力段増幅部と、第１および第２の出力段増幅部との接続を外部制御信号に基づいて切り換える切替え回路を具備し、第１の入力段増幅部は、第２の電源電圧から、概略第１の電源電圧より第１導電型のトランジスタ差動対を構成するトランジスタの閾値電圧よりも高い電圧の範囲で増幅動作を実施し、それ以外の範囲では増幅動作を実施せず、第２の入力段増幅部は、第１の電源電圧から、概略第２の電源電圧より第２導電型のトランジスタ差動対を構成するトランジスタの閾値電圧よりも低い電圧の範囲で増幅動作を実施し、それ以外の範囲では増幅動作を実施しないことを特徴とする増幅回路を搭載した表示装置である。

本発明に係る増幅回路５および表示装置（例えば、液晶表示装置）は、従来の増幅回路５および表示装置に比べて、特性を維持しつつ、面積縮小と消費電力の低減が複雑な論理を組まず実現できる。

図１は、本発明のブロック図である。本発明の増幅回路５は、第１の入力段増幅部８３、第２の入力段増幅部８４、ボルテージフォロワ接続兼極性切替えスイッチ部１２、第１の出力段増幅部８５、第２の出力段増幅部８６で構成されたボルテージフォロワ８と出力スイッチ部９から構成されている。ただし、出力スイッチ部９は、電荷回収をしない場合等、液晶表示駆動回路の出力、つまり増幅回路５の出力をハイインピーダンスにする必要がない装置では、出力スイッチ部９は不要となり、削除することが可能となる。この場合、ボルテージフォロワ８が増幅回路５と同等となる。

ボルテージフォロワ８の第１の入力段増幅部８３は、入力端子Ｉ１から入力される階調
電圧ＶＰｘが、最高電源電圧（正電圧の上限、また第２の電源電圧とも呼ぶ）ＶＤＤから最低電源電圧（負電圧の下限、また第１の電源電圧とも呼ぶ）ＶＳＳのほぼ上半分の電圧に限定されるため、最低電源電圧ＶＳＳに近い電圧の入出力をする必要がない。Ｎチャンネル差動対を構成するＮチャンネルＭＯＳトランジスタの閾値電圧をＶＴＮとする時、Ｎチャンネル差動対は、ほぼ最高電源電圧ＶＤＤから（ＶＳＳ＋ＶＴＮ）の範囲の電圧を入出力するため、第１の入力段増幅部８３はＮチャンネルＭＯＳ差動対のみで構成できる。

同様に、ボルテージフォロワ８の第２の入力段増幅部８４は、入力端子Ｉ２から入力さ
れる階調電圧ＶＮｘが、最高電源電圧（正電圧の上限）ＶＤＤから最低電源電圧（負電圧の下限）ＶＳＳのほぼ下半分の電圧に限定されるため、最高電源電圧ＶＤＤに近い電圧の入力をする必要がない。Ｐチャンネル差動対を構成するＰチャンネルＭＯＳトランジスタの閾値電圧をＶＴＰとする時、Ｐチャンネル差動対は、ほぼ（ＶＤＤ−ＶＴＰ）から最低電源電圧ＶＳＳの範囲の電圧を入出力するため、第２の入力段増幅部８４はＰチャンネルＭＯＳ差動対のみで構成できる。

ボルテージフォロワ８のボルテージフォロワ接続兼極性切替えスイッチ部１２は、第１の入力段増幅部８３、第２の入力段増幅部８４と第１の出力段増幅部８５、第２の出力段増幅部８６との入出力の接続を切り換える回路であり、複数のスイッチＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４、ＳＷ１５，ＳＷ１６，ＳＷ１７，ＳＷ１８から構成されている。また、外部からの信号である極性反転信号ＰＯＬとストローブ信号ＳＴＢとによりＯＮとＯＦＦが制御される。そして、スイッチＳＷ１１，ＳＷ１４，ＳＷ１５，ＳＷ１８と、スイッチＳＷ１２，ＳＷ１３，ＳＷ１６，ＳＷ１７とは相補的にＯＮとＯＦＦを切り替える構成となっている。

ボルテージフォロワ８の第１の出力段増幅部８５は、ボルテージフォロワ接続兼極性切替えスイッチ部１２のスイッチＳＷ１１もしくはＳＷ１２を介して第１の入力段増幅部８３もしくは第２の入力段増幅部８４の出力を入力し、出力スイッチ部９のスイッチＳＷ１９がＯＮのときに出力端子Ｓ１から液晶表示パネルのＴＦＴ６へ映像信号に応じた電圧を出力する。同様に、ボルテージフォロワ８の第２の出力段増幅部８６は、ボルテージフォロワ接続兼極性切替えスイッチ部１２のスイッチＳＷ１３もしくはＳＷ１４を介して第１の入力段増幅部８３もしくは第２の入力段増幅部８４の出力を入力し、出力スイッチ部９のスイッチＳＷ２０がＯＮのときに出力端子Ｓ２から液晶表示パネルのＴＦＴ６へ映像信号に応じた電圧を出力する。

出力スイッチ部９は、外部からの信号であるストローブ信号ＳＴＢによりＯＮ、ＯＦＦが制御される。液晶パネルを駆動するときにはＯＮ状態とし、電荷回収期間にはＯＦＦ状態となる様に構成されている。

次に、本発明の動作を図１の増幅回路５のブロック図と、図２のタイムチャートとを用いて説明する。

ある１水平期間において、ＤＡコンバータ３からの階調電圧ＶＰｘは増幅部の入力端子Ｉ１を介して第１の入力段増幅部８３の非反転入力端子に入力され、階調電圧ＶＮｘは入力端子Ｉ２を介して第２の入力段増幅部８４の非反転入力端子にそれぞれ入力される。
第１の入力段増幅部８３の出力端子はボルテージフォロワ接続兼極性切替えスイッチ部１２のスイッチＳＷ１１，ＳＷ１３に接続され、第１の入力段増幅部８３の反転入力端子はスイッチＳＷ１５，ＳＷ１６に接続されている。また、第２の入力段増幅部８４の出力端子はボルテージフォロワ接続兼極性切替えスイッチ部１２のスイッチＳＷ１２，ＳＷ１４に接続され、第２の入力段増幅部８４の反転入力端子はスイッチＳＷ１７，ＳＷ１８に接続される。

このとき、図２のタイミングチャートで示すとおり、ボルテージフォロワ接続兼極性切替えスイッチ部１２は極性反転信号ＰＯＬとストローブ信号ＳＴＢとにより制御される。例えば、極性反転信号ＰＯＬ＝"Ｈ"とストローブ信号ＳＴＢ＝"Ｈ"により、スイッチＳＷ１１，ＳＷ１４，ＳＷ１５，ＳＷ１８がＯＦＦからＯＮに、スイッチＳＷ１２，ＳＷ１３，ＳＷ１６，ＳＷ１７がＯＮからＯＦＦに切り替わるとする。この結果、第１の入力段増幅部８３の出力が第１の出力段増幅部８５に入力され、第１の出力段増幅部８５の出力は第１の入力段増幅部８３の非反転入力端子に入力される。つまり、第１の入力段増幅部８３と第１の出力段増幅部８５とでボルテージフォロワ構成の１つの増幅を構成することになる。同様に、第２の入力段増幅部８４と第２の出力段増幅部８６とでボルテージフォロワ構成の１つの増幅部を構成することになる。

第１の出力段増幅部８５と第２の出力段増幅部８６の出力はスイッチＳＷ１９，ＳＷ２０がストローブ信号ＳＴＢ＝"Ｌ"によりＯＮし、出力端子Ｓ１およびＳ２から液晶パネルのＴＦＴ６へ映像信号に応じた電圧を出力する。

次の１水平期間において、ＤＡコンバータ３からの階調電圧ＶＰｘは増幅部の入力端子Ｉ１を介して第１の入力段増幅部８３の非反転入力端子に入力され、階調電圧ＶＮｘは増幅部の入力端子Ｉ２を介して第２の入力段増幅部８４の非反転入力端子にそれぞれ入力される。

極性反転信号ＰＯＬ＝"Ｌ"とストローブ信号ＳＴＢ＝"Ｈ"により、スイッチＳＷ１２，ＳＷ１３，ＳＷ１６，ＳＷ１７がＯＦＦからＯＮに、スイッチＳＷ１１，ＳＷ１４，ＳＷ１５，ＳＷ１８がＯＮからＯＦＦに切り替わる。この結果、第１の入力段増幅部８３の出力が第２の出力段増幅部８６に入力され、第２の出力段増幅部８６の出力ＯＵＴ２は第１の入力段増幅部８３の非反転入力端子に接続される。つまり、第１の入力段増幅部８３と第２の出力段増幅部８６とでボルテージフォロワ構成の１つの増幅部を構成することになる。また、第２の入力段増幅部８４と第１の出力段増幅部８５とでボルテージフォロワ構成の１つの増幅部を構成することになる。第１の出力段増幅部８５と第２の出力段増幅部８６の出力は、スイッチＳＷ１９，ＳＷ２０がストローブ信号ＳＴＢ＝"Ｌ"によりＯＮし、出力端子Ｓ１およびＳ２から液晶パネルのＴＦＴ６へ映像信号に応じた電圧を出力する。

以下同様にして、増幅回路５は、映像信号の論理に対応した階調電圧ＶＰｘ、ＶＮｘをＳ１とＳ２とで極性が互い違いとなるようにして１水平期間ごとに交互に出力される。

次に、図３に示す具体的な増幅回路５の回路図を用いて更に詳しく構成と動作について説明する。

まず、ある水平期間において、ボルテージフォロワ接続兼極性切替えスイッチ部１２において、極性反転信号ＰＯＬ＝"Ｈ"とストローブ信号ＳＴＢ＝"Ｈ"により、スイッチＳＷ１１，ＳＷ１４，ＳＷ１５，ＳＷ１８がＯＦＦからＯＮに、スイッチＳＷ１２，ＳＷ１３，ＳＷ１６，ＳＷ１７がＯＮからＯＦＦに切り替わり、ストローブ信号ＳＴＢ＝"Ｌ"期間でＳＷ１９，ＳＷ２０がＯＮとする。

第１の入力段増幅部８３は、ＮチャンネルＭＯＳトランジスタＭＮ１、ＭＮ２のソースが共通接続され、差動対を構成する。差動対と最低電源電圧ＶＳＳとの間に、ＮチャンネルＭＯＳトランジスタＭＮ１０が接続されている。ＮチャンネルＭＯＳトランジスタＭＮ１０は、ソースが最低電源電圧ＶＳＳに接続され、ドレインがＮチャンネルＭＯＳトランジスタＭＮ１、ＭＮ２の共通接続されたソースに接続され、ゲートが定電圧源端子ＢＮ１に接続され、定電流源の働きをする。ＰチャンネルＭＯＳトランジスタＭＰ３、ＭＰ４は、ソースとゲートがそれぞれ共通接続され、ソースは最高電源電圧ＶＤＤに接続され、ゲートはＰチャンネルＭＯＳトランジスタＭＰ３のドレインおよびＮチャンネルＭＯＳトランジスタＭＮ１のドレインに接続されている。ＰチャンネルＭＯＳトランジスタＭＰ４のドレインはＮチャンネルＭＯＳトランジスタＭＮ２のドレインに接続されている。

第１の入力段増幅部８３のＮチャンネルＭＯＳトランジスタＭＮ２のドレインは、ＳＷ１１がＯＮ、ＳＷ１３がＯＦＦしているので、第１の出力段増幅部８５のＰチャンネルＭＯＳトランジスタＭＰ７のドレインとＰチャンネルＭＯＳトランジスタＭＰ８のソースとの接続ノードＡ点に接続される。

ＰチャンネルＭＯＳトランジスタＭＰ７は、ソースが最高電源電圧ＶＤＤに接続され、ドレインがＡ点に接続され、ゲートが定電圧源端子ＢＰ２に接続されて定電流源の働きをする。ＮチャンネルＭＯＳトランジスタＭＮ７は、ソースが最低電源電圧ＶＳＳに接続され、ドレインがＢ点に接続され、ゲートは定電圧源端子ＢＮ２に接続されて定電流源の働きをする。ＰチャンネルＭＯＳトランジスタＭＰ８は、ゲートが定電圧源端子ＢＰ３に接続され、ソースがＰチャンネルＭＯＳトランジスタＭＰ７のドレインに接続され、ドレインがＮチャンネルＭＯＳトランジスタＭＮ７のドレインに接続されている。ＮチャンネルＭＯＳトランジスタＭＮ８は、ゲートが定電圧源端子ＢＮ３に接続され、ソースがＮチャンネルＭＯＳトランジスタＭＮ７のドレインに接続され、ドレインがＰチャンネルＭＯＳトランジスタＭＰ７のドレインに接続されている。ＰチャンネルＭＯＳトランジスタＭＰ８とＮチャンネルＭＯＳトランジスタＭＮ８は、浮遊電流源（Ｆｌｏａｔｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ）の働きをする。バイアス電圧ＢＰ３、ＢＮ３と、ＮチャンネルＭＯＳトランジスタＭＮ８／ＰチャンネルＭＯＳトランジスタＭＰ８で制御されたＡＢ級出力段である。ＰチャンネルＭＯＳトランジスタＭＰ９は、ソースが最高電源電圧ＶＤＤに接続され、ゲートがＰチャンネルＭＯＳトランジスタＭＰ８のソースに接続され、ドレインが出力端子ＯＵＴ１に接続されている出力トランジスタである。ＮチャンネルＭＯＳトランジスタＭＮ９は、ソースが最低電源電圧ＶＳＳに接続され、ゲートがＮチャンネルＭＯＳトランジスタＭＮ８のソースに接続され、ドレインがＯＵＴ１に接続されている出力トランジスタである。

位相補償容量Ｃ１は、一端がＡ点に接続され、他端が出力端子ＯＵＴ１に接続されている。位相補償容量Ｃ２は、一端がＢ点に接続され、他端が出力端子ＯＵＴ１に接続されている。

出力Ｒａｉｌ−ｔｏ−Ｒａｉｌを実現するためにドレイン出力のＡＢ級を構成している。このＡＢ級のアイドリング電流は、浮遊電流源（ＭＰ８、ＭＮ８）とバイアス端子ＢＮ３、ＢＰ３、ＰチャンネルＭＯＳトランジスタＭＰ９とＮチャンネルＭＯＳトランジスタＭＮ９で決定される。

ＳＷ１５がＯＮ、ＳＷ１７がＯＦＦであるから、出力端子ＯＵＴ１が第１の入力段増幅部８３の反転入力であるＮチャンネルＭＯＳトランジスタＭＮ１のゲートに接続して帰還回路を構成し、ボルテージフォロワ構成となる。ボルテージフォロワ構成となったＡＢ級増幅回路は高入力インピーダンス、低出力インピーダンスの増幅回路となり、ＮチャンネルＭＯＳトランジスタＭＮ２のゲートに接続される入力端子Ｉ１から入力される階調電圧ＶＰｘがインピーダンス変換されてＳＷ１９（ＳＴＢ＝"Ｌ"でＯＮ）を介して出力端子Ｓ１から出力される。

第２の入力段増幅部８４は、ＰチャンネルＭＯＳトランジスタＭＰ１、ＭＰ２のソースが共通接続され、差動対を構成する。差動対は、最高電源電圧ＶＤＤとの間に、ＰチャンネルＭＯＳトランジスタＭＰ１０が接続されている。ＰチャンネルＭＯＳトランジスタＭＰ１０は、ソースが最高電源電圧ＶＤＤに接続され、そのドレインは、ＰチャンネルＭＯＳトランジスタＭＰ１、ＭＰ２の共通接続されたソースに接続され、ゲートが定電圧源端子ＢＰ１に接続され、定電流源の働きをする。ＮチャンネルＭＯＳトランジスタＭＮ３、ＭＮ４は、ソースとゲートがそれぞれ共通接続され、ソースは最低電源電圧ＶＳＳに接続され、ゲートはＮチャンネルＭＯＳトランジスタＭＮ３のドレインおよびＰチャンネルＭＯＳトランジスタＭＰ１のドレインに接続されている。ＮチャンネルＭＯＳトランジスタＭＮ４のドレインはＰチャンネルＭＯＳトランジスタＭＰ２のドレインに接続されている。ＰチャンネルＭＯＳトランジスタＭＰ２のドレインは、ボルテージフォロワ接続兼極性切替えスイッチ部１２のＳＷ１４がＯＮ、ＳＷ１２がＯＦＦであるので、第２の出力段増幅部８６のＮチャンネルＭＯＳトランジスタＭＮ７のドレインとＮチャンネルＭＯＳトランジスタＭＮ８のソースとの接続ノードＢ点に接続される。

ＰチャンネルＭＯＳトランジスタＭＰ７は、ソースが最高電源電圧ＶＤＤに接続され、ドレインがＡ点に接続され、ゲートが定電圧源端子ＢＰ２に接続されて定電流源の働きをする。ＮチャンネルＭＯＳトランジスタＭＮ７は、ソースが最低電源電圧ＶＳＳに接続され、ドレインがＢ点に接続され、ゲートは定電圧源端子ＢＮ２に接続されて定電流源の働きをする。
ＰチャンネルＭＯＳトランジスタＭＰ８は、ゲートが定電圧源端子ＢＰ３に接続され、ソースがＰチャンネルＭＯＳトランジスタＭＰ７のドレインに接続され、ドレインがＮチャンネルＭＯＳトランジスタＭＮ７のドレインに接続されている。ＮチャンネルＭＯＳトランジスタＭＮ８は、ゲートが定電圧源端子ＢＮ３に接続され、ソースがＮチャンネルＭＯＳトランジスタＭＮ７のドレインに接続され、ドレインがＰチャンネルＭＯＳトランジスタＭＰ７のドレインに接続されている。ＰチャンネルＭＯＳトランジスタＭＰ８とＮチャンネルＭＯＳトランジスタＭＮ８は、浮遊電流源（Ｆｌｏａｔｉｎｇ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ）の働きをする。バイアス電圧ＢＰ３、ＢＮ３と、ＮチャンネルＭＯＳトランジスタＭＮ８／ＰチャンネルＭＯＳトランジスタＭＰ８で制御されたＡＢ級出力段である。

ＰチャンネルＭＯＳトランジスタＭＰ９は、ソースが最高電源電圧ＶＤＤに接続され、ゲートがＰチャンネルＭＯＳトランジスタＭＰ８のソースに接続され、ドレインが出力端子ＯＵＴ２に接続されている出力トランジスタである。ＮチャンネルＭＯＳトランジスタＭＮ９は、ソースが最低電源電圧ＶＳＳに接続され、ゲートがＮチャンネルＭＯＳトランジスタＭＮ８のソースに接続され、ドレインが出力端子ＯＵＴ２に接続されている出力トランジスタである。

位相補償容量Ｃ１は、一端がＡ点に接続され、他端が出力端子ＯＵＴ２に接続されている。位相補償容量Ｃ２は、一端がＢ点に接続され、他端が出力端子ＯＵＴ２に接続されている。

出力Ｒａｉｌ−ｔｏ−Ｒａｉｌを実現するためにドレイン出力のＡＢ級を構成している。このＡＢ級のアイドリング電流は、浮遊電流源（ＭＰ８、ＭＮ８）とバイアス端子ＢＮ３、ＢＰ３、ＰチャンネルＭＯＳトランジスタＭＰ９とＮチャンネルＭＯＳトランジスタＭＮ９で決定される。

ＳＷ１８がＯＮ、ＳＷ１６がＯＦＦであるので、出力端子ＯＵＴ２が第２の入力段増幅部８４の反転入力であるＰチャンネルＭＯＳトランジスタＭＰ１のゲートに接続して帰還回路を構成しボルテージフォロワ構成となる。ボルテージフォロワ構成となったＡＢ級増幅回路は高入力インピーダンス、低出力インピーダンスの増幅回路となり、ＰチャンネルＭＯＳトランジスタＭＰ２のゲートに接続され、入力端子Ｉ２から入力される階調電圧ＶＮｘがインピーダンス変換されてＳＷ２０（ＳＴＢ＝"Ｌ"でＯＮ）を介して出力端子Ｓ２から出力される。

次の１水平期間において、極性反転信号ＰＯＬ＝"Ｌ"とストローブ信号ＳＴＢ＝"Ｈ"により、スイッチＳＷ１２，ＳＷ１３，ＳＷ１６，ＳＷ１７がＯＦＦからＯＮに、スイッチＳＷ１１，ＳＷ１４，ＳＷ１５，ＳＷ１８がＯＮからＯＦＦに切り替わり、ストローブ信号ＳＴＢ＝"Ｌ"期間でＳＷ１９，ＳＷ２０がＯＮとする。

ここで、第１の入力段増幅部８３や第２の入力段増幅部８４、第１の出力段増幅部８５や第２の出力段増幅部８６の構成は変わらないので接続関係の詳細な説明は省略する。

第１の入力段増幅部８３のＮチャンネルＭＯＳトランジスタＭＮ２のドレインは、ＳＷ１３がＯＮ、ＳＷ１１がＯＦＦとなることで、第２の出力段増幅部８６のＰチャンネルＭＯＳトランジスタＭＰ７のドレインとＰチャンネルＭＯＳトランジスタＭＰ８のソースとＡ点に接続される。

また、ＳＷ１６がＯＮ、ＳＷ１８がＯＦＦであるため、出力端子ＯＵＴ２が第１の入力段増幅部８３の反転入力であるＮチャンネルＭＯＳトランジスタＭＮ１のゲートに接続されて帰還回路を構成しボルテージフォロワ構成となる。ボルテージフォロワ構成となったＡＢ級増幅回路は高入力インピーダンス、低出力インピーダンスの増幅回路となり、入力端子Ｉ１に入力された階調電圧ＶＰｘ電圧がＳＷ２０（ＳＴＢ＝"Ｌ"でＯＮ）を介して出力端子Ｓ２から出力される。

第２の入力段増幅部８４のＰチャンネルＭＯＳトランジスタＭＰ２のドレインは、ＳＷ１２がＯＮ、ＳＷ１４がＯＦＦであるため、第１の出力段増幅部８３のＮチャンネルＭＯＳトランジスタＭＮ７のドレインとＮチャンネルＭＯＳトランジスタＭＮ８のソースとＢ点に接続される。

また、ＳＷ１７がＯＮ、ＳＷ１５がＯＦＦのため、出力端子ＯＵＴ１が第２の入力段増幅部８４の反転入力であるＰチャンネルＭＯＳトランジスタＭＰ１のゲートに接続して帰還回路を構成しボルテージフォロワとなる。ボルテージフォロワ構成となったＡＢ級増幅回路は高入力インピーダンス、低出力インピーダンスの増幅回路となり、入力端子Ｉ２に入力された階調電圧ＶＮｘがＳＷ１９（ＳＴＢ＝"Ｌ"でＯＮ）を介して出力端子Ｓ１から出力される。

図４に本発明の第１の実施形態に係る出力段増幅部の第１の他の回路図を示す。図３の本発明の第１の実施形態とは、出力段増幅部が異なるのみで、第１の入力段増幅部８３、第２の入力段増幅部８４、ボルテージフォロワ接続兼極性切替えスイッチ部１２、出力スイッチ部９の構成は基本的に変わりがない。つまり、図３の第１の出力段増幅部８５および第２の出力段増幅部８６と図４の第１の出力段増幅部８５および第２の出力段増幅部８６とを入れ替えた構成である。図４では、出力段増幅部は第１の出力段増幅部８５と第２の出力段増幅部８６とが機能的に同一構成であるので１つのみを示している。

外部から入力される極性反転信号ＰＯＬとストローブ信号ＳＴＢによるボルテージフォロワ接続兼極性切替えスイッチ部１２のスイッチの切り換えも図３に示す第１の実施形態と変わりがないので説明を省略する。

出力段増幅部は、ソースフォロワ構成のＮチャンネルＭＯＳトランジスタＭＮ９と、ソースフォロワ構成のＰチャンネルＭＯＳトランジスタＭＰ９とを備えている。両トランジスタＭＮ９とＭＰ９のゲートは、入力段増幅部（第１の入力段増幅部８３もしくは第２の入力段増幅部８４）の入力端子であるＡ点とＢ点とに共通接続される。両トランジスタＭＮ９とＭＰ９のソースは、出力端子ＯＵＴ（ＯＵＴ１もしくはＯＵＴ２）に共通接続される。ＮチャンネルＭＯＳトランジスタＭＮ９のドレインは最高電源電圧ＶＤＤに接続され、ＰチャンネルＭＯＳトランジスタＭＰ９のドレインは最低電源電圧ＶＳＳに接続される。
出力端子ＯＵＴ（ＯＵＴ１もしくはＯＵＴ２）は、入力段増幅部の反転入力端子に接続されるから、出力端子ＯＵＴ（ＯＵＴ１もしくはＯＵＴ２）の信号は入力段増幅部（第１の入力段増幅部８３もしくは第２の入力段増幅部８４の反転入力端子に帰還される。これにより、増幅回路５はＢ級プッシュプル増幅を行うことが出来る。

発明の第１の実施形態に係る増幅部の出力段増幅部の第２の他の回路図を図５に示す。この増幅部の出力段増幅部もソースフォロワ構成のＮチャンネルＭＯＳトランジスタＭＮ９と、ソースフォロワ構成のＰチャンネルＭＯＳトランジスタＭＰ９とを備え、さらに第１の電流源Ｉｃ１と第２の電流源Ｉｃ２と電圧源Ｖｃを具備している。

この増幅部の出力段増幅部も、基本的に出力段増幅部は第1の出力段増幅部８５と第２の出力段増幅部８６とは同一構成であるので１つのみ示している。

また、外部から入力される極性反転信号ＰＯＬとストローブ信号ＳＴＢによるボルテージフォロワ接続兼極性切替えスイッチ部１２のスイッチの切り換えも図３に示す第１の実施形態と変わりがないので説明を省略する。

構成を説明する。ＮチャンネルＭＯＳトランジスタＭＮ９のゲートは第１の電流源Ｉｃ１の一端と入力端子Ａ点と電圧源Ｖｃの一端に接続され、第１の電流源Ｉｃ１の他端は最高電源電圧ＶＤＤと接続されている。ＰチャンネルＭＯＳトランジスタＭＰ９のゲートは第２の電流源Ｉｃ２の一端と入力端子Ｂ点と電圧源Ｖｃの他端に接続され、第２の電流源Ｉｃ２の他端は最低電源電圧ＶＳＳと接続されている。ＭＮ９とＭＰ９のソースは、出力端子ＯＵＴ（ＯＵＴ１もしくはＯＵＴ２）に共通接続される。また、第１の電流源Ｉｃ１、第２の電流源Ｉｃ２、電圧源Ｖｃは図３で説明した回路を用いることも可能である。

出力端子ＯＵＴ（ＯＵＴ１もしくはＯＵＴ２）は入力段増幅部（第１の入力段増幅部８３もしくは第２の入力段増幅部８４）の反転入力端子に接続されるから、出力端子ＯＵＴ（ＯＵＴ１もしくはＯＵＴ２）の信号は入力段増幅部（第１の入力段増幅部８３もしくは第２の入力段増幅部８４）の反転入力端子に帰還される。これにより、増幅回路５はＡ級もしくはＡＢ級プッシュプル増幅を行うことが出来る。

図４および図５の実施例の出力段増幅部は、ソースフォロワ構成のＮチャネルＭＯＳトランジスタＭＮ９と、ソースフォロワ構成のＰチャネルＭＯＳトランジスタＭＰ９とを備えているために、図３の増幅回路５で必要であった位相補償容量Ｃ１と位相補償容量Ｃ２とが不要となる。

図６に本発明の第２の実施形態に係る増幅回路５の具体的な回路図を示す。図３の本発明の第１の実施形態とは、第１の入力段増幅部８３、第２の入力段増幅部８４、ボルテージフォロワ接続兼極性切替えスイッチ部１２、出力スイッチ部９の構成は基本的に変わりがない。出力段増幅部は、図３の本発明の第１の実施形態に対して、ＳＷ２１、ＳＷ２２、ＳＷ２３、ＳＷ２４の位相補償容量切替スイッチ部１３が追加され、位相補償容量Ｃ２を削除した構成をとる。

次ぎに、第２の実施形態に係る増幅回路５の動作を説明する。ただし、図３の第１の実施形態に係る増幅回路５とは第１の入力段増幅部８３、第２の入力段増幅部８４、ボルテージフォロワ接続兼極性切替えスイッチ部１２、出力スイッチ部９の構成は変わりがないのでこの部分での動作は同様であるので詳細は省略し、位相補償容量切替スイッチ部１３と、位相補償容量Ｃ１についてのみ説明する。

極性反転信号ＰＯＬ＝"Ｈ"とストローブ信号ＳＴＢ＝"Ｈ"で第１の出力段増幅部８５の位相補償容量切替スイッチ部１３のＳＷ２１、ＳＷ２３をＯＦＦからＯＮ、ＳＷ２２、ＳＷ２４をＯＮからＯＦＦとし、第２の出力段増幅部８６の位相補償容量切替スイッチ部１３のＳＷ２１、ＳＷ２３をＯＮからＯＦＦ、ＳＷ２２、ＳＷ２４をＯＦＦからＯＮとなるように、第１の出力段増幅部８５と第２の出力段増幅部８６とでスイッチのＯＮ、ＯＦＦを相反するように動作させる。また、極性反転信号ＰＯＬ＝"Ｌ"とストローブ信号ＳＴＢ＝"Ｈ"で第１の出力段増幅部８５の位相補償容量切替スイッチ部１３のＳＷ２１、ＳＷ２３をＯＮからＯＦＦ、ＳＷ２２、ＳＷ２４をＯＦＦからＯＮとし、第２の出力段増幅部８６の位相補償容量切替スイッチ部１３のＳＷ２１、ＳＷ２３をＯＦＦからＯＮ、ＳＷ２２、ＳＷ２４をＯＮからＯＦＦとなるように、第１の出力段増幅部８５と第２の出力段増幅部８６とでスイッチのＯＮ、ＯＦＦを相反するように動作させる。

ある１水平期間において、極性反転信号ＰＯＬ＝"Ｈ"とストローブ信号ＳＴＢ＝"Ｈ"により、図３の第１の実施形態で説明したとおり、入力端子Ｉ１から入力される階調電圧ＶＰｘが第１の出力段増幅部８５でインピーダンス変換されてＳＷ１９を介して出力端子Ｓ１から出力される。このとき、位相補償容量切替スイッチ部１３のＳＷ２１、ＳＷ２３がＯＮとなるから位相補償容量Ｃ１は、ＯＵＴ１とＡ点間に接続される。 同様に、入力端子Ｉ２から入力される階調電圧ＶＮｘが第２の出力段増幅部８６でインピーダンス変換されてＳＷ２０を介して出力端子Ｓ２から出力される。このとき、位相補償容量切替スイッチ部１３のＳＷ２２、ＳＷ２４がＯＮとなるから位相補償容量Ｃ１は、ＯＵＴ２とＢ点間に接続され、それぞれが位相補償容量として機能する。

次ぎの１水平期間において、極性反転信号ＰＯＬ＝"Ｌ"とストローブ信号ＳＴＢ＝"Ｈ"により、図３の第１の実施形態で説明したとおり、入力端子Ｉ２から入力される階調電圧ＶＮｘが第１の出力段増幅部８５でインピーダンス変換されてＳＷ１９を介して出力端子Ｓ１から出力される。このとき、位相補償容量切替スイッチ部１３のＳＷ２２、ＳＷ２４がＯＮとなるから位相補償容量Ｃ１は、ＯＵＴ１とＢ点間に接続される。 同様に、入力端子Ｉ１から入力される階調電圧ＶＰｘが第２の出力段増幅部８６でインピーダンス変換されてＳＷ２０を介して出力端子Ｓ２から出力される。このとき、位相補償容量切替スイッチ部１３のＳＷ２１、ＳＷ２３がＯＮとなるから位相補償容量Ｃ１は、ＯＵＴ２とＡ点間に接続され、それぞれが位相補償容量として機能する。

以上、図６に示す本発明の第２の実施形態に係る増幅回路５は、図３の本発明の第１の実施形態に対して、外部信号（極性反転信号ＰＯＬ＝"Ｌ"とストローブ信号ＳＴＢ＝"Ｈ"）に応じて、Ｓ１、Ｓ２が階調電圧ＶＮｘ出力時とＶＰｘ出力時とでスイッチを切り替えて、１つの位相補償容量Ｃ１をつなぎ替えて兼用するものである。このため、図３の本発明の第１の実施形態よりも最小のトランジスタで構成した位相補償容量切替スイッチ部１３を追加しても２つの位相補償容量を用いた場合よりさらに面積縮小が期待できる。

なお、図３から図６では、第１の出力段増幅部８５や第２の出力段増幅部８６の出力トランジスタであるＰチャンネルＭＯＳトランジスタＭＰ９やＮチャンネルＭＯＳトランジスタＭＮ９は、それぞれ単一のトランジスタとして説明したが同一導電型のトランジスタの並列接続など同一機能のトランジスタとして動作すれば良く、特に限定されることはない。

図７は、本発明の第３の実施形態に係る増幅回路５のブロック図である。第３の実施形態に係る増幅回路５では、ＤＡコンバータ３からの複数の正極性階調電圧（ＶＰｘ、ＶＰｘ+１）、複数の負極性階調電圧（ＶＮｘ、ＶＮｘ+１）が、増幅回路５のそれぞれの端子Ｉ１、Ｉ３、Ｉ２、Ｉ４から入力される場合である。

４つの端子Ｉ１、Ｉ３、Ｉ２、Ｉ４から階調電圧を入力する図７の増幅回路５は、入力段増幅部８７（Ｎ１，Ｎ２，Ｎ３，Ｎ４の４つの入力段増幅部で構成）、ボルテージフォロワ接続兼極性切替えスイッチ部１２、出力段増幅部８８（Ｌ１，Ｌ２，Ｌ３，Ｌ４の４つの出力段増幅部で構成）で構成されたボルテージフォロワ８と出力スイッチ部９から構成されている。

図７の増幅回路５は、外部から入力される極性反転信号ＰＯＬとストローブ信号ＳＴＢにより、例えば１フレーム目は入力段増幅部Ｎ１と出力段増幅部Ｌ１、入力段増幅部Ｎ２と出力段増幅部Ｌ２、入力段増幅部Ｎ３と出力段増幅部Ｌ３、入力段増幅部Ｎ４と出力段増幅部Ｌ４、でボルテージフォロワを構成するようにボルテージフォロワ接続兼極性切替スイッチ部１２は制御されＤＡコンバータ３から増幅回路５に入力されるアナログ信号Ｉ１はＳ１、Ｉ２はＳ２、Ｉ３はＳ３、Ｉ４はＳ４に出力される。

２フレーム目は入力段増幅部Ｎ１と出力段増幅部Ｌ２、入力段増幅部Ｎ２と出力段増幅部Ｌ３、入力段増幅部Ｎ３と出力段増幅部Ｌ４、入力段増幅部Ｎ４と出力段増幅部Ｌ１、でボルテージフォロワを構成するようにボルテージフォロワ接続兼極性切替スイッチ部１２は制御されＤＡコンバータ３から増幅回路５に入力されるアナログ信号Ｉ１はＳ２、Ｉ２はＳ３、Ｉ３はＳ４、Ｉ４はＳ１に出力される。

３フレーム目は入力段増幅部Ｎ１と出力段増幅部Ｌ３、入力段増幅部Ｎ２と出力段増幅部Ｌ４、入力段増幅部Ｎ３と出力段増幅部Ｌ１、入力段増幅部Ｎ４と出力段増幅部Ｌ２、でボルテージフォロワを構成するようにボルテージフォロワ接続兼極性切替スイッチ部１２は制御されＤＡコンバータ３から増幅回路５に入力されるアナログ信号Ｉ１はＳ３、Ｉ２はＳ４、Ｉ３はＳ１、Ｉ４はＳ２に出力される。

４フレーム目は入力段増幅部Ｎ１と出力段増幅部Ｌ４、入力段増幅部Ｎ２と出力段増幅部Ｌ１、入力段増幅部Ｎ３と出力段増幅部Ｌ２、入力段増幅部Ｎ４と出力段増幅部Ｌ３、でボルテージフォロワを構成するようにボルテージフォロワ接続兼極性切替スイッチ部１２は制御されＤＡコンバータ３から増幅回路５に入力されるアナログ信号Ｉ１はＳ４、Ｉ２はＳ１、Ｉ３はＳ２、Ｉ４はＳ３に出力される。

４つの入力段増幅部Ｎ１〜Ｎ４で構成された入力段増幅部８７と４つの出力段増幅部Ｌ１〜Ｌ４で構成された出力段増幅部８８で説明したが、フレーム切替時の入力段増幅部８７と出力段増幅部８８の個数や組み合わせのシーケンスは自由であり限定されるものではない。

以上のように、従来の増幅回路５および表示装置では、ボルテージフォロワの前段に極性切替えスイッチを設けた技術では、増幅回路５の入力段にＲａｉｌ−ｔｏ−Ｒａｉｌ特性を持たせる必要があり、面積縮小と消費電力の低減が図れない。また、ボルテージフォロワの後段に、極性切替えスイッチを設けた技術においては、近年の液晶パネルの大型化や高速化に伴い面積増大の傾向にある。しかも、極性切替えスイッチを切り替えるために複雑な論理を組んで制御する必要がある。

本発明に係る増幅回路５および表示装置（例えば、液晶表示装置）は、ボルテージフォロワを高電圧用の入力段増幅部、低電圧用の入力段増幅部と複数の出力段増幅部に要素分解し、高電圧用の入力段増幅部、低電圧用の入力段増幅部の入力関係は変えずに、複数の出力段増幅部の出力関係を制御信号に応じて変えるものである。加えて、入力段増幅部と出力段増幅部とで１つの増幅回路とするときに、増幅回路がボルテージフォロワ構成する様にスイッチで切り替えることを特徴とするものである。従って、入力段増幅部ではＲａｉｌ−ｔｏ−Ｒａｉｌ特性を持つ必要はない。このため、ボルテージフォロワ８の前段に極性切替えスイッチ部１０を設けた技術に対し、面積縮小と消費電力の低減が図れる。また、ボルテージフォロワ８の後段に、極性切替えスイッチ兼出力スイッチ部１１を設けた技術に対し、面積縮小が図れ、極性切替えスイッチを切り替えるために複雑な論理を組んで制御する必要がない。

本発明の増幅回路５に関わるボルテージフォロワ接続兼極性切替スイッチ部１２のスイッチサイズは、最小サイズのＭＯＳトランジスタを用いることが出来、ボルテージフォロワの後段に設けた極性切替スイッチ兼出力スイッチ１１のサイズと比べ、１/３０程度でありスイッチ数が増えたところで従来技術に対して面積増大の要素には成り得ない。

また、本発明のボルテージフォロワ接続兼極性切替スイッチ部１２に増幅回路５を構成するトランジスタのバラツキをキャンセルする空間オフセットキャンセル用のスイッチを兼用されることも考えられる。

第１の出力段増幅部８５と第２の出力段増幅部８６とは同一の回路構成で説明したが当然、異なる回路構成であっても良い。

また、ドレイン出力のＡＢ級の増幅回路５において、位相補償容量切替スイッチ部１３を外部信号で制御すれば１つの位相補償容量を用いて位相補償が可能となり、さらに面積縮小ができる。

以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。本実施の形態において増幅回路５は、液晶表示装置におけるデータ線を駆動するボルテージフォロワを構成する形態で説明したが、これに限らず他の装置に用いられても、ボルテージフォロワ以外の態様で用いられても構わないことは当然である。

本発明の第１の実施形態に係る増幅回路のブロック図。 本発明の第１の実施形態に係る増幅回路のタイムチャート。 本発明の第１の実施形態に係る増幅回路の具体的な回路図。 本発明の実施形態に係る増幅部の出力段増幅部の第１の他の回路図。 本発明の実施形態に係る増幅部の出力段増幅部の第2の他の回路図。 本発明の第２の実施形態に係る増幅回路のブロック図。 本発明の第３の実施形態に係る増幅回路のブロック図。 一般的な液晶表示装置の模式図。 従来技術１の増幅回路のブロック図。 従来技術１の増幅回路のタイムチャート。 従来技術２の増幅回路のブロック図。 従来技術２の増幅回路のタイムチャート。

符号の説明

１：データレジスタ
２：ラッチ回路
３：ＤＡコンバータ
４：液晶階調電圧発生回路
５：増幅回路
６：ＴＦＴ
７：画素容量
８：ボルテージフォロワ
９：出力スイッチ部
１０：極性切替スイッチ部
１１：極性切替スイッチ兼出力スイッチ部
１２：ボルテージフォロワ接続兼極性切替スイッチ部
８３：第１の入力段増幅部
８４：第２の入力段増幅部
８５：第１の出力段増幅部
８６：第２の出力段増幅部
８７：入力段増幅部
８８：出力段増幅部
Ｎ１，Ｎ２，Ｎ３，Ｎ４：入力段増幅部
Ｌ１，Ｌ２，Ｌ３，Ｌ４：出力段増幅部
ＭＰ１〜ＭＰ９：ＰチャネルＭＯＳトランジスタ
ＭＮ１〜ＭＮ９：ＮチャネルＭＯＳトランジスタ
ＢＰ１〜ＢＰ３、ＢＮ１〜ＢＮ３：定電圧端子
Ｃ１、Ｃ２：位相補償容量
ＳＷ１〜４：極性切替えスイッチ
ＳＷ７〜１０：極性切替えスイッチ兼出力スイッチ
ＳＷ１１〜１８：ボルテージフォロワ接続兼極性切換えスイッチ
ＳＷ５〜６、１９〜２０：出力スイッチ
ＳＷ２１〜２４：位相補償容量切替えスイッチ
Ｉ１〜Ｉ４：増幅回路５の入力端子
Ｓ１〜Ｓ４：増幅回路５の出力端子
ＶＤＤ：最高電源電圧
ＶＳＳ：最低電源電圧
ＯＵＴ、ＯＵＴ１〜ＯＵＴ４：ボルテージフォロワの出力ノード

Claims (14)

1. 第1の入力信号を第１導電型のトランジスタ差動対のみで受ける第１の入力段増幅部と、
   前記第1の入力信号とは異なる第２の入力信号を第２導電型のトランジスタ差動対のみで受ける第２の入力段増幅部と、
   第１および第２の出力段増幅部と、
   前記第１の入力段増幅部および前記第２の入力段増幅部と、前記第１および第２の出力段増幅部との接続を外部制御信号に基づいて切り換える切替え回路と、
   を具備することを特徴とする増幅回路。
2. 第１の電源電圧と該第１の電源電圧より高い第２の電源電圧間の電圧を印加する増幅回路において、
   第１導電型のトランジスタ差動対で構成された第１の入力段増幅部と、
   第２導電型のトランジスタ差動対で構成された第２の入力段増幅部と、
   第１および第２の出力段増幅部と、
   前記第１の入力段増幅部および前記第２の入力段増幅部と、前記第１および第２の出力段増幅部との接続を外部制御信号に基づいて切り換える切替え回路を具備し、
   前記第１の入力段増幅部は、前記第２の電源電圧から、概略前記第１の電源電圧より前記第１導電型のトランジスタ差動対を構成するトランジスタの閾値電圧よりも高い電圧の範囲で増幅動作を実施し、それ以外の範囲では増幅動作を実施せず、
   前記第２の入力段増幅部は、前記第１の電源電圧から、概略前記第２の電源電圧より前記第２導電型のトランジスタ差動対を構成するトランジスタの閾値電圧よりも低い電圧の範囲で増幅動作を実施し、それ以外の範囲では増幅動作を実施しないことを特徴とする増幅回路。
3. 前記切替え回路の動作に応動して、第１の状態では、前記第１の入力段増幅部の出力を前記第１の出力段増幅部の入力とし、前記第２の入力段増幅部の出力を前記第２の出力段増幅部の入力とし、
   第２の状態では、前記第１の入力段増幅部の出力を前記第２の出力段増幅部の入力とし、前記第２の入力段増幅部の出力を前記第１の出力段増幅部の入力とすることを特徴とする請求項１もしくは請求項２に記載の増幅回路。
4. 前記切替え回路の動作に応動して、前記第１の状態では、前記第１の出力段増幅部の出力を前記第１の入力段増幅部の前記入力が入力される入力端とは異なる第２の入力端に帰還すると共に、前記第２の出力段増幅部の出力を前記第２の入力段増幅部の前記入力が入力される入力端とは異なる第２の入力端に帰還し、
   前記第２の状態では、前記第１の出力段増幅部の出力を前記第２の入力段増幅部の前記第２の入力端に帰還すると共に、前記第２の出力段増幅部の出力を前記第１の入力段増幅部の前記第２の入力端に帰還することで、それぞれ２つのボルテージフォロワを構成することを特徴とする請求項３に記載の増幅回路。
5. 前記第１の入力段増幅部は、ＮチャンネルＭＯＳトランジスタの差動対で構成され、
   前記第２の入力段増幅部は、ＰチャンネルＭＯＳトランジスタの差動対で構成されていることを特徴とする請求項１乃至４のいずれか１項に記載の増幅回路。
6. 前記第１の出力段増幅部の出力と前記第２の出力段増幅部の出力とは、前記切替え回路の動作に応じて、互いに極性が相反した信号をそれぞれの出力端から切り替えて出力することを特徴とする請求項１乃至４のいずれか１項に記載の増幅回路。
7. 前記第１および第２の出力段増幅部は、それぞれが前記第１の電源電圧と前記第２の電源電圧間に直列に接続された1対の第１導電型のトランジスタと第２導電型のトランジスタから構成されていることを特徴とする請求項２乃至４のいずれか１項に記載の増幅回路。
8. 前記外部制御信号は、極性反転信号ＰＯＬとストローブ信号ＳＴＢであることを特徴とする請求項１乃至４のいずれか１項に記載の増幅回路。
9. 前記外部制御信号に基づいて前記第１の出力段増幅部と前記第２の出力段増幅部の構成を切り替える第２の切替え回路をさらに具備することを特徴とする請求項１乃至４のいずれか１項に記載の増幅回路。
10. 前記第１および第２の出力段増幅部は、前記第１の入力段増幅部と前記第２の入力段増幅部の両方の出力電圧範囲の出力が可能な構成を特徴とする請求項１乃至４のいずれか１項に記載の増幅回路。
11. 第1の入力信号を第１導電型のトランジスタ差動対のみで受ける複数の第１の入力段増幅部と、
    前記第1の入力信号とは異なる第２の入力信号を第２導電型のトランジスタ差動対のみで受ける複数の第２の入力段増幅部と、
    複数の第１および複数の第２の出力段増幅部と、
    前記複数の第１の入力段増幅部および前記複数の第２の入力段増幅部と、
    前記複数の第１および複数の第２の出力段増幅部との接続を外部制御信号に基づいて切り換える切替え回路と、
    を具備することを特徴とする増幅回路。
12. 第１の電源電圧と該第１の電源電圧より高い第２の電源電圧間の電圧を印加する増幅回路において、
    第１導電型のトランジスタ差動対で構成された複数の第１の入力段増幅部と、
    第２導電型のトランジスタ差動対で構成された複数の第２の入力段増幅部と、
    複数の第１および複数の第２の出力段増幅部と、
    前記複数の第１の入力段増幅部および前記複数の第２の入力段増幅部と、前記複数の第１および複数の第２の出力段増幅部との接続を外部制御信号に基づいて切り換える切替え回路を具備し、
    前記複数の第１の入力段増幅部は、前記第２の電源電圧から、概略前記第１の電源電圧より前記複数の第１導電型のトランジスタ差動対を構成するトランジスタの閾値電圧よりも高い電圧の範囲で増幅動作を実施し、それ以外の範囲では増幅動作を実施せず、
    前記複数の第２の入力段増幅部は、前記第１の電源電圧から、概略前記第２の電源電圧より前記複数の第２導電型のトランジスタ差動対を構成するトランジスタの閾値電圧よりも低い電圧の範囲で増幅動作を実施し、それ以外の範囲では増幅動作を実施しないことを特徴とする増幅回路。
13. 第1の入力信号を第１導電型のトランジスタ差動対のみで受ける第１の入力段増幅部と、
    前記第1の入力信号とは異なる第２の入力信号を第２導電型のトランジスタ差動対のみで受ける第２の入力段増幅部と、
    第１および第２の出力段増幅部と、
    前記第１の入力段増幅部および前記第２の入力段増幅部と、前記第１および第２の出力段増幅部との接続を外部制御信号に基づいて切り換える切替え回路と、
    を具備することを特徴とする増幅回路を搭載した表示装置。
14. 第１の電源電圧と該第１の電源電圧より高い第２の電源電圧間の電圧を印加する増幅回路において、
    第１導電型のトランジスタ差動対で構成された第１の入力段増幅部と、
    第２導電型のトランジスタ差動対で構成された第２の入力段増幅部と、
    第１および第２の出力段増幅部と、
    前記第１の入力段増幅部および前記第２の入力段増幅部と、前記第１および第２の出力段増幅部との接続を外部制御信号に基づいて切り換える切替え回路を具備し、
    前記第１の入力段増幅部は、前記第２の電源電圧から、概略前記第１の電源電圧より前記第１導電型のトランジスタ差動対を構成するトランジスタの閾値電圧よりも高い電圧の範囲で増幅動作を実施し、それ以外の範囲では増幅動作を実施せず、
    前記第２の入力段増幅部は、前記第１の電源電圧から、概略前記第２の電源電圧より前記第２導電型のトランジスタ差動対を構成するトランジスタの閾値電圧よりも低い電圧の範囲で増幅動作を実施し、それ以外の範囲では増幅動作を実施しないことを特徴とする増幅回路を搭載した表示装置。

Images