JP4040266B2

JP4040266B2 - 液晶ディスプレイのソース駆動増幅器

Info

Publication number: JP4040266B2
Application number: JP2001150999A
Authority: JP
Inventors: 達昌莊
Original assignee: 凌陽科技股▲ふん▼有限公司
Priority date: 2001-05-21
Filing date: 2001-05-21
Publication date: 2008-01-30
Anticipated expiration: 2021-05-21
Also published as: JP2002351406A

Description

【０００１】
【発明の属する技術分野】
本発明は一種の液晶ディスプレイ駆動回路の技術領域に係り、特に、例えばＴＦＴＬＣＤに使用可能な駆動回路のソース駆動増幅器に関する。
【０００２】
【従来の技術】
ＴＦＴＬＣＤは一種のアクアティブマトリクス形態のディスプレイであり、マトリクスを構成する各一つの単位画素（ドット或いはピクセル）がいずれも一つの駆動電極と一つのその他の画素と共用の共同電極（Ｃｏｍｍｏｎ）を有する。ＬＣＤは交流（ＡＣ）信号により駆動され、即ち第１個のフレームを表示する時、駆動電極に加えられる電圧は共同電極に対して正の電圧でなければならず、次の一つのフレームの時、駆動電極に加えられる電圧は共同電極に対して負の電圧でなければならない。
【０００３】
マトリクスと共同電極規格の違いと映像品質を考慮して、最も常用される駆動方式には２種類があり、その一つは点反転（Ｄｏｔｉｎｖｅｒｓｉｏｎ）駆動とされ、もう一種類は線反転（Ｒｏｗｉｎｖｅｒｓｉｏｎ）駆動とされる。そのうち、点反転駆動のシステム中、第１個のフレームの奇数線の偶数点を共同電極に対する正の電圧で駆動すると、奇数線の偶数点は共同電極に対する負の電圧で駆動し、第１個のフレームの偶数線の奇数点を共同電極に対する負の電圧で駆動すると、偶数点は共同電極に対する正の電圧で駆動する。その後、第２個のフレームの奇数線の奇数点を共同電極に対する負の電圧で駆動し、該線の偶数点を共同電極に対する正の電圧で駆動すると同時に、第２個のフレームの偶数線の奇数点を共同電極に対する正の電圧で駆動し、偶数点を共同電極に対する負の電圧で駆動する。
【０００４】
線反転のシステム中、第１個のフレームの奇数線の全ての点をもし共同電極に対する正の電圧で駆動すれば、偶数線の全ての点は共同電極に対する負の電圧で駆動し、その後、第２個のフレームの奇数線の全ての点を共同電極に対する負の電圧で駆動し、偶数線の全ての点を共同電極に対する正の電圧で駆動する。
【０００５】
図５はＫ行×Ｌ列（ＫｃｏｌｕｍｎｓｂｙＬｒｏｗｓ）のアクティブＴＦＴＬＣＤの駆動構造を示す。図示されるように、水平方向にもしＫ個の画素９０１が必要であれば、即ちＫ個のチャネルのソース駆動ユニット９０２（ＳｏｕｒｃｅＤｒｉｖｅＵｎｉｔ；ＳＤＵ）で駆動せねばならない。垂直方向は即ちゲートドライバ９０３により順に各走査線９０４（Ｌｉｎｅ）の各画素９０１の電圧駆動モードとされ並びに画素９０１の駆動電極上に保持する。
【０００６】
図６はさらに一つの、アクティブＴＦＴＬＣＤ用のソース駆動ユニット９０２を示し、それは極性切換え信号ＰＮ（ＰｏｌａｒｉｔｙＳｗｉｔｃｈ）の制御するマルチプレクサ９１１（ＭＵＸ）を具え、正の極性のディジタル・アナログ変換器９１２（ｐｏｓｉｔｉｖｅＤＡＣ；Ｐ−ＤＡＣ）或いは負の極性のディジタル・アナログ変換器９１３（ｎｅｇａｔｉｖｅＤＡＣ；Ｎ−ＤＡＣ）の出力を演算増幅器９１４で構成した電圧フォロワに提供し、駆動能力を増幅して駆動出力ＤＲＶＯを発生し、さらに出力許可（ＯｕｔｐｕｔＥｎａｂｌｅ；ＯＥ）信号の制御する相補式伝送ゲート９１５（ＣＭＯＳｔｒａｎｓｍｉｓｓｉｏｎｇａｔｅ）が駆動電圧ＶＬＣＤをＴＦＴＬＣＤのパネルの駆動行のライン上に出力する。その作業波形は図７に示されるとおりであり、そのうち、Ｐ−ＤＡＣ９１２及びＮ−ＤＡＣ９１３が入力ディジタルデータ制御を受けて対応輝度が必要とする駆動電圧を発生し、Ｐ−ＤＡＣ９１２及びＮ−ＤＡＣ９１３の出力がほぼ相似とされるがただし共同電極電圧に対称で、これによりＡＣ駆動の要求に符合する。
【０００７】
節電のために、該Ｐ−ＤＡＣ９１２及びＮ−ＤＡＣ９１３の出力電圧範囲は通常、ＶＳＳ＋０．１ＶからＶＤＤ−０．１Ｖとされる。これにより、ソース駆動ユニット９０２内で用いる演算増幅器９１４はフルレールツーレール（Ｆｕｌｌｒａｉｌ−ｔｏ−ｒａｉｌ）の能力を有していなければならない。且つ、出力が共同電極の電圧より高い時には、極めて大きな電流ソースアウト能力（Ｃｕｒｒｅｎｔｓｏｕｒｃｅｏｕｔ）能力を有する必要があり、これによりＴＦＴＬＣＤの負荷コンデンサ（パネル上の配線雑散コンデンサ）を快速充電して高電位となす。このほか、出力が共同電極の電圧より低い時は、極めて大きな電流シンク（ｃｕｒｒｅｎｔｓｉｎｋ）能力を必要とし、これによりＴＦＴＬＣＤの負荷コンデンサ上のもとの高電位を速やかに放電して駆動する低電位となす。
【０００８】
この要求に符合させるため、伝統的なソース駆動ユニットが用いる演算増幅器は図８に示されるように、一種のフルレールツーレールのＡＢ類演算増幅器とされる（米国パテントＵＳ６，１００，７６２参照）。それは一つのｎＭＯＳ対（Ｎ１，Ｎ２）で組成された差動増幅器と一つのｐＭＯＳ対（Ｐ１，Ｐ２）で組成された差動増幅器を並列に接続されて入力する。両者の出力電流は電流鏡（Ｎ５Ｎ６，Ｎ７Ｎ８，Ｐ５Ｐ６）を相加合成して節点Ａで出力され、さらにＮ９，Ｎ１０，Ｎ１２，Ｎ１３，Ｎ１４とＰ１０，Ｐ１１，Ｐ１２で組成されたＡＢ類増幅器を演算増幅器として駆動して出力され、極めて大きな電流ソースとシンク能力を獲得する。
【０００９】
前述の周知の演算増幅器の欠点は、その直流オフセット（ＤＣｏｆｆｓｅｔ）が極めて大きいことである。その原因は、ＣＭＯＳ工程内で各ＭＯＳのスレショルド電圧Ｖ_THの差異が常に±数ｍＶから±数十ｍＶに達することにあり、このような差異が直流オフセット発生の主要な成因となるのである。このようなフルレールツーレールのＡＢ類演算増幅器のスレショルド電圧Ｖ_THの差異により引き起こされる直流オフセットは特に厳重であり、その分析は以下のようになる。
【数１】

そのうち、ｇｍ_pi，ｇｍ_NJ はｐＭＯＳトランジスタ（Ｐｉ，ｉ＝１，２，３．．．）及びｎＭＯＳトランジスタ（Ｎｊ，ｊ＝１，２，３．．．）の変換電導（Ｔｒａｎｓｆｅｒｃｏｎｄｕｃｔａｎｃｅ）を代表し、
【数２】

は導通電流の違いにより相互に同じでなく、
【数３】

はｎＭＯＳ差動対（Ｄｉｆｆｅｒｅｎｔｉａｌｐａｉｒ）Ｎ１及びＮ２のスレショルド電圧差異を代表し、その他の差動対或いは電流鏡対（Ｃｕｒｒｅｎｔｍｉｒｒｏｒｐａｉｒ）もまた同じ符合で代表される。
【００１０】
実務上、点電圧段
【数４】

の時、このようなＡＢ類演算増幅器の直流オフセットは常に±１５ｍＶに達し、時には±２０ｍＶに至り、低点電圧
【数５】

の時、甚だしくは±４０ｍＶになる。
【００１１】
一つのアクティブＴＦＴＬＣＤは数千チャネルのソース駆動ユニットを使用し、もし各チャネル間にこのような大きな直流オフセットの差異が存在すると、各画素を駆動する電圧に異なる固定誤差があり、このため各点間に輝度の不均一が形成され、これにより表示の画面の均一度が不良となる問題が形成された。
【００１２】
このほか、このようなＡＢ類演算増幅器のゲインは極めて大きく、さらに図８に示される節点Ｂの雑散コンデンサが加わり、出力抵抗中に含まれるインダクタンス成分を引き起こし、このインダクタンス成分が液晶ディスプレイのコンデンサと共振し、ピークゲインを発生し、増幅器のゲインマージン不足により容易に振動する。振動を防止するためには補償コンデンサＣＣを増大しなければならないが、補償コンデンサＣＣを増大すると、増幅器の周波数幅が極めて低くなり、電圧変動率（Ｖｏｌｔａｇｅｓｋｅｗｒａｔｅ）不足を形成し、液晶ディスプレイ負荷を高速駆動不能となる。このためｎＭＯＳ及びｐＭＯＳトランジスタＮ４及びＰ４を加えることにより、ターボバイアス（Ｔｕｒｂｏｂｉａｓ）となし、以てコモンモードポジティブフィードバック（Ｃｏｍｍｏｎｍｏｄｅｐｏｓｉｔｉｖｅｆｅｅｄｂａｃｋ）を提供して電圧変動率を加速する。しかし、図９に示されるように、コモンモードポジティブフィードバックを加えると、波形の前縁に極めて大きなオーバーシュート量（Ｏｖｅｒｓｈｏｏｔ）が引き起こされ、オーバーシュート量が消失するのを待ってからでなければ、この電圧を抽出し並びにＬＣＤの駆動電極に保持することができない。このため依然として駆動速度を制限した。
【００１３】
特開平０９−０１８２５３号に示される演算増幅回路中、そのソース駆動ユニットは半分の個数のｎＭＯＳ差動入力のＡ類増幅器を使用し、ソース増幅器として大きな電流ソースアウト能力を提供し、及び半分の個数のｐＭＯＳ差動入力のＡ類増幅器を使用し、シンク増幅器として大きな電流シンク能力を提供し、そのうちソース増幅器の入力は永遠にＰ−ＤＡＣに接続し、シンク増幅器の入力は永遠にＮ−ＤＡＣに接続する。
【００１４】
前述の回路構造は低直流オフセットの特性を提供するが、そのソース増幅器は永遠にただ電流ソースアウト能力が強いだけで、プルロー（Ｐｕｌｌｌｏｗ）能力はただμＡレベルしか有さない。このため、もしある１条の走査線の出力駆動電圧が前の１条の線の出力駆動電圧より非常に低いと、非常に長い時間をかけて必要な電圧まで引き下げなければならない（即ち共同電極の電圧より大きい）。同様にシンク増幅器もプルハイ（Ｐｕｌｌｈｉｇｈ）非常に緩慢である問題を有し、このためシステムが電位リセット作業を必要とし（Ｐｏｔｅｎｔｉａｌｒｅｓｅｔ）、即ち各２条線間ごとにＣＭＯＳ伝送ゲートで速やかに液晶ディスプレイの負荷コンデンサを充電或いは放電させて共同電極の電圧とする必要がある。このため回路と制御信号の複雑度が増し、更に厳重なことは、電位リセットにも数μｓ時間が必要で、このため駆動速度が制限されうることであった。
【００１５】
このほか、前述の回路構造のドライバ中の半分の個数は、大きな電流ソース出力を有し、もう半分の個数の電流ソースアウト能力はただμＡレベルにすぎない。ゆえに、線反転駆動を行えず、なぜなら、線反転駆動時には、全ての該線の画素は同時に共同電極に対する正の電圧で駆動するか或いは同時に共同電極に対する負の電圧で駆動しなければならず、ゆえにその機能と用途が制限されるためである。このため前述の周知の回路は改善の必要があった。
【００１６】
以上から、以上の問題を解決できる液晶ディスプレイのソース駆動増幅器の提供が求められていた。
【００１７】
【発明が解決しようとする課題】
本発明の目的は、一種の液晶ディスプレイのソース駆動増幅器を提供することにあり、それは、有効に直流オフセット問題を解決し、並びに点反転及び線反転のシステムに用いられて、電位リセットの必要がないものとする。
【００１８】
本発明の液晶ディスプレイのソース駆動増幅器は、極性切換え信号によりｎＭＯＳ差動増幅回路或いはバイアス回路に切り換えられる第１入力回路と、該極性切換え信号によりバイアス回路或いはｐＭＯＳ差動増幅回路に切り換えられる第２入力回路とを具えている。そのうち、極性切換え信号が第１状態の時、該第１、第２入力回路はそれぞれｎＭＯＳ差動増幅回路とバイアス回路に切り換えられ、該極性切換え信号が第２状態の時、該第１、第２入力回路はそれぞれバイアス回路とｐＭＯＳ差動増幅回路に切り換えられる。及び、出力トランジスタ対を具え、それはｎＭＯＳトランジスタとｐＭＯＳトランジスタを具え、ｎＭＯＳ差動増幅回路に切り換えられた第１出力回路の出力が該出力トランジスタ対のｐＭＯＳトランジスタを駆動して、ソースアウトの増幅出力レベルとされ、並びに該ｎＭＯＳトランジスタの提供する電流を以てバイアス電圧とされ、ｐＭＯＳ差動増幅回路の第２出力回路の出力が該出力トランジスタ対のｎＭＯＳトランジスタを駆動し、シンクの増幅出力レベルとされ、並びにｐＭＯＳトランジスタの提供する電流でバイアス電圧とされる。
【００１９】
本発明の設計は新規で、産業上の利用を提供し、且つ確実に増進された機能を有する。
【００２０】
【課題を解決するための手段】
請求項１の発明は、極性切換え信号により切り換えられてｎＭＯＳ差動増幅回路或いはバイアス回路とされる第１入力回路と、
第２入力回路であって、該極性切換え信号により切り換えられて該バイアス回路或いはｐＭＯＳ差動増幅回路とされ、極性切換え信号が第１状態の時、該第１入力回路と該第２入力回路がそれぞれ切り換えられて前述のｎＭＯＳ差動増幅回路と前述のバイアス回路とされ、該極性切換え信号が第２状態の時、該第１入力回路と第２入力回路がそれぞれ切り換えられて前述のバイアス回路と前述のｐＭＯＳ差動増幅回路とされる、上記第２入力回路と、
出力トランジスタ対であって、ｎＭＯＳトランジスタとｐＭＯＳトランジスタを具え、切り換えられて前述のｎＭＯＳ差動増幅回路とされた第１出力回路の出力が該出力トランジスタ対のｐＭＯＳトランジスタを駆動し、ソースアウトの増幅出力レベルとされ、並びに該ｎＭＯＳトランジスタの提供する電流を以てバイアス電圧とされ、前述のｐＭＯＳ差動増幅回路の第２出力回路の出力が該出力トランジスタ対の該ｎＭＯＳトランジスタを駆動し、シンクの増幅出力レベルとされると共に、該ｐＭＯＳトランジスタが提供する電流がバイアス電圧とされる、上記出力トランジスタ対と、
を具えたことを特徴とする、液晶ディスプレイのソース駆動増幅器としている。
請求項２の発明は、前記第１入力回路が第１ｎＭＯＳトランジスタから第３ｎＭＯＳトランジスタと第４ｐＭＯＳトランジスタから第７ｐＭＯＳトランジスタで構成され、該第１ｎＭＯＳトランジスタのソース、該第２ｎＭＯＳトランジスタのソース、該第３ｎＭＯＳトランジスタのドレイン、及び第７ｐＭＯＳトランジスタのドレインが一つに接続され、該第１ｎＭＯＳトランジスタのドレイン、該第６ｐＭＯＳトランジスタのドレイン、及び該第４ｐＭＯＳトランジスタのドレインが一つに接続され、該第５ｐＭＯＳトランジスタのゲート、該第５ｐＭＯＳトランジスタのドレイン、該第４ｐＭＯＳトランジスタのゲート、該第６ｐＭＯＳトランジスタのソース、及び該第７ｐＭＯＳトランジスタのソース、及び該第２ｎＭＯＳトランジスタのドレインが一つに接続され、該第１ｎＭＯＳトランジスタのゲート及び該第２ｎＭＯＳトランジスタのゲートがそれぞれ該第１差動電圧入力端及び第２差動電圧入力端に接続され、該第３ｎＭＯＳトランジスタのゲートが第１バイアス端に接続され、該第３ｎＭＯＳトランジスタのソースがシステム低電位に接続され、該第４ｐＭＯＳトランジスタ及び該第５ｐＭＯＳトランジスタのソースがいずれも電圧源に接続され、該第６ｐＭＯＳトランジスタのゲート及び第７ｐＭＯＳトランジスタのゲートがいずれも該極性切換え信号の入力端に接続されたことを特徴とする、請求項１に記載の液晶ディスプレイのソース駆動増幅器としている。
請求項３の発明は、前記第２入力回路が第１ｐＭＯＳトランジスタから第３ｐＭＯＳトランジスタと第４ｎＭＯＳトランジスタから第７ｎＭＯＳトランジスタで構成され、第１ｐＭＯＳトランジスタのソース、該第２ｐＭＯＳトランジスタのソース、該第３ｐＭＯＳトランジスタのドレイン、及び該第７ｎＭＯＳトランジスタのドレインが一つに接続され、第１ｐＭＯＳトランジスタ、第６及び第４ｎＭＯＳトランジスタのドレインが一つに接続され、該第５ｎＭＯＳトランジスタのゲート、該第５ｎＭＯＳトランジスタのドレイン、該第４ｎＭＯＳトランジスタのゲート、該第６ｎＭＯＳトランジスタのソース、該第７ｎＭＯＳトランジスタのソース、及び第２ｐＭＯＳトランジスタのドレインが一つに接続され、該第１ｐＭＯＳトランジスタのゲート及び該第２ｐＭＯＳトランジスタのゲートがそれぞれ該第１差動電圧入力端及び該第２差動電圧入力端に接続され、該第３ｐＭＯＳトランジスタのゲートが第２バイアス端に接続され、該第３ｐＭＯＳトランジスタのソースが電圧源に接続され、該第４ｎＭＯＳトランジスタのソース及び第５ｎＭＯＳトランジスタのソースがいずれもシステム低電位に接続され、該第６ｎＭＯＳトランジスタのゲート及び該第７ｎＭＯＳトランジスタのゲートがいずれも該極性切換え信号の入力端に接続されたことを特徴とする、請求項２に記載の液晶ディスプレイのソース駆動増幅器としている。
請求項４の発明は、前記液晶ディスプレイのソース駆動増幅器において、
補償コンデンサと、
切換え回路であって、該極性切換え信号が前述の第１状態の時に、第１入力回路の出力を切り換えて該補償コンデンサに接続し、該極性切換え信号が前述の第２状態の時、第２入力回路の出力を切り換えて該補償コンデンサに接続する、上記切換え回路と、
を具えたことを特徴とする、請求項３に記載の液晶ディスプレイのソース駆動増幅器としている。
請求項５の発明は、前記液晶ディスプレイのソース駆動増幅器において、
インバータであって、該インバータの入力端は該極性切換え信号の入力端に接続され、該極性切換え信号を反転して反転極性切換え信号を発生し、並びに該反転極性切換え信号を該切換え回路に出力して該切換え回路が極性切換え信号の状態を判断するのに供することを特徴とする、請求項４に記載の液晶ディスプレイのソース駆動増幅器としている。
請求項６の発明は、前記液晶ディスプレイのソース駆動増幅器において、該インバータが第８ｐＭＯＳトランジスタと第８ｎＭＯＳトランジスタで構成されて、該極性切換え信号を反転して反転信号を発生し、該第８ｐＭＯＳトランジスタのゲート及び該第８ｎＭＯＳトランジスタのゲートがいずれも該極性切換え信号の入力端に接続され、該第８ｐＭＯＳトランジスタのドレイン及び該第８ｎＭＯＳトランジスタのドレインがいずれも該切換え回路の入力端に接続され、該第８ｐＭＯＳトランジスタのソースが前述の電圧源に接続され、該第８ｎＭＯＳトランジスタのソースが前述のシステム低電位に接続されたことを特徴とする、請求項５に記載の液晶ディスプレイのソース駆動増幅器としている。
請求項７の発明は、前記液晶ディスプレイのソース駆動増幅器において、該出力トランジスタ対が第９ｐＭＯＳトランジスタが第９ｎＭＯＳトランジスタに接続されて構成され、該第９ｐＭＯＳトランジスタと該第９ｎＭＯＳトランジスタのドレインが該補償コンデンサの第１端に接続されたことを特徴とする、請求項４に記載の液晶ディスプレイのソース駆動増幅器としている。
請求項８の発明は、前記液晶ディスプレイのソース駆動増幅器において、該切換え回路が第１０ｐＭＯＳトランジスタと第１０ｎＭＯＳトランジスタで構成され、該第１０ｐＭＯＳトランジスタと該第１０ｎＭＯＳトランジスタのゲートが相互に接続され且つ該インバータの出力端に連接され、該第１０ｐＭＯＳトランジスタと該第１０ｎＭＯＳトランジスタのドレインが相互に接続され並びに該補償コンデンサの第２端に接続され、該第１０ｐＭＯＳトランジスタのソースと該第１入力回路の第１ｎＭＯＳトランジスタのドレイン及び該出力トランジスタ対のｐＭＯＳトランジスタのゲートが相互に接続され、該切換え回路の第１０ｎＭＯＳトランジスタのソースと該第１ｐＭＯＳトランジスタのドレイン及び該出力トランジスタ対のｎＭＯＳトランジスタのゲートが相互に接続されたことを特徴とする、請求項７に記載の液晶ディスプレイのソース駆動増幅器としている。
請求項９の発明は、前記液晶ディスプレイのソース駆動増幅器において、該極性切換え信号の第１状態が前述の電圧源電位とされたことを特徴とする、請求項８に記載の液晶ディスプレイのソース駆動増幅器としている。
請求項１０の発明は、前記液晶ディスプレイのソース駆動増幅器において、該極性切換え信号の第２状態が前述のシステム低電位とされたことを特徴とする、請求項８に記載の液晶ディスプレイのソース駆動増幅器としている。
【００２１】
【発明の実施の形態】
本発明の液晶ディスプレイのソース駆動増幅器の一つの実施例について、図１を参照されたい。それは、第１入力回路１１、第２入力回路１２、インバータ１３、切換え回路１４、補償コンデンサＣＣ、及び出力トランジスタ対１５で組成されている。そのうち第１及び第２入力回路１１及び１２はほぼ対称状を呈し、並びに駆動システムにより既存の極性切換え信号端ＰＮにより増幅器の構造を切り換える。
【００２２】
前述の第１入力回路１１はｎＭＯＳトランジスタＮ１、Ｎ２、Ｎ３及びｐＭＯＳトランジスタＰ４、Ｐ５、Ｐ６、Ｐ７で組成されている。そのうち、トランジスタＮ１及びＮ２のソースはトランジスタＮ３及びＰ７のドレインに接続され、トランジスタＮ１、Ｐ６及びＰ４のドレインは一つに接続され、トランジスタＰ５のゲートとドレインが相互に接続され、さらにトランジスタＰ４のゲート、トランジスタＰ６、Ｐ７のソース及びトランジスタＮ２のドレインと接続され、トランジスタＮ１とＮ２のゲートがそれぞれ二つの差動電圧入力端ＩＰ及びＩＮに接続され、トランジスタＮ３のゲートがバイアス端ＶＢ２に接続され、そのソースがシステム低電位ＶＳＳに接続され、トランジスタＰ４とＰ５のソースが電圧源ＶＤＤに接続され、トランジスタＰ６とＰ７のゲートが該極性切換え信号端ＰＮに接続されている。
【００２３】
前述の第２入力回路１２はｐＭＯＳトランジスタＰ１、Ｐ２、Ｐ３及びｎＭＯＳトランジスタＮ４、Ｎ５、Ｎ６、Ｎ７で組成されている。そのうち、トランジスタＰ１とＰ２のソースはトランジスタＰ３とＮ７のドレインに接続され、トランジスタＰ１、Ｎ６及びＮ４のドレインは一つに接続され、トランジスタＮ５のゲートとドレインが相互に接続され、さらにトランジスタＮ４のゲート、トランジスタＮ６、Ｎ７のソース及びトランジスタＰ２のドレインと接続され、トランジスタＰ１とＰ２のゲートがそれぞれ二つの差動電圧入力端ＩＰ及びＩＮに接続され、トランジスタＰ３のゲートがバイアス端ＶＢ１に接続され、そのソースが電圧源ＶＤＤに接続され、トランジスタＮ４とＮ５のソースがシステム低電位ＶＳＳに接続され、トランジスタＮ６とＮ７のゲートが該極性切換え信号端ＰＮに接続されている。
【００２４】
該インバータ１３はｐＭＯＳトランジスタＰ２１とｎＭＯＳトランジスタＮ２１で組成され、インバータ１３の入力端が該極性切換え信号端ＰＮに接続されて、出力端にあって反転信号〜ＰＮを発生する。
【００２５】
該出力トランジスタ対１５はｐＭＯＳトランジスタＰ１２にｎＭＯＳトランジスタ
Ｎ１２が接続されて構成され、そのうち、二つのトランジスタＰ１２とＮ１２のドレインは該補償コンデンサＣＣの一端に接続されている。
【００２６】
該切換え回路１４はｐＭＯＳトランジスタＰ８とｎＭＯＳトランジスタＮ８で構成される。そのうち、二つのトランジスタＰ８とＮ８のゲートが相互に接続され且つインバータ１３の出力端に接続され、二つのトランジスタＰ８及びＮ８のドレインが相互に接続され並びに該補償コンデンサＣＣのもう一端に接続されて、増幅器の出力端ＯＵＴとされ、トランジスタＰ８のソースと第１入力回路１１のトランジスタＮ１、Ｐ６及びＰ４のドレインの接続部分が相互に接続され、並びに出力トランジスタ対１５のトランジスタＰ１２のゲートに接続され、トランジスタＮ８のソースと該第２入力回路１２のトランジスタＰ１、Ｎ６及びＮ４のドレイン接続部分が相互に接続され、並びに出力トランジスタ対１５のトランジスタＮ１２のゲートに接続されている。
【００２７】
前述の本発明のソース駆動増幅器の回路構造を以て、ＰＮ＝ＶＤＤで共同電極より高い電圧信号を出力する時、第２入力回路１２のトランジスタＮ７とＮ６が導通（ＯＮ）し、これにより、トランジスタＰ２が作用せず、トランジスタＮ４とＮ５が並列接続状態を呈し、第１入力回路１１のトランジスタＰ６とＰ７がオフとなり作用を発生せず、インバータ１３の出力〜ＰＮがＶＳＳとなり、ゆえに切換え回路１４のトランジスタＰ８がオンとなりＮ８がオフとなる。
【００２８】
これによりＰＮ＝ＶＤＤの時、本発明のソース駆動増幅器の等価回路は図２中に示されるようであり、第２入力回路１２はバイアス回路に切り換えられ、そのうち並列接続されたトランジスタＮ４、Ｎ５は出力トランジスタ対１５のトランジスタＮ１２と電流鏡回路を形成する。第１入力回路１１はｎＭＯＳ差動増幅回路に切り換えられ、そのうちトランジスタＮ１とＮ２のゲートは差動入力端とされ、トランジスタＰ４とＰ５が形成する電流鏡対がトランジスタＮ１とＮ２のアクティブ負荷（Ａｃｔｉｖｅｌｏａｄ）とされる。
【００２９】
差動増幅回路の第１入力回路１１の出力は出力トランジスタ対１５のトランジスタＰ１２を駆動し、ソースアウト（Ｓｏｕｒｃｅｏｕｔ）の増幅出力レベルとされ、並びにトランジスタＮ１２の提供する電流を以てバイアス電圧とされ、ゆえにソースアウト能力が極めて大きいＡ類増幅器が形成されてソース増幅器とされる。且つこの時、切換え回路１４は第１入力回路１１の出力を切り換えて補償コンデンサＣＣに接続させ、トランジスタＰ１２の位相を補償し並びに増幅器の安定性を向上する。
【００３０】
ＰＮ＝ＶＳＳで共同電極より低い電圧信号を出力する時、第１入力回路１１のトランジスタＰ７とＰ６はオンとなり、これにより、トランジスタＮ２は不作用とされ、トランジスタＰ４とＰ５は並列接続状態を呈し、第２入力回路１２のトランジスタＮ６とＮ７がオフとなり作用を発生せず、またインバータ１３の出力〜ＰＮはＶＤＤとされ、ゆえに切換え回路１４のトランジスタＮ８がオンとされてＰ８がオフとされる。
【００３１】
これによりＰＮ＝ＶＳＳの時、本発明のソース駆動増幅器の等価回路は図３中に示されるようであり、第１入力回路１１はバイアス回路に切り換えられ、そのうち並列接続されたトランジスタＰ４、Ｐ５は出力トランジスタ対１５のトランジスタＰ１２と電流鏡回路を形成する。第２入力回路１２はｐＭＯＳ差動増幅回路に切り換えられ、そのうちトランジスタＰ１とＰ２のゲートは差動入力端とされ、トランジスタＮ４とＮ５が形成する電流鏡対がトランジスタＰ１とＰ２のアクティブ負荷（Ａｃｔｉｖｅｌｏａｄ）とされる。
【００３２】
差動増幅回路の第２入力回路１２の出力は出力トランジスタ対１５のトランジスタＮ１２を駆動し、シンクイン（Ｓｉｎｋｉｎ）の増幅出力レベルとされ、並びにトランジスタＰ１２の提供する電流を以てバイアス電圧とされ、ゆえにシンクイン能力が極めて大きいＡ類増幅器が形成されてシンク増幅器とされる。且つこの時、切換え回路１４は第２入力回路１２の出力を切り換えて補償コンデンサＣＣに接続させ、トランジスタＮ１２の位相を補償し並びに増幅器の安定性を向上する。
【００３３】
以上の回路構造により、本発明のソース駆動増幅器はＴＦＴＬＣＤ駆動が必要とする特性と規格を達成し、その直流オフセット特性は以下のとおりである。
【数６】

以上の方程式から分かるように、本発明の増幅器の直流オフセット特性は低電圧から高電圧のいずれにおいても周知の演算増幅器よりも良好で、且つ直流オフセット特性に影響を与える変数項目が少なく良好な設計とされ、また生産時に歩留りに影響を与える因子も比較的少なく、ゆえに比較的高い歩留りを有する。
【００３４】
このほか、本発明の増幅器のゲインは比較的低く（ＡＢ類に較べて１級増幅少ない）、且つ出力抵抗中インダクタンス成分を含まず、ゆえに比較的小さい補償コンデンサＣＣだけを必要とする。
【００３５】
図４に示されるのは本発明の出力駆動波形であり、周知の増幅器と較べると、本発明の波形は速く、オーバーシュート量が極めて小さく、且つただ４μｓ波形を必要とするだけで安定状態を達成し（周知の増幅器は７μｓを必要とした）、このため駆動速度は非常に快速で、フリッカー現象を減らすことができる。
【００３６】
このほか、本発明のソース駆動増幅器の各一つのチャネルの増幅器はいずれも同時に切り換えられて極めて大きな電流ソースアウト能力を有するソース増幅器、或いは、極めて大きなシンクイン能力を有するシンク増幅器とされ、ゆえに点反転駆動或いは線反転駆動システムに使用できる。また本発明のソース駆動増幅器はどの一回の出力でもその前の一階の出力と反対の極性とされ、且つプルハイ能力とプルロー能力も同時に切り換えられ、これにより電位リセットを行う必要がない。
【００３７】
【発明の効果】
総合すると、本発明は目的、手段、機能のいずれにおいても、周知の技術とは異なった特徴を有し、液晶ディスプレイの駆動回路製造上の一大突破とされる。なお、以上の説明は本発明の実施例に係るものであって本発明の請求範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【図１】本発明の液晶ディスプレイのソース駆動増幅器の回路図である。
【図２】本発明の液晶ディスプレイのソース駆動増幅器のＰＮ＝ＶＤＤ時の等価回路図である。
【図３】本発明の液晶ディスプレイのソース駆動増幅器のＰＮ＝ＶＳＳ時の等価回路図である。
【図４】本発明の液晶ディスプレイのソース駆動増幅器の作業波形図である。
【図５】周知のＫ行×Ｌ列のアクティブＴＦＴＬＣＤの駆動構造表示図である。
【図６】周知のアクティブＴＦＴＬＣＤのソース駆動ユニットの回路図である。
【図７】周知のＴＦＴＬＣＤの駆動波形図である。
【図８】伝統的な液晶ディスプレイのソース駆動ユニットに用いられる演算増幅器の回路図である。
【図９】周知のＴＦＴＬＣＤの作業波形図である。
【符号の説明】
１１第１入力回路１２第２入力回路
１３インバータ１４切換え回路
１５出力トランジスタ対９０１画素
９０２ソース駆動ユニット９０３ゲートドライバ
９０４走査線９１１マルチプレクサ
９１２正の極性のディジタル・アナログ変換器
９１３負の極性のディジタル・アナログ変換器
９１４演算増幅器９１５伝送ゲート

Claims

極性切換え信号により切り換えられてｎＭＯＳ差動増幅回路或いはバイアス回路とされる第１入力回路と、
第２入力回路であって、該極性切換え信号により切り換えられて該バイアス回路或いはｐＭＯＳ差動増幅回路とされ、極性切換え信号が第１状態の時、該第１入力回路と該第２入力回路がそれぞれ切り換えられて前述のｎＭＯＳ差動増幅回路と前述のバイアス回路とされ、該極性切換え信号が第２状態の時、該第１入力回路と第２入力回路がそれぞれ切り換えられて前述のバイアス回路と前述のｐＭＯＳ差動増幅回路とされる、上記第２入力回路と、
出力トランジスタ対であって、ｎＭＯＳトランジスタとｐＭＯＳトランジスタを具え、切り換えられて前述のｎＭＯＳ差動増幅回路とされた第１出力回路の出力が該出力トランジスタ対のｐＭＯＳトランジスタを駆動し、ソースアウトの増幅出力レベルとされ、並びに該ｎＭＯＳトランジスタの提供する電流を以てバイアス電圧とされ、前述のｐＭＯＳ差動増幅回路の第２出力回路の出力が該出力トランジスタ対の該ｎＭＯＳトランジスタを駆動し、シンクの増幅出力レベルとされると共に、該ｐＭＯＳトランジスタが提供する電流がバイアス電圧とされる、上記出力トランジスタ対と、
を具えたことを特徴とする、液晶ディスプレイのソース駆動増幅器。
前記第１入力回路が第１ｎＭＯＳトランジスタから第３ｎＭＯＳトランジスタと第４ｐＭＯＳトランジスタから第７ｐＭＯＳトランジスタで構成され、該第１ｎＭＯＳトランジスタのソース、該第２ｎＭＯＳトランジスタのソース、該第３ｎＭＯＳトランジスタのドレイン、及び第７ｐＭＯＳトランジスタのドレインが一つに接続され、該第１ｎＭＯＳトランジスタのドレイン、該第６ｐＭＯＳトランジスタのドレイン、及び該第４ｐＭＯＳトランジスタのドレインが一つに接続され、該第５ｐＭＯＳトランジスタのゲート、該第５ｐＭＯＳトランジスタのドレイン、該第４ｐＭＯＳトランジスタのゲート、該第６ｐＭＯＳトランジスタのソース、及び該第７ｐＭＯＳトランジスタのソース、及び該第２ｎＭＯＳトランジスタのドレインが一つに接続され、該第１ｎＭＯＳトランジスタのゲート及び該第２ｎＭＯＳトランジスタのゲートがそれぞれ該第１差動電圧入力端及び第２差動電圧入力端に接続され、該第３ｎＭＯＳトランジスタのゲートが第１バイアス端に接続され、該第３ｎＭＯＳトランジスタのソースがシステム低電位に接続され、該第４ｐＭＯＳトランジスタ及び該第５ｐＭＯＳトランジスタのソースがいずれも電圧源に接続され、該第６ｐＭＯＳトランジスタのゲート及び第７ｐＭＯＳトランジスタのゲートがいずれも該極性切換え信号の入力端に接続されたことを特徴とする、請求項１に記載の液晶ディスプレイのソース駆動増幅器。
前記第２入力回路が第１ｐＭＯＳトランジスタから第３ｐＭＯＳトランジスタと第４ｎＭＯＳトランジスタから第７ｎＭＯＳトランジスタで構成され、第１ｐＭＯＳトランジスタのソース、該第２ｐＭＯＳトランジスタのソース、該第３ｐＭＯＳトランジスタのドレイン、及び該第７ｎＭＯＳトランジスタのドレインが一つに接続され、第１ｐＭＯＳトランジスタ、第６及び第４ｎＭＯＳトランジスタのドレインが一つに接続され、該第５ｎＭＯＳトランジスタのゲート、該第５ｎＭＯＳトランジスタのドレイン、該第４ｎＭＯＳトランジスタのゲート、該第６ｎＭＯＳトランジスタのソース、該第７ｎＭＯＳトランジスタのソース、及び第２ｐＭＯＳトランジスタのドレインが一つに接続され、該第１ｐＭＯＳトランジスタのゲート及び該第２ｐＭＯＳトランジスタのゲートがそれぞれ該第１差動電圧入力端及び該第２差動電圧入力端に接続され、該第３ｐＭＯＳトランジスタのゲートが第２バイアス端に接続され、該第３ｐＭＯＳトランジスタのソースが電圧源に接続され、該第４ｎＭＯＳトランジスタのソース及び第５ｎＭＯＳトランジスタのソースがいずれもシステム低電位に接続され、該第６ｎＭＯＳトランジスタのゲート及び該第７ｎＭＯＳトランジスタのゲートがいずれも該極性切換え信号の入力端に接続されたことを特徴とする、請求項２に記載の液晶ディスプレイのソース駆動増幅器。
前記液晶ディスプレイのソース駆動増幅器において、
補償コンデンサと、
切換え回路であって、該極性切換え信号が前述の第１状態の時に、第１入力回路の出力を切り換えて該補償コンデンサに接続し、該極性切換え信号が前述の第２状態の時、第２入力回路の出力を切り換えて該補償コンデンサに接続する、上記切換え回路と、
を具えたことを特徴とする、請求項３に記載の液晶ディスプレイのソース駆動増幅器。
前記液晶ディスプレイのソース駆動増幅器において、
インバータであって、該インバータの入力端は該極性切換え信号の入力端に接続され、該極性切換え信号を反転して反転極性切換え信号を発生し、並びに該反転極性切換え信号を該切換え回路に出力して該切換え回路が極性切換え信号の状態を判断するのに供することを特徴とする、請求項４に記載の液晶ディスプレイのソース駆動増幅器。
前記液晶ディスプレイのソース駆動増幅器において、該インバータが第８ｐＭＯＳトランジスタと第８ｎＭＯＳトランジスタで構成されて、該極性切換え信号を反転して反転信号を発生し、該第８ｐＭＯＳトランジスタのゲート及び該第８ｎＭＯＳトランジスタのゲートがいずれも該極性切換え信号の入力端に接続され、該第８ｐＭＯＳトランジスタのドレイン及び該第８ｎＭＯＳトランジスタのドレインがいずれも該切換え回路の入力端に接続され、該第８ｐＭＯＳトランジスタのソースが前述の電圧源に接続され、該第８ｎＭＯＳトランジスタのソースが前述のシステム低電位に接続されたことを特徴とする、請求項５に記載の液晶ディスプレイのソース駆動増幅器。
前記液晶ディスプレイのソース駆動増幅器において、該出力トランジスタ対が第９ｐＭＯＳトランジスタが第９ｎＭＯＳトランジスタに接続されて構成され、該第９ｐＭＯＳトランジスタと該第９ｎＭＯＳトランジスタのドレインが該補償コンデンサの第１端に接続されたことを特徴とする、請求項４に記載の液晶ディスプレイのソース駆動増幅器。
前記液晶ディスプレイのソース駆動増幅器において、該切換え回路が第１０ｐＭＯＳトランジスタと第１０ｎＭＯＳトランジスタで構成され、該第１０ｐＭＯＳトランジスタと該第１０ｎＭＯＳトランジスタのゲートが相互に接続され且つ該インバータの出力端に連接され、該第１０ｐＭＯＳトランジスタと該第１０ｎＭＯＳトランジスタのドレインが相互に接続され並びに該補償コンデンサの第２端に接続され、該第１０ｐＭＯＳトランジスタのソースと該第１入力回路の第１ｎＭＯＳトランジスタのドレイン及び該出力トランジスタ対のｐＭＯＳトランジスタのゲートが相互に接続され、該切換え回路の第１０ｎＭＯＳトランジスタのソースと該第１ｐＭＯＳトランジスタのドレイン及び該出力トランジスタ対のｎＭＯＳトランジスタのゲートが相互に接続されたことを特徴とする、請求項７に記載の液晶ディスプレイのソース駆動増幅器。
前記液晶ディスプレイのソース駆動増幅器において、該極性切換え信号の第１状態が前述の電圧源電位とされたことを特徴とする、請求項８に記載の液晶ディスプレイのソース駆動増幅器。
前記液晶ディスプレイのソース駆動増幅器において、該極性切換え信号の第２状態が前述のシステム低電位とされたことを特徴とする、請求項８に記載の液晶ディスプレイのソース駆動増幅器。