JP2002351406A - 液晶ディスプレイのソース駆動増幅器 - Google Patents
液晶ディスプレイのソース駆動増幅器Info
- Publication number
- JP2002351406A JP2002351406A JP2001150999A JP2001150999A JP2002351406A JP 2002351406 A JP2002351406 A JP 2002351406A JP 2001150999 A JP2001150999 A JP 2001150999A JP 2001150999 A JP2001150999 A JP 2001150999A JP 2002351406 A JP2002351406 A JP 2002351406A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- output
- source
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Amplifiers (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 液晶ディスプレイのソース駆動増幅器の提
供。 【解決手段】 極性切換え信号によりｎＭＯＳ差動増幅
回路或いはバイアス回路に切り換えられる第１入力回路
と、該極性切換え信号によりバイアス回路或いはｐＭＯ
Ｓ差動増幅回路に切り換えられる第２入力回路とを具
え、そのうち、ｎＭＯＳ差動増幅回路に切り換えられた
第１出力回路の出力が出力トランジスタ対のｐＭＯＳト
ランジスタを駆動して、ソースの増幅出力レベルとな
し、並びに出力トランジスタ対のｎＭＯＳ差動増幅回路
の提供する電流をバイアス電圧とし、ｐＭＯＳ差動増幅
回路の第２出力回路の出力により該出力トランジスタ対
のｎＭＯＳトランジスタを駆動し、ドレインの増幅出力
レベルとなし、並びに出力トランジスタ対のｐＭＯＳト
ランジスタの提供する電流をバイアス電圧となす。これ
により、有効に直流オフセット問題を解決し、並びに点
反転及び線反転のシステムに使用可能で、且つ電位リセ
ットの必要がないものとしている。
供。 【解決手段】 極性切換え信号によりｎＭＯＳ差動増幅
回路或いはバイアス回路に切り換えられる第１入力回路
と、該極性切換え信号によりバイアス回路或いはｐＭＯ
Ｓ差動増幅回路に切り換えられる第２入力回路とを具
え、そのうち、ｎＭＯＳ差動増幅回路に切り換えられた
第１出力回路の出力が出力トランジスタ対のｐＭＯＳト
ランジスタを駆動して、ソースの増幅出力レベルとな
し、並びに出力トランジスタ対のｎＭＯＳ差動増幅回路
の提供する電流をバイアス電圧とし、ｐＭＯＳ差動増幅
回路の第２出力回路の出力により該出力トランジスタ対
のｎＭＯＳトランジスタを駆動し、ドレインの増幅出力
レベルとなし、並びに出力トランジスタ対のｐＭＯＳト
ランジスタの提供する電流をバイアス電圧となす。これ
により、有効に直流オフセット問題を解決し、並びに点
反転及び線反転のシステムに使用可能で、且つ電位リセ
ットの必要がないものとしている。
Description
【０００１】
【発明の属する技術分野】本発明は一種の液晶ディスプ
レイ駆動回路の技術領域に係り、特に、例えばＴＦＴ
ＬＣＤに使用可能な駆動回路のソース駆動増幅器に関す
る。
レイ駆動回路の技術領域に係り、特に、例えばＴＦＴ
ＬＣＤに使用可能な駆動回路のソース駆動増幅器に関す
る。
【０００２】
【従来の技術】ＴＦＴ ＬＣＤ は一種のアクアティブ
マトリクス形態のディスプレイであり、マトリクスを構
成する各一つの単位画素（ドット或いはピクセル）がい
ずれも一つの駆動電極と一つのその他の画素と共用の共
同電極（Ｃｏｍｍｏｎ）を有する。ＬＣＤは交流（Ａ
Ｃ）信号により駆動され、即ち第１個のフレームを表示
する時、駆動電極に加えられる電圧は共同電極に対して
正の電圧でなければならず、次の一つのフレームの時、
駆動電極に加えられる電圧は共同電極に対して負の電圧
でなければならない。
マトリクス形態のディスプレイであり、マトリクスを構
成する各一つの単位画素（ドット或いはピクセル）がい
ずれも一つの駆動電極と一つのその他の画素と共用の共
同電極（Ｃｏｍｍｏｎ）を有する。ＬＣＤは交流（Ａ
Ｃ）信号により駆動され、即ち第１個のフレームを表示
する時、駆動電極に加えられる電圧は共同電極に対して
正の電圧でなければならず、次の一つのフレームの時、
駆動電極に加えられる電圧は共同電極に対して負の電圧
でなければならない。
【０００３】マトリクスと共同電極規格の違いと映像品
質を考慮して、最も常用される駆動方式には２種類があ
り、その一つは点反転（Ｄｏｔ ｉｎｖｅｒｓｉｏｎ）
駆動とされ、もう一種類は線反転（Ｒｏｗ ｉｎｖｅｒ
ｓｉｏｎ）駆動とされる。そのうち、点反転駆動のシス
テム中、第１個のフレームの奇数線の偶数点を共同電極
に対する正の電圧で駆動すると、奇数線の偶数点は共同
電極に対する負の電圧で駆動し、第１個のフレームの偶
数線の奇数点を共同電極に対する負の電圧で駆動する
と、偶数点は共同電極に対する正の電圧で駆動する。そ
の後、第２個のフレームの奇数線の奇数点を共同電極に
対する負の電圧で駆動し、該線の偶数点を共同電極に対
する正の電圧で駆動すると同時に、第２個のフレームの
偶数線の奇数点を共同電極に対する正の電圧で駆動し、
偶数点を共同電極に対する負の電圧で駆動する。
質を考慮して、最も常用される駆動方式には２種類があ
り、その一つは点反転（Ｄｏｔ ｉｎｖｅｒｓｉｏｎ）
駆動とされ、もう一種類は線反転（Ｒｏｗ ｉｎｖｅｒ
ｓｉｏｎ）駆動とされる。そのうち、点反転駆動のシス
テム中、第１個のフレームの奇数線の偶数点を共同電極
に対する正の電圧で駆動すると、奇数線の偶数点は共同
電極に対する負の電圧で駆動し、第１個のフレームの偶
数線の奇数点を共同電極に対する負の電圧で駆動する
と、偶数点は共同電極に対する正の電圧で駆動する。そ
の後、第２個のフレームの奇数線の奇数点を共同電極に
対する負の電圧で駆動し、該線の偶数点を共同電極に対
する正の電圧で駆動すると同時に、第２個のフレームの
偶数線の奇数点を共同電極に対する正の電圧で駆動し、
偶数点を共同電極に対する負の電圧で駆動する。
【０００４】線反転のシステム中、第１個のフレームの
奇数線の全ての点をもし共同電極に対する正の電圧で駆
動すれば、偶数線の全ての点は共同電極に対する負の電
圧で駆動し、その後、第２個のフレームの奇数線の全て
の点を共同電極に対する負の電圧で駆動し、偶数線の全
ての点を共同電極に対する正の電圧で駆動する。
奇数線の全ての点をもし共同電極に対する正の電圧で駆
動すれば、偶数線の全ての点は共同電極に対する負の電
圧で駆動し、その後、第２個のフレームの奇数線の全て
の点を共同電極に対する負の電圧で駆動し、偶数線の全
ての点を共同電極に対する正の電圧で駆動する。
【０００５】図５はＫ行×Ｌ列（Ｋ ｃｏｌｕｍｎｓ
ｂｙ Ｌ ｒｏｗｓ）のアクティブＴＦＴ ＬＣＤの駆
動構造を示す。図示されるように、水平方向にもしＫ個
の画素９０１が必要であれば、即ちＫ個のチャネルのソ
ース駆動ユニット９０２（Ｓｏｕｒｃｅ Ｄｒｉｖｅ
Ｕｎｉｔ；ＳＤＵ）で駆動せねばならない。垂直方向は
即ちゲートドライバ９０３により順に各走査線９０４
（Ｌｉｎｅ）の各画素９０１の電圧駆動モードとされ並
びに画素９０１の駆動電極上に保持する。
ｂｙ Ｌ ｒｏｗｓ）のアクティブＴＦＴ ＬＣＤの駆
動構造を示す。図示されるように、水平方向にもしＫ個
の画素９０１が必要であれば、即ちＫ個のチャネルのソ
ース駆動ユニット９０２（Ｓｏｕｒｃｅ Ｄｒｉｖｅ
Ｕｎｉｔ；ＳＤＵ）で駆動せねばならない。垂直方向は
即ちゲートドライバ９０３により順に各走査線９０４
（Ｌｉｎｅ）の各画素９０１の電圧駆動モードとされ並
びに画素９０１の駆動電極上に保持する。
【０００６】図６はさらに一つの、アクティブＴＦＴ
ＬＣＤ用のソース駆動ユニット９０２を示し、それは極
性切換え信号ＰＮ（Ｐｏｌａｒｉｔｙ Ｓｗｉｔｃｈ）
の制御するマルチプレクサ９１１（ＭＵＸ）を具え、正
の極性のディジタル・アナログ変換器９１２（ｐｏｓｉ
ｔｉｖｅ ＤＡＣ；Ｐ−ＤＡＣ）或いは負の極性のディ
ジタル・アナログ変換器９１３（ｎｅｇａｔｉｖｅ Ｄ
ＡＣ；Ｎ−ＤＡＣ）の出力を演算増幅器９１４で構成し
た電圧フォロワに提供し、駆動能力を増幅して駆動出力
ＤＲＶＯを発生し、さらに出力許可（Ｏｕｔｐｕｔ Ｅ
ｎａｂｌｅ；ＯＥ）信号の制御する相補式伝送ゲート９
１５（ＣＭＯＳ ｔｒａｎｓｍｉｓｓｉｏｎ ｇａｔ
ｅ）が駆動電圧ＶＬＣＤをＴＦＴ ＬＣＤのパネルの駆
動行のライン上に出力する。その作業波形は図７に示さ
れるとおりであり、そのうち、Ｐ−ＤＡＣ９１２及びＮ
−ＤＡＣ９１３が入力ディジタルデータ制御を受けて対
応輝度が必要とする駆動電圧を発生し、Ｐ−ＤＡＣ９１
２及びＮ−ＤＡＣ９１３の出力がほぼ相似とされるがた
だし共同電極電圧に対称で、これによりＡＣ駆動の要求
に符合する。
ＬＣＤ用のソース駆動ユニット９０２を示し、それは極
性切換え信号ＰＮ（Ｐｏｌａｒｉｔｙ Ｓｗｉｔｃｈ）
の制御するマルチプレクサ９１１（ＭＵＸ）を具え、正
の極性のディジタル・アナログ変換器９１２（ｐｏｓｉ
ｔｉｖｅ ＤＡＣ；Ｐ−ＤＡＣ）或いは負の極性のディ
ジタル・アナログ変換器９１３（ｎｅｇａｔｉｖｅ Ｄ
ＡＣ；Ｎ−ＤＡＣ）の出力を演算増幅器９１４で構成し
た電圧フォロワに提供し、駆動能力を増幅して駆動出力
ＤＲＶＯを発生し、さらに出力許可（Ｏｕｔｐｕｔ Ｅ
ｎａｂｌｅ；ＯＥ）信号の制御する相補式伝送ゲート９
１５（ＣＭＯＳ ｔｒａｎｓｍｉｓｓｉｏｎ ｇａｔ
ｅ）が駆動電圧ＶＬＣＤをＴＦＴ ＬＣＤのパネルの駆
動行のライン上に出力する。その作業波形は図７に示さ
れるとおりであり、そのうち、Ｐ−ＤＡＣ９１２及びＮ
−ＤＡＣ９１３が入力ディジタルデータ制御を受けて対
応輝度が必要とする駆動電圧を発生し、Ｐ−ＤＡＣ９１
２及びＮ−ＤＡＣ９１３の出力がほぼ相似とされるがた
だし共同電極電圧に対称で、これによりＡＣ駆動の要求
に符合する。
【０００７】節電のために、該Ｐ−ＤＡＣ９１２及びＮ
−ＤＡＣ９１３の出力電圧範囲は通常、ＶＳＳ＋０．１
ＶからＶＤＤ−０．１Ｖとされる。これにより、ソース
駆動ユニット９０２内で用いる演算増幅器９１４はフル
レールツーレール（Ｆｕｌｌｒａｉｌ−ｔｏ−ｒａｉ
ｌ）の能力を有していなければならない。且つ、出力が
共同電極の電圧より高い時には、極めて大きな電流ソー
スアウト能力（Ｃｕｒｒｅｎｔ ｓｏｕｒｃｅ ｏｕ
ｔ）能力を有する必要があり、これによりＴＦＴＬＣＤ
の負荷電容（パネル上の配線雑散電容）を快速充電して
高電位となす。このほか、出力が共同電極の電圧より低
い時は、極めて大きな電流シンク（ｃｕｒｒｅｎｔ ｓ
ｉｎｋ）能力を必要とし、これによりＴＦＴ ＬＣＤの
負荷電容上のもとの高電位を速やかに放電して駆動する
低電位となす。
−ＤＡＣ９１３の出力電圧範囲は通常、ＶＳＳ＋０．１
ＶからＶＤＤ−０．１Ｖとされる。これにより、ソース
駆動ユニット９０２内で用いる演算増幅器９１４はフル
レールツーレール（Ｆｕｌｌｒａｉｌ−ｔｏ−ｒａｉ
ｌ）の能力を有していなければならない。且つ、出力が
共同電極の電圧より高い時には、極めて大きな電流ソー
スアウト能力（Ｃｕｒｒｅｎｔ ｓｏｕｒｃｅ ｏｕ
ｔ）能力を有する必要があり、これによりＴＦＴＬＣＤ
の負荷電容（パネル上の配線雑散電容）を快速充電して
高電位となす。このほか、出力が共同電極の電圧より低
い時は、極めて大きな電流シンク（ｃｕｒｒｅｎｔ ｓ
ｉｎｋ）能力を必要とし、これによりＴＦＴ ＬＣＤの
負荷電容上のもとの高電位を速やかに放電して駆動する
低電位となす。
【０００８】この要求に符合させるため、伝統的なソー
ス駆動ユニットが用いる演算増幅器は図８に示されるよ
うに、一種のフルレールツーレールのＡＢ類演算増幅器
とされる（米国パテントＵＳ６，１００，７６２参
照）。それは一つのｎＭＯＳ対（Ｎ１，Ｎ２）で組成さ
れた差動増幅器と一つのｐＭＯＳ対（Ｐ１，Ｐ２）で組
成された差動増幅器を並列に連接されて入力する。両者
の出力電流は電流鏡（Ｎ５９，Ｎ１０，Ｎ１２，Ｎ１
３，Ｎ１４とＰ１０，Ｐ１１，Ｐ１２で組成されたＡＢ
類増幅器を演算増幅器として駆動して出力され、極めて
大きな電流ソースとシンク能力を獲得する。
ス駆動ユニットが用いる演算増幅器は図８に示されるよ
うに、一種のフルレールツーレールのＡＢ類演算増幅器
とされる（米国パテントＵＳ６，１００，７６２参
照）。それは一つのｎＭＯＳ対（Ｎ１，Ｎ２）で組成さ
れた差動増幅器と一つのｐＭＯＳ対（Ｐ１，Ｐ２）で組
成された差動増幅器を並列に連接されて入力する。両者
の出力電流は電流鏡（Ｎ５９，Ｎ１０，Ｎ１２，Ｎ１
３，Ｎ１４とＰ１０，Ｐ１１，Ｐ１２で組成されたＡＢ
類増幅器を演算増幅器として駆動して出力され、極めて
大きな電流ソースとシンク能力を獲得する。
【０００９】前述の周知の演算増幅器の欠点は、その直
流オフセット（ＤＣ ｏｆｆｓｅｔ）が極めて大きいこ
とである。その原因は、ＣＭＯＳ工程内で各ＭＯＳのス
レショルド電圧ＶTHの差異が常に±数ｍＶから±数十ｍ
Ｖに達することにあり、このような差異が直流オフセッ
ト発生の主要な成因となるのである。このようなフルレ
ールツーレールのＡＢ類演算増幅器のスレショルド電圧
ＶTHの差異により引き起こされる直流オフセットは特に
厳重であり、その分析は以下のようになる。
流オフセット（ＤＣ ｏｆｆｓｅｔ）が極めて大きいこ
とである。その原因は、ＣＭＯＳ工程内で各ＭＯＳのス
レショルド電圧ＶTHの差異が常に±数ｍＶから±数十ｍ
Ｖに達することにあり、このような差異が直流オフセッ
ト発生の主要な成因となるのである。このようなフルレ
ールツーレールのＡＢ類演算増幅器のスレショルド電圧
ＶTHの差異により引き起こされる直流オフセットは特に
厳重であり、その分析は以下のようになる。
【数１】 そのうち、ｇｍpi，ｇｍNJ はｐＭＯＳトランジスタ
（Ｐｉ，ｉ＝１，２，３．．．）及びｎＭＯＳトランジ
スタ（Ｎｊ，ｊ＝１，２，３．．．）の変換電導（Ｔｒ
ａｎｓｆｅｒｃｏｎｄｕｃｔａｎｃｅ）を代表し、
（Ｐｉ，ｉ＝１，２，３．．．）及びｎＭＯＳトランジ
スタ（Ｎｊ，ｊ＝１，２，３．．．）の変換電導（Ｔｒ
ａｎｓｆｅｒｃｏｎｄｕｃｔａｎｃｅ）を代表し、
【数２】 は導通電流の違いにより相互に同じでなく、
【数３】 はｎＭＯＳ差動対（Ｄｉｆｆｅｒｅｎｔｉａｌ ｐａｉ
ｒ）Ｎ１及びＮ２のスレショルド電圧差異を代表し、そ
の他の差動対或いは電流鏡対（Ｃｕｒｒｅｎｔｍｉｒｒ
ｏｒ ｐａｉｒ）もまた同じ符合で代表される。
ｒ）Ｎ１及びＮ２のスレショルド電圧差異を代表し、そ
の他の差動対或いは電流鏡対（Ｃｕｒｒｅｎｔｍｉｒｒ
ｏｒ ｐａｉｒ）もまた同じ符合で代表される。
【００１０】実務上、点電圧段
【数４】 の時、このようなＡＢ類演算増幅器の直流オフセットは
常に±１５ｍＶに達し、時には±２０ｍＶに至り、低点
電圧
常に±１５ｍＶに達し、時には±２０ｍＶに至り、低点
電圧
【数５】 の時、甚だしくは±４０ｍＶになる。
【００１１】一つのアクティブＴＦＴ ＬＣＤは数千チ
ャネルのソース駆動ユニットを使用し、もし各チャネル
間にこのような大きな直流オフセットの差異が存在する
と、各画素を駆動する電圧に異なる固定誤差があり、こ
のため各点間に輝度の不均一が形成され、これにより表
示の画面の均一度が不良となる問題が形成された。
ャネルのソース駆動ユニットを使用し、もし各チャネル
間にこのような大きな直流オフセットの差異が存在する
と、各画素を駆動する電圧に異なる固定誤差があり、こ
のため各点間に輝度の不均一が形成され、これにより表
示の画面の均一度が不良となる問題が形成された。
【００１２】このほか、このようなＡＢ類演算増幅器の
ゲインは極めて大きく、さらに図８に示される節点Ｂの
雑散電容が加わり、出力抵抗中に含まれるインダクタン
ス成分を引き起こし、このインダクタンス成分が液晶デ
ィスプレイの電容と共振し、ピークゲインを発生し、増
幅器のゲインマージン不足により容易に振動する。振動
を防止するためには補償電容ＣＣを増大しなければなら
ないが、補償電容ＣＣを増大すると、増幅器の周波数幅
が極めて低くなり、電圧変動率（Ｖｏｌｔａｇｅ ｓｋ
ｅｗ ｒａｔｅ）不足を形成し、液晶ディスプレイ負荷
を高速駆動不能となる。このためｎＭＯＳ及びｐＭＯＳ
トランジスタＮ４及びＰ４を加えることにより、ターボ
バイアス（Ｔｕｒｂｏ ｂｉａｓ）となし、以てコモン
モードポジティブフィードバック（Ｃｏｍｍｏｎ ｍｏ
ｄｅ ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ）を提供し
て電圧変動率を加速する。しかし、図９に示されるよう
に、コモンモードポジティブフィードバックを加える
と、波形の前縁に極めて大きなオーバーシュート量（Ｏ
ｖｅｒｓｈｏｏｔ）が引き起こされ、オーバーシュート
量が消失するのを待ってからでなければ、この電圧を抽
出し並びにＬＣＤの駆動電極に保持することができな
い。このため依然として駆動速度を制限した。
ゲインは極めて大きく、さらに図８に示される節点Ｂの
雑散電容が加わり、出力抵抗中に含まれるインダクタン
ス成分を引き起こし、このインダクタンス成分が液晶デ
ィスプレイの電容と共振し、ピークゲインを発生し、増
幅器のゲインマージン不足により容易に振動する。振動
を防止するためには補償電容ＣＣを増大しなければなら
ないが、補償電容ＣＣを増大すると、増幅器の周波数幅
が極めて低くなり、電圧変動率（Ｖｏｌｔａｇｅ ｓｋ
ｅｗ ｒａｔｅ）不足を形成し、液晶ディスプレイ負荷
を高速駆動不能となる。このためｎＭＯＳ及びｐＭＯＳ
トランジスタＮ４及びＰ４を加えることにより、ターボ
バイアス（Ｔｕｒｂｏ ｂｉａｓ）となし、以てコモン
モードポジティブフィードバック（Ｃｏｍｍｏｎ ｍｏ
ｄｅ ｐｏｓｉｔｉｖｅ ｆｅｅｄｂａｃｋ）を提供し
て電圧変動率を加速する。しかし、図９に示されるよう
に、コモンモードポジティブフィードバックを加える
と、波形の前縁に極めて大きなオーバーシュート量（Ｏ
ｖｅｒｓｈｏｏｔ）が引き起こされ、オーバーシュート
量が消失するのを待ってからでなければ、この電圧を抽
出し並びにＬＣＤの駆動電極に保持することができな
い。このため依然として駆動速度を制限した。
【００１３】特開平０９−０１８２５３号に示される演
算増幅回路中、そのソース駆動ユニットは半分の個数の
ｎＭＯＳ差動入力のＡ類増幅器を使用し、ソース増幅器
として大きな電流ソースアウト能力を提供し、及び半分
の個数のｐＭＯＳ差動入力のＡ類増幅器を使用し、シン
ク増幅器として大きな電流シンク能力を提供し、そのう
ちソース増幅器の入力は永遠にＰ−ＤＡＣに連接し、シ
ンク増幅器の入力は永遠にＮ−ＤＡＣに連接する。
算増幅回路中、そのソース駆動ユニットは半分の個数の
ｎＭＯＳ差動入力のＡ類増幅器を使用し、ソース増幅器
として大きな電流ソースアウト能力を提供し、及び半分
の個数のｐＭＯＳ差動入力のＡ類増幅器を使用し、シン
ク増幅器として大きな電流シンク能力を提供し、そのう
ちソース増幅器の入力は永遠にＰ−ＤＡＣに連接し、シ
ンク増幅器の入力は永遠にＮ−ＤＡＣに連接する。
【００１４】前述の回路構造は低直流オフセットの特性
を提供するが、そのソース増幅器は永遠にただ電流ソー
スアウト能力が強いだけで、プルロー（Ｐｕｌｌ ｌｏ
ｗ）能力はただμＡレベルしか有さない。このため、も
しある１条の走査線の出力駆動電圧が前の１条の線の出
力駆動電圧より非常に低いと、非常に長い時間をかけて
必要な電圧まで引き下げなければならない（即ち共同電
極の電圧より大きい）。同様にシンク増幅器もプルハイ
（Ｐｕｌｌ ｈｉｇｈ）非常に緩慢である問題を有し、
このためシステムが電位リセット作業を必要とし（Ｐｏ
ｔｅｎｔｉａｌｒｅｓｅｔ）、即ち各２条線間ごとにＣ
ＭＯＳ伝送ゲートで速やかに液晶ディスプレイの負荷電
容を充電或いは放電させて共同電極の電圧とする必要が
ある。このため回路と制御信号の複雑度が増し、更に厳
重なことは、電位リセットにも数μｓ時間が必要で、こ
のため駆動速度が制限されうることであった。
を提供するが、そのソース増幅器は永遠にただ電流ソー
スアウト能力が強いだけで、プルロー（Ｐｕｌｌ ｌｏ
ｗ）能力はただμＡレベルしか有さない。このため、も
しある１条の走査線の出力駆動電圧が前の１条の線の出
力駆動電圧より非常に低いと、非常に長い時間をかけて
必要な電圧まで引き下げなければならない（即ち共同電
極の電圧より大きい）。同様にシンク増幅器もプルハイ
（Ｐｕｌｌ ｈｉｇｈ）非常に緩慢である問題を有し、
このためシステムが電位リセット作業を必要とし（Ｐｏ
ｔｅｎｔｉａｌｒｅｓｅｔ）、即ち各２条線間ごとにＣ
ＭＯＳ伝送ゲートで速やかに液晶ディスプレイの負荷電
容を充電或いは放電させて共同電極の電圧とする必要が
ある。このため回路と制御信号の複雑度が増し、更に厳
重なことは、電位リセットにも数μｓ時間が必要で、こ
のため駆動速度が制限されうることであった。
【００１５】このほか、前述の回路構造のドライバ中の
半分の個数は、大きな電流ソース出力を有し、もう半分
の個数の電流ソースアウト能力はただμＡレベルにすぎ
ない。ゆえに、線反転駆動を行えず、なぜなら、線反転
駆動時には、全ての該線の画素は同時に共同電極に対す
る正の電圧で駆動するか或いは同時に共同電極に対する
負の電圧で駆動しなければならず、ゆえにその機能と用
途が制限されるためである。このため前述の周知の回路
は改善の必要があった。
半分の個数は、大きな電流ソース出力を有し、もう半分
の個数の電流ソースアウト能力はただμＡレベルにすぎ
ない。ゆえに、線反転駆動を行えず、なぜなら、線反転
駆動時には、全ての該線の画素は同時に共同電極に対す
る正の電圧で駆動するか或いは同時に共同電極に対する
負の電圧で駆動しなければならず、ゆえにその機能と用
途が制限されるためである。このため前述の周知の回路
は改善の必要があった。
【００１６】以上から、以上の問題を解決できる液晶デ
ィスプレイのソース駆動増幅器の提供が求められてい
た。
ィスプレイのソース駆動増幅器の提供が求められてい
た。
【００１７】
【発明が解決しようとする課題】本発明の目的は、一種
の液晶ディスプレイのソース駆動増幅器を提供すること
にあり、それは、有効に直流オフセット問題を解決し、
並びに点反転及び線反転のシステムに用いられて、電位
リセットの必要がないものとする。
の液晶ディスプレイのソース駆動増幅器を提供すること
にあり、それは、有効に直流オフセット問題を解決し、
並びに点反転及び線反転のシステムに用いられて、電位
リセットの必要がないものとする。
【００１８】本発明の液晶ディスプレイのソース駆動増
幅器は、極性切換え信号によりｎＭＯＳ差動増幅回路或
いはバイアス回路に切り換えられる第１入力回路と、該
極性切換え信号によりバイアス回路或いはｐＭＯＳ差動
増幅回路に切り換えられる第２入力回路とを具えてい
る。そのうち、極性切換え信号が第１状態の時、該第
１、第２入力回路はそれぞれｎＭＯＳ差動増幅回路とバ
イアス回路に切り換えられ、該極性切換え信号が第２状
態の時、該第１、第２入力回路はそれぞれバイアス回路
とｐＭＯＳ差動増幅回路に切り換えられる。及び、出力
トランジスタ対を具え、それはｎＭＯＳトランジスタと
ｐＭＯＳトランジスタを具え、ｎＭＯＳ差動増幅回路に
切り換えられた第１出力回路の出力が該出力トランジス
タ対のｐＭＯＳトランジスタを駆動して、ソースアウト
の増幅出力レベルとされ、並びに該ｎＭＯＳトランジス
タの提供する電流を以てバイアス電圧とされ、ｐＭＯＳ
差動増幅回路の第２出力回路の出力が該出力トランジス
タ対のｎＭＯＳトランジスタを駆動し、シンクの増幅出
力レベルとされ、並びにｐＭＯＳトランジスタの提供す
る電流でバイアス電圧とされる。
幅器は、極性切換え信号によりｎＭＯＳ差動増幅回路或
いはバイアス回路に切り換えられる第１入力回路と、該
極性切換え信号によりバイアス回路或いはｐＭＯＳ差動
増幅回路に切り換えられる第２入力回路とを具えてい
る。そのうち、極性切換え信号が第１状態の時、該第
１、第２入力回路はそれぞれｎＭＯＳ差動増幅回路とバ
イアス回路に切り換えられ、該極性切換え信号が第２状
態の時、該第１、第２入力回路はそれぞれバイアス回路
とｐＭＯＳ差動増幅回路に切り換えられる。及び、出力
トランジスタ対を具え、それはｎＭＯＳトランジスタと
ｐＭＯＳトランジスタを具え、ｎＭＯＳ差動増幅回路に
切り換えられた第１出力回路の出力が該出力トランジス
タ対のｐＭＯＳトランジスタを駆動して、ソースアウト
の増幅出力レベルとされ、並びに該ｎＭＯＳトランジス
タの提供する電流を以てバイアス電圧とされ、ｐＭＯＳ
差動増幅回路の第２出力回路の出力が該出力トランジス
タ対のｎＭＯＳトランジスタを駆動し、シンクの増幅出
力レベルとされ、並びにｐＭＯＳトランジスタの提供す
る電流でバイアス電圧とされる。
【００１９】本発明の設計は新規で、産業上の利用を提
供し、且つ確実に増進された機能を有する。
供し、且つ確実に増進された機能を有する。
【００２０】
【課題を解決するための手段】請求項１の発明は、極性
切換え信号により切り換えられてｎＭＯＳ差動増幅回路
或いはバイアス回路とされる第１入力回路と、第２入力
回路とされ、該極性切換え信号により切り換えられてバ
イアス回路或いはｐＭＯＳ差動増幅回路とされ、極性切
換え信号が第１状態の時、該第１入力回路と第２入力回
路がそれぞれ切り換えられてｎＭＯＳ差動増幅回路とバ
イアス回路とされ、該極性切換え信号が第２状態の時、
該第１入力回路と第２入力回路がそれぞれ切り換えられ
てバイアス回路とｐＭＯＳ差動増幅回路とされる、上記
第２入力回路と、出力トランジスタ対とされ、ｎＭＯＳ
トランジスタとｐＭＯＳトランジスタを具え、切り換え
られてｎＭＯＳ差動増幅回路とされた第１出力回路の出
力が該出力トランジスタ対のｐＭＯＳトランジスタを駆
動し、ソースアウトの増幅出力レベルとされ、並びに該
ｎＭＯＳトランジスタの提供する電流を以てバイアス電
圧とされ、ｐＭＯＳ差動増幅回路の第２出力回路の出力
が該出力トランジスタ対のｎＭＯＳトランジスタを駆動
し、シンクの増幅出力レベルとされ、並びにｐＭＯＳト
ランジスタの提供する電流でバイアス電圧とされる、上
記出力トランジスタ対と、を具えたことを特徴とする、
液晶ディスプレイのソース駆動増幅器としている。請求
項２の発明は、前記第１入力回路が第１から第３ｎＭＯ
Ｓトランジスタと第４から第７ｐＭＯＳトランジスタで
組成され、第１及び第２ｎＭＯＳトランジスタのソース
が第３ｎＭＯＳトランジスタ及び第７ｐＭＯＳトランジ
スタのドレインに連接され、第１ｎＭＯＳトランジス
タ、第６及び第４ｐＭＯＳトランジスタのドレインが一
つに連接され、さらに第５ｐＭＯＳトランジスタのゲー
トとドレインが相互に連接され、さらに第４ｐＭＯＳト
ランジスタのゲート、第６及び第７ｐＭＯＳトランジス
タのソース及び第２ｎＭＯＳトランジスタのドレインと
相互に連接され、第１及び第２ｎＭＯＳトランジスタの
ゲートがそれぞれ第１及び第２差動電圧入力端に連接さ
れ、第３ｎＭＯＳトランジスタのゲートが第１バイアス
端に連接され、そのソースがシステム低電位に連接さ
れ、第４ｐＭＯＳ及び第５ｐＭＯＳトランジスタのソー
スが電圧源に連接され、第６及び第７ｐＭＯＳトランジ
スタのゲートが該極性切換え信号端に連接されたことを
特徴とする、請求項１に記載の液晶ディスプレイのソー
ス駆動増幅器としている。請求項３の発明は、前記第２
入力回路が第１から第３ｐＭＯＳトランジスタと第４か
ら第７ｎＭＯＳトランジスタで組成され、第１及び第２
ｐＭＯＳトランジスタのソースが第３ｐＭＯＳトランジ
スタ及び第７ｎＭＯＳトランジスタのドレインに連接さ
れ、第１ｐＭＯＳトランジスタ、第６及び第４ｎＭＯＳ
トランジスタのドレインが一つに連接され、第５ｎＭＯ
Ｓトランジスタのゲートとドレインが相互に連接され、
さらに第４ｎＭＯＳトランジスタのゲート、第６及び第
７ｎＭＯＳトランジスタのソース及び第２ｐＭＯＳトラ
ンジスタのドレインと相互に連接され、第１及び第２ｐ
ＭＯＳトランジスタのゲートがそれぞれ第１及び第２差
動電圧入力端に連接され、第３ｐＭＯＳトランジスタの
ゲートが第２バイアス端に連接され、そのソースが電圧
源に連接され、第４及び第５ｎＭＯＳトランジスタのソ
ースがシステム低電位に連接され、第６及び第７ｎＭＯ
Ｓトランジスタのゲートが該極性切換え信号端に連接さ
れたことを特徴とする、請求項２に記載の液晶ディスプ
レイのソース駆動増幅器としている。請求項４の発明
は、前記液晶ディスプレイのソース駆動増幅器におい
て、補償電容と、切換え回路とされ、該極性切換え信号
が第１状態の時に、第１入力回路の出力を切り換えて該
補償電容に連接し、該極性切換え信号が第２状態の時、
第２入力回路の出力を切り換えて該補償電容に連接す
る、上記切換え回路と、を具えたことを特徴とする、請
求項３に記載の液晶ディスプレイのソース駆動増幅器と
している。請求項５の発明は、前記液晶ディスプレイの
ソース駆動増幅器において、インバータとされ、極性切
換え信号を反転して反転極性切換え信号を発生し、並び
に切換え回路に入力して極性切換え信号の状態の判断に
供することを特徴とする、請求項４に記載の液晶ディス
プレイのソース駆動増幅器としている。請求項６の発明
は、前記液晶ディスプレイのソース駆動増幅器におい
て、インバータが一つのｐＭＯＳトランジスタと一つの
ｎＭＯＳトランジスタで組成されて、極性切換え信号を
反転して反転信号を発生することを特徴とする、請求項
４に記載の液晶ディスプレイのソース駆動増幅器として
いる。請求項７の発明は、前記液晶ディスプレイのソー
ス駆動増幅器において、出力トランジスタ対が一つのｐ
ＭＯＳトランジスタが一つのｎＭＯＳトランジスタに連
接されて形成され、これら二つのトランジスタのドレイ
ンが補償電容の一端に連接されたことを特徴とする、請
求項４に記載の液晶ディスプレイのソース駆動増幅器と
している。請求項８の発明は、前記液晶ディスプレイの
ソース駆動増幅器において、切換え回路が一つのｐＭＯ
Ｓトランジスタと一つのｎＭＯＳトランジスタで組成さ
れ、これら二つのトランジスタのゲートが相互に連接さ
れ且つインバータの出力端に連接され、これら二つのト
ランジスタのドレインが相互に連接され並びに補償電容
のもう一端に連接され、該切換え回路のｐＭＯＳトラン
ジスタのソースと第１入力回路の第１ｎＭＯＳトランジ
スタのドレイン及び該出力トランジスタ対のｐＭＯＳト
ランジスタのゲートが相互に連接され、該切換え回路の
ｎＭＯＳトランジスタのソースと第２入力回路の第１ｐ
ＭＯＳトランジスタのドレイン及び該出力トランジスタ
対のｎＭＯＳトランジスタのゲートが相互に連接された
ことを特徴とする、請求項７に記載の液晶ディスプレイ
のソース駆動増幅器としている。請求項９の発明は、前
記液晶ディスプレイのソース駆動増幅器において、極性
切換え信号の第１状態が電圧源電位とされたことを特徴
とする、請求項８に記載の液晶ディスプレイのソース駆
動増幅器としている。請求項１０の発明は、前記液晶デ
ィスプレイのソース駆動増幅器において、極性切換え信
号の第２状態がシステム低電位とされたことを特徴とす
る、請求項８に記載の液晶ディスプレイのソース駆動増
幅器としている。
切換え信号により切り換えられてｎＭＯＳ差動増幅回路
或いはバイアス回路とされる第１入力回路と、第２入力
回路とされ、該極性切換え信号により切り換えられてバ
イアス回路或いはｐＭＯＳ差動増幅回路とされ、極性切
換え信号が第１状態の時、該第１入力回路と第２入力回
路がそれぞれ切り換えられてｎＭＯＳ差動増幅回路とバ
イアス回路とされ、該極性切換え信号が第２状態の時、
該第１入力回路と第２入力回路がそれぞれ切り換えられ
てバイアス回路とｐＭＯＳ差動増幅回路とされる、上記
第２入力回路と、出力トランジスタ対とされ、ｎＭＯＳ
トランジスタとｐＭＯＳトランジスタを具え、切り換え
られてｎＭＯＳ差動増幅回路とされた第１出力回路の出
力が該出力トランジスタ対のｐＭＯＳトランジスタを駆
動し、ソースアウトの増幅出力レベルとされ、並びに該
ｎＭＯＳトランジスタの提供する電流を以てバイアス電
圧とされ、ｐＭＯＳ差動増幅回路の第２出力回路の出力
が該出力トランジスタ対のｎＭＯＳトランジスタを駆動
し、シンクの増幅出力レベルとされ、並びにｐＭＯＳト
ランジスタの提供する電流でバイアス電圧とされる、上
記出力トランジスタ対と、を具えたことを特徴とする、
液晶ディスプレイのソース駆動増幅器としている。請求
項２の発明は、前記第１入力回路が第１から第３ｎＭＯ
Ｓトランジスタと第４から第７ｐＭＯＳトランジスタで
組成され、第１及び第２ｎＭＯＳトランジスタのソース
が第３ｎＭＯＳトランジスタ及び第７ｐＭＯＳトランジ
スタのドレインに連接され、第１ｎＭＯＳトランジス
タ、第６及び第４ｐＭＯＳトランジスタのドレインが一
つに連接され、さらに第５ｐＭＯＳトランジスタのゲー
トとドレインが相互に連接され、さらに第４ｐＭＯＳト
ランジスタのゲート、第６及び第７ｐＭＯＳトランジス
タのソース及び第２ｎＭＯＳトランジスタのドレインと
相互に連接され、第１及び第２ｎＭＯＳトランジスタの
ゲートがそれぞれ第１及び第２差動電圧入力端に連接さ
れ、第３ｎＭＯＳトランジスタのゲートが第１バイアス
端に連接され、そのソースがシステム低電位に連接さ
れ、第４ｐＭＯＳ及び第５ｐＭＯＳトランジスタのソー
スが電圧源に連接され、第６及び第７ｐＭＯＳトランジ
スタのゲートが該極性切換え信号端に連接されたことを
特徴とする、請求項１に記載の液晶ディスプレイのソー
ス駆動増幅器としている。請求項３の発明は、前記第２
入力回路が第１から第３ｐＭＯＳトランジスタと第４か
ら第７ｎＭＯＳトランジスタで組成され、第１及び第２
ｐＭＯＳトランジスタのソースが第３ｐＭＯＳトランジ
スタ及び第７ｎＭＯＳトランジスタのドレインに連接さ
れ、第１ｐＭＯＳトランジスタ、第６及び第４ｎＭＯＳ
トランジスタのドレインが一つに連接され、第５ｎＭＯ
Ｓトランジスタのゲートとドレインが相互に連接され、
さらに第４ｎＭＯＳトランジスタのゲート、第６及び第
７ｎＭＯＳトランジスタのソース及び第２ｐＭＯＳトラ
ンジスタのドレインと相互に連接され、第１及び第２ｐ
ＭＯＳトランジスタのゲートがそれぞれ第１及び第２差
動電圧入力端に連接され、第３ｐＭＯＳトランジスタの
ゲートが第２バイアス端に連接され、そのソースが電圧
源に連接され、第４及び第５ｎＭＯＳトランジスタのソ
ースがシステム低電位に連接され、第６及び第７ｎＭＯ
Ｓトランジスタのゲートが該極性切換え信号端に連接さ
れたことを特徴とする、請求項２に記載の液晶ディスプ
レイのソース駆動増幅器としている。請求項４の発明
は、前記液晶ディスプレイのソース駆動増幅器におい
て、補償電容と、切換え回路とされ、該極性切換え信号
が第１状態の時に、第１入力回路の出力を切り換えて該
補償電容に連接し、該極性切換え信号が第２状態の時、
第２入力回路の出力を切り換えて該補償電容に連接す
る、上記切換え回路と、を具えたことを特徴とする、請
求項３に記載の液晶ディスプレイのソース駆動増幅器と
している。請求項５の発明は、前記液晶ディスプレイの
ソース駆動増幅器において、インバータとされ、極性切
換え信号を反転して反転極性切換え信号を発生し、並び
に切換え回路に入力して極性切換え信号の状態の判断に
供することを特徴とする、請求項４に記載の液晶ディス
プレイのソース駆動増幅器としている。請求項６の発明
は、前記液晶ディスプレイのソース駆動増幅器におい
て、インバータが一つのｐＭＯＳトランジスタと一つの
ｎＭＯＳトランジスタで組成されて、極性切換え信号を
反転して反転信号を発生することを特徴とする、請求項
４に記載の液晶ディスプレイのソース駆動増幅器として
いる。請求項７の発明は、前記液晶ディスプレイのソー
ス駆動増幅器において、出力トランジスタ対が一つのｐ
ＭＯＳトランジスタが一つのｎＭＯＳトランジスタに連
接されて形成され、これら二つのトランジスタのドレイ
ンが補償電容の一端に連接されたことを特徴とする、請
求項４に記載の液晶ディスプレイのソース駆動増幅器と
している。請求項８の発明は、前記液晶ディスプレイの
ソース駆動増幅器において、切換え回路が一つのｐＭＯ
Ｓトランジスタと一つのｎＭＯＳトランジスタで組成さ
れ、これら二つのトランジスタのゲートが相互に連接さ
れ且つインバータの出力端に連接され、これら二つのト
ランジスタのドレインが相互に連接され並びに補償電容
のもう一端に連接され、該切換え回路のｐＭＯＳトラン
ジスタのソースと第１入力回路の第１ｎＭＯＳトランジ
スタのドレイン及び該出力トランジスタ対のｐＭＯＳト
ランジスタのゲートが相互に連接され、該切換え回路の
ｎＭＯＳトランジスタのソースと第２入力回路の第１ｐ
ＭＯＳトランジスタのドレイン及び該出力トランジスタ
対のｎＭＯＳトランジスタのゲートが相互に連接された
ことを特徴とする、請求項７に記載の液晶ディスプレイ
のソース駆動増幅器としている。請求項９の発明は、前
記液晶ディスプレイのソース駆動増幅器において、極性
切換え信号の第１状態が電圧源電位とされたことを特徴
とする、請求項８に記載の液晶ディスプレイのソース駆
動増幅器としている。請求項１０の発明は、前記液晶デ
ィスプレイのソース駆動増幅器において、極性切換え信
号の第２状態がシステム低電位とされたことを特徴とす
る、請求項８に記載の液晶ディスプレイのソース駆動増
幅器としている。
【００２１】
【発明の実施の形態】本発明の液晶ディスプレイのソー
ス駆動増幅器の一つの実施例について、図１を参照され
たい。それは、第１入力回路１１、第２入力回路１２、
インバータ１３、切換え回路１４、補償電容ＣＣ、及び
出力トランジスタ対１５で組成されている。そのうち第
１及び第２入力回路１１及び１２はほぼ対称状を呈し、
並びに駆動システムにより既存の極性切換え信号端ＰＮ
により増幅器の構造を切り換える。
ス駆動増幅器の一つの実施例について、図１を参照され
たい。それは、第１入力回路１１、第２入力回路１２、
インバータ１３、切換え回路１４、補償電容ＣＣ、及び
出力トランジスタ対１５で組成されている。そのうち第
１及び第２入力回路１１及び１２はほぼ対称状を呈し、
並びに駆動システムにより既存の極性切換え信号端ＰＮ
により増幅器の構造を切り換える。
【００２２】前述の第１入力回路１１はｎＭＯＳトラン
ジスタＮ１、Ｎ２、Ｎ３及びｐＭＯＳトランジスタＰ
４、Ｐ５、Ｐ６、Ｐ７で組成されている。そのうち、ト
ランジスタＮ１及びＮ２のソースはトランジスタＮ３及
びＰ７のドレインに連接され、トランジスタＮ１、Ｐ６
及びＰ４のドレインは一つに連接され、トランジスタＰ
５のゲートとドレインが相互に連接され、さらにトラン
ジスタＰ４のゲート、トランジスタＰ６、Ｐ７のソース
及びトランジスタＮ２のドレインと連接され、トランジ
スタＮ１とＮ２のゲートがそれぞれ二つの差動電圧入力
端ＩＰ及びＩＮに連接され、トランジスタＮ３のゲート
がバイアス端ＶＢ２に連接され、そのソースがシステム
低電位ＶＳＳに連接され、トランジスタＰ４とＰ５のソ
ースが電圧源ＶＤＤに連接され、トランジスタＰ６とＰ
７のゲートが該極性切換え信号端ＰＮに連接されてい
る。
ジスタＮ１、Ｎ２、Ｎ３及びｐＭＯＳトランジスタＰ
４、Ｐ５、Ｐ６、Ｐ７で組成されている。そのうち、ト
ランジスタＮ１及びＮ２のソースはトランジスタＮ３及
びＰ７のドレインに連接され、トランジスタＮ１、Ｐ６
及びＰ４のドレインは一つに連接され、トランジスタＰ
５のゲートとドレインが相互に連接され、さらにトラン
ジスタＰ４のゲート、トランジスタＰ６、Ｐ７のソース
及びトランジスタＮ２のドレインと連接され、トランジ
スタＮ１とＮ２のゲートがそれぞれ二つの差動電圧入力
端ＩＰ及びＩＮに連接され、トランジスタＮ３のゲート
がバイアス端ＶＢ２に連接され、そのソースがシステム
低電位ＶＳＳに連接され、トランジスタＰ４とＰ５のソ
ースが電圧源ＶＤＤに連接され、トランジスタＰ６とＰ
７のゲートが該極性切換え信号端ＰＮに連接されてい
る。
【００２３】前述の第２入力回路１２はｐＭＯＳトラン
ジスタＰ１、Ｐ２、Ｐ３及びｎＭＯＳトランジスタＮ
４、Ｎ５、Ｎ６、Ｎ７で組成されている。そのうち、ト
ランジスタＰ１とＰ２のソースはトランジスタＰ３とＮ
７のドレインに連接され、トランジスタＰ１、Ｎ６及び
Ｎ４のドレインは一つに連接され、トランジスタＮ５の
ゲートとドレインが相互に連接され、さらにトランジス
タＮ４のゲート、トランジスタＮ６、Ｎ７のソース及び
トランジスタＰ２のドレインと連接され、トランジスタ
Ｐ１とＰ２のゲートがそれぞれ二つの差動電圧入力端Ｉ
Ｐ及びＩＮに連接され、トランジスタＰ３のゲートがバ
イアス端ＶＢ１に連接され、そのソースが電圧源ＶＤＤ
に連接され、トランジスタＮ４とＮ５のソースがシステ
ム低電位ＶＳＳに連接され、トランジスタＮ６とＮ７の
ゲートが該極性切換え信号端ＰＮに連接されている。
ジスタＰ１、Ｐ２、Ｐ３及びｎＭＯＳトランジスタＮ
４、Ｎ５、Ｎ６、Ｎ７で組成されている。そのうち、ト
ランジスタＰ１とＰ２のソースはトランジスタＰ３とＮ
７のドレインに連接され、トランジスタＰ１、Ｎ６及び
Ｎ４のドレインは一つに連接され、トランジスタＮ５の
ゲートとドレインが相互に連接され、さらにトランジス
タＮ４のゲート、トランジスタＮ６、Ｎ７のソース及び
トランジスタＰ２のドレインと連接され、トランジスタ
Ｐ１とＰ２のゲートがそれぞれ二つの差動電圧入力端Ｉ
Ｐ及びＩＮに連接され、トランジスタＰ３のゲートがバ
イアス端ＶＢ１に連接され、そのソースが電圧源ＶＤＤ
に連接され、トランジスタＮ４とＮ５のソースがシステ
ム低電位ＶＳＳに連接され、トランジスタＮ６とＮ７の
ゲートが該極性切換え信号端ＰＮに連接されている。
【００２４】該インバータ１３はｐＭＯＳトランジスタ
Ｐ２１とｎＭＯＳトランジスタＮ２１で組成され、イ
ンバータ１３の入力端が該極性切換え信号端ＰＮに連接
されて、出力端にあって反転信号〜ＰＮを発生する。
Ｐ２１とｎＭＯＳトランジスタＮ２１で組成され、イ
ンバータ１３の入力端が該極性切換え信号端ＰＮに連接
されて、出力端にあって反転信号〜ＰＮを発生する。
【００２５】該出力トランジスタ対１５はｐＭＯＳトラ
ンジスタ Ｐ１２にｎＭＯＳトランジスタ Ｎ１２が連
接されて構成され、そのうち、二つのトランジスタＰ１
２とＮ１２のドレインは該補償電容ＣＣの一端に連接さ
れている。
ンジスタ Ｐ１２にｎＭＯＳトランジスタ Ｎ１２が連
接されて構成され、そのうち、二つのトランジスタＰ１
２とＮ１２のドレインは該補償電容ＣＣの一端に連接さ
れている。
【００２６】該切換え回路１４はｐＭＯＳトランジスタ
Ｐ８とｎＭＯＳトランジスタ Ｎ８で構成される。そ
のうち、二つのトランジスタＰ８とＮ８のゲートが相互
に連接され且つインバータ１３の出力端に連接され、二
つのトランジスタＰ８及びＮ８のドレインが相互に連接
され並びに該補償電容ＣＣのもう一端に連接されて、増
幅器の出力端ＯＵＴとされ、トランジスタＰ８のソース
と第１入力回路１１のトランジスタＮ１、Ｐ６及びＰ４
のドレインの連接部分が相互に連接され、並びに出力ト
ランジスタ対１５のトランジスタＰ１２のゲートに連接
され、トランジスタＮ８のソースと該第２入力回路１２
のトランジスタＰ１、Ｎ６及びＮ４のドレイン連接部分
が相互に連接され、並びに出力トランジスタ対１５のト
ランジスタＮ１２のゲートに連接されている。
Ｐ８とｎＭＯＳトランジスタ Ｎ８で構成される。そ
のうち、二つのトランジスタＰ８とＮ８のゲートが相互
に連接され且つインバータ１３の出力端に連接され、二
つのトランジスタＰ８及びＮ８のドレインが相互に連接
され並びに該補償電容ＣＣのもう一端に連接されて、増
幅器の出力端ＯＵＴとされ、トランジスタＰ８のソース
と第１入力回路１１のトランジスタＮ１、Ｐ６及びＰ４
のドレインの連接部分が相互に連接され、並びに出力ト
ランジスタ対１５のトランジスタＰ１２のゲートに連接
され、トランジスタＮ８のソースと該第２入力回路１２
のトランジスタＰ１、Ｎ６及びＮ４のドレイン連接部分
が相互に連接され、並びに出力トランジスタ対１５のト
ランジスタＮ１２のゲートに連接されている。
【００２７】前述の本発明のソース駆動増幅器の回路構
造を以て、ＰＮ＝ＶＤＤで共同電極より高い電圧信号を
出力する時、第２入力回路１２のトランジスタＮ７とＮ
６が導通（ＯＮ）し、これにより、トランジスタＰ２が
作用せず、トランジスタＮ４とＮ５が並列連接状態を呈
し、第１入力回路１１のトランジスタＰ６とＰ７がオフ
となり作用を発生せず、インバータ１３の出力〜ＰＮが
ＶＳＳとなり、ゆえに切換え回路１４のトランジスタＰ
８がオンとなりＮ８がオフとなる。
造を以て、ＰＮ＝ＶＤＤで共同電極より高い電圧信号を
出力する時、第２入力回路１２のトランジスタＮ７とＮ
６が導通（ＯＮ）し、これにより、トランジスタＰ２が
作用せず、トランジスタＮ４とＮ５が並列連接状態を呈
し、第１入力回路１１のトランジスタＰ６とＰ７がオフ
となり作用を発生せず、インバータ１３の出力〜ＰＮが
ＶＳＳとなり、ゆえに切換え回路１４のトランジスタＰ
８がオンとなりＮ８がオフとなる。
【００２８】これによりＰＮ＝ＶＤＤの時、本発明のソ
ース駆動増幅器の等価回路は図２中に示されるようであ
り、第２入力回路１２はバイアス回路に切り換えられ、
そのうち並列連接されたトランジスタＮ４、Ｎ５は出力
トランジスタ対１５のトランジスタＮ１２と電流鏡回路
を形成する。第１入力回路１１はｎＭＯＳ差動増幅回路
に切り換えられ、そのうちトランジスタＮ１とＮ２のゲ
ートは差動入力端とされ、トランジスタＰ４とＰ５が形
成する電流鏡対がトランジスタＮ１とＮ２のアクティブ
負荷（Ａｃｔｉｖｅ ｌｏａｄ）とされる。
ース駆動増幅器の等価回路は図２中に示されるようであ
り、第２入力回路１２はバイアス回路に切り換えられ、
そのうち並列連接されたトランジスタＮ４、Ｎ５は出力
トランジスタ対１５のトランジスタＮ１２と電流鏡回路
を形成する。第１入力回路１１はｎＭＯＳ差動増幅回路
に切り換えられ、そのうちトランジスタＮ１とＮ２のゲ
ートは差動入力端とされ、トランジスタＰ４とＰ５が形
成する電流鏡対がトランジスタＮ１とＮ２のアクティブ
負荷（Ａｃｔｉｖｅ ｌｏａｄ）とされる。
【００２９】差動増幅回路の第１入力回路１１の出力は
出力トランジスタ対１５のトランジスタＰ１２を駆動
し、ソースアウト（Ｓｏｕｒｃｅ ｏｕｔ）の増幅出力
レベルとされ、並びにトランジスタＮ１２の提供する電
流を以てバイアス電圧とされ、ゆえにソースアウト能力
が極めて大きいＡ類増幅器が形成されてソース増幅器と
される。且つこの時、切換え回路１４は第１入力回路１
１の出力を切り換えて補償電容ＣＣに連接させ、トラン
ジスタＰ１２の位相を補償し並びに増幅器の安定性を向
上する。
出力トランジスタ対１５のトランジスタＰ１２を駆動
し、ソースアウト（Ｓｏｕｒｃｅ ｏｕｔ）の増幅出力
レベルとされ、並びにトランジスタＮ１２の提供する電
流を以てバイアス電圧とされ、ゆえにソースアウト能力
が極めて大きいＡ類増幅器が形成されてソース増幅器と
される。且つこの時、切換え回路１４は第１入力回路１
１の出力を切り換えて補償電容ＣＣに連接させ、トラン
ジスタＰ１２の位相を補償し並びに増幅器の安定性を向
上する。
【００３０】ＰＮ＝ＶＳＳで共同電極より低い電圧信号
を出力する時、第１入力回路１１のトランジスタＰ７と
Ｐ６はオンとなり、これにより、トランジスタＮ２は不
作用とされ、トランジスタＰ４とＰ５は並列連接状態を
呈し、第２入力回路１２のトランジスタＮ６とＮ７がオ
フとなり作用を発生せず、またインバータ１３の出力〜
ＰＮはＶＤＤとされ、ゆえに切換え回路１４のトランジ
スタＮ８がオンとされてＰ８がオフとされる。
を出力する時、第１入力回路１１のトランジスタＰ７と
Ｐ６はオンとなり、これにより、トランジスタＮ２は不
作用とされ、トランジスタＰ４とＰ５は並列連接状態を
呈し、第２入力回路１２のトランジスタＮ６とＮ７がオ
フとなり作用を発生せず、またインバータ１３の出力〜
ＰＮはＶＤＤとされ、ゆえに切換え回路１４のトランジ
スタＮ８がオンとされてＰ８がオフとされる。
【００３１】これによりＰＮ＝ＶＳＳの時、本発明のソ
ース駆動増幅器の等価回路は図３中に示されるようであ
り、第１入力回路１１はバイアス回路に切り換えられ、
そのうち並列連接されたトランジスタＰ４、Ｐ５は出力
トランジスタ対１５のトランジスタＰ１２と電流鏡回路
を形成する。第２入力回路１２はｐＭＯＳ差動増幅回路
に切り換えられ、そのうちトランジスタＰ１とＰ２のゲ
ートは差動入力端とされ、トランジスタＮ４とＮ５が形
成する電流鏡対がトランジスタＰ１とＰ２のアクティブ
負荷（Ａｃｔｉｖｅ ｌｏａｄ）とされる。
ース駆動増幅器の等価回路は図３中に示されるようであ
り、第１入力回路１１はバイアス回路に切り換えられ、
そのうち並列連接されたトランジスタＰ４、Ｐ５は出力
トランジスタ対１５のトランジスタＰ１２と電流鏡回路
を形成する。第２入力回路１２はｐＭＯＳ差動増幅回路
に切り換えられ、そのうちトランジスタＰ１とＰ２のゲ
ートは差動入力端とされ、トランジスタＮ４とＮ５が形
成する電流鏡対がトランジスタＰ１とＰ２のアクティブ
負荷（Ａｃｔｉｖｅ ｌｏａｄ）とされる。
【００３２】差動増幅回路の第２入力回路１２の出力は
出力トランジスタ対１５のトランジスタＮ１２を駆動
し、シンクイン（Ｓｉｎｋ ｉｎ）の増幅出力レベルと
され、並びにトランジスタＰ１２の提供する電流を以て
バイアス電圧とされ、ゆえにシンクイン能力が極めて大
きいＡ類増幅器が形成されてシンク増幅器とされる。且
つこの時、切換え回路１４は第２入力回路１２の出力を
切り換えて補償電容ＣＣに連接させ、トランジスタＮ１
２の位相を補償し並びに増幅器の安定性を向上する。
出力トランジスタ対１５のトランジスタＮ１２を駆動
し、シンクイン（Ｓｉｎｋ ｉｎ）の増幅出力レベルと
され、並びにトランジスタＰ１２の提供する電流を以て
バイアス電圧とされ、ゆえにシンクイン能力が極めて大
きいＡ類増幅器が形成されてシンク増幅器とされる。且
つこの時、切換え回路１４は第２入力回路１２の出力を
切り換えて補償電容ＣＣに連接させ、トランジスタＮ１
２の位相を補償し並びに増幅器の安定性を向上する。
【００３３】以上の回路構造により、本発明のソース駆
動増幅器はＴＦＴ ＬＣＤ駆動が必要とする特性と規格
を達成し、その直流オフセット特性は以下のとおりであ
る。
動増幅器はＴＦＴ ＬＣＤ駆動が必要とする特性と規格
を達成し、その直流オフセット特性は以下のとおりであ
る。
【数６】 以上の方程式から分かるように、本発明の増幅器の直流
オフセット特性は低電圧から高電圧のいずれにおいても
周知の演算増幅器よりも良好で、且つ直流オフセット特
性に影響を与える変数項目が少なく良好な設計とされ、
また生産時に歩留りに影響を与える因子も比較的少な
く、ゆえに比較的高い歩留りを有する。
オフセット特性は低電圧から高電圧のいずれにおいても
周知の演算増幅器よりも良好で、且つ直流オフセット特
性に影響を与える変数項目が少なく良好な設計とされ、
また生産時に歩留りに影響を与える因子も比較的少な
く、ゆえに比較的高い歩留りを有する。
【００３４】このほか、本発明の増幅器のゲインは比較
的低く（ＡＢ類に較べて１級増幅少ない）、且つ出力抵
抗中インダクタンス成分を含まず、ゆえに比較的小さい
補償電容ＣＣだけを必要とする。
的低く（ＡＢ類に較べて１級増幅少ない）、且つ出力抵
抗中インダクタンス成分を含まず、ゆえに比較的小さい
補償電容ＣＣだけを必要とする。
【００３５】図４に示されるのは本発明の出力駆動波形
であり、周知の増幅器と較べると、本発明の波形は速
く、オーバーシュート量が極めて小さく、且つただ４μ
ｓ波形を必要とするだけで安定状態を達成し（周知の増
幅器は７μｓを必要とした）、このため駆動速度は非常
に快速で、フリッカー現象を減らすことができる。
であり、周知の増幅器と較べると、本発明の波形は速
く、オーバーシュート量が極めて小さく、且つただ４μ
ｓ波形を必要とするだけで安定状態を達成し（周知の増
幅器は７μｓを必要とした）、このため駆動速度は非常
に快速で、フリッカー現象を減らすことができる。
【００３６】このほか、本発明のソース駆動増幅器の各
一つのチャネルの増幅器はいずれも同時に切り換えられ
て極めて大きな電流ソースアウト能力を有するソース増
幅器、或いは、極めて大きなシンクイン能力を有するシ
ンク増幅器とされ、ゆえに点反転駆動或いは線反転駆動
システムに使用できる。また本発明のソース駆動増幅器
はどの一回の出力でもその前の一階の出力と反対の極性
とされ、且つプルハイ能力とプルロー能力も同時に切り
換えられ、これにより電位リセットを行う必要がない。
一つのチャネルの増幅器はいずれも同時に切り換えられ
て極めて大きな電流ソースアウト能力を有するソース増
幅器、或いは、極めて大きなシンクイン能力を有するシ
ンク増幅器とされ、ゆえに点反転駆動或いは線反転駆動
システムに使用できる。また本発明のソース駆動増幅器
はどの一回の出力でもその前の一階の出力と反対の極性
とされ、且つプルハイ能力とプルロー能力も同時に切り
換えられ、これにより電位リセットを行う必要がない。
【００３７】
【発明の効果】総合すると、本発明は目的、手段、機能
のいずれにおいても、周知の技術とは異なった特徴を有
し、液晶ディスプレイの駆動回路製造上の一大突破とさ
れる。なお、以上の説明は本発明の実施例に係るもので
あって本発明の請求範囲を限定するものではなく、本発
明に基づきなしうる細部の修飾或いは改変は、いずれも
本発明の請求範囲に属するものとする。
のいずれにおいても、周知の技術とは異なった特徴を有
し、液晶ディスプレイの駆動回路製造上の一大突破とさ
れる。なお、以上の説明は本発明の実施例に係るもので
あって本発明の請求範囲を限定するものではなく、本発
明に基づきなしうる細部の修飾或いは改変は、いずれも
本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【図１】本発明の液晶ディスプレイのソース駆動増幅器
の回路図である。
の回路図である。
【図２】本発明の液晶ディスプレイのソース駆動増幅器
のＰＮ＝ＶＤＤ時の等価回路図である。
のＰＮ＝ＶＤＤ時の等価回路図である。
【図３】本発明の液晶ディスプレイのソース駆動増幅器
のＰＮ＝ＶＳＳ時の等価回路図である。
のＰＮ＝ＶＳＳ時の等価回路図である。
【図４】本発明の液晶ディスプレイのソース駆動増幅器
の作業波形図である。
の作業波形図である。
【図５】周知のＫ行×Ｌ列のアクティブＴＦＴ ＬＣＤ
の駆動構造表示図である。
の駆動構造表示図である。
【図６】周知のアクティブＴＦＴ ＬＣＤのソース駆動
ユニットの回路図である。
ユニットの回路図である。
【図７】周知のＴＦＴ ＬＣＤの駆動波形図である。
【図８】伝統的な液晶ディスプレイのソース駆動ユニッ
トに用いられる演算増幅器の回路図である。
トに用いられる演算増幅器の回路図である。
【図９】周知のＴＦＴ ＬＣＤの作業波形図である。
１１ 第１入力回路 １２ 第２入力回路 １３ インバータ １４ 切換え回路 １５ 出力トランジスタ対 ９０１ 画素 ９０２ ソース駆動ユニット ９０３ ゲートドライバ ９０４ 走査線 ９１１ マルチプレクサ ９１２ 正の極性のディジタル・アナログ変換器 ９１３ 負の極性のディジタル・アナログ変換器 ９１４ 演算増幅器 ９１５ 伝送ゲート
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NC11 NC33 5C006 AC07 AC26 BC11 BF25 BF32 BF34 FA41 5C080 AA10 BB05 DD06 DD08 DD22 DD28 FF11 JJ02 JJ03 JJ04 5J039 CC04 CC06 KK18 KK19 MM16 5J066 AA01 AA12 CA00 CA13 FA10 FA18 HA10 HA17 HA29 HA39 KA01 KA02 KA03 KA04 KA09 KA12 KA33 KA34 MA22 ND01 ND14 ND22 ND23 PD01 SA08 TA01 TA06
Claims (10)
- 【請求項１】 極性切換え信号により切り換えられてｎ
ＭＯＳ差動増幅回路或いはバイアス回路とされる第１入
力回路と、 第２入力回路とされ、該極性切換え信号により切り換え
られてバイアス回路或いはｐＭＯＳ差動増幅回路とさ
れ、極性切換え信号が第１状態の時、該第１入力回路と
第２入力回路がそれぞれ切り換えられてｎＭＯＳ差動増
幅回路とバイアス回路とされ、該極性切換え信号が第２
状態の時、該第１入力回路と第２入力回路がそれぞれ切
り換えられてバイアス回路とｐＭＯＳ差動増幅回路とさ
れる、上記第２入力回路と、 出力トランジスタ対とされ、ｎＭＯＳトランジスタとｐ
ＭＯＳトランジスタを具え、切り換えられてｎＭＯＳ差
動増幅回路とされた第１出力回路の出力が該出力トラン
ジスタ対のｐＭＯＳトランジスタを駆動し、ソースアウ
トの増幅出力レベルとされ、並びに該ｎＭＯＳトランジ
スタの提供する電流を以てバイアス電圧とされ、ｐＭＯ
Ｓ差動増幅回路の第２出力回路の出力が該出力トランジ
スタ対のｎＭＯＳトランジスタを駆動し、シンクの増幅
出力レベルとされ、並びにｐＭＯＳトランジスタの提供
する電流でバイアス電圧とされる、上記出力トランジス
タ対と、 を具えたことを特徴とする、液晶ディスプレイのソース
駆動増幅器。 - 【請求項２】 前記第１入力回路が第１から第３ｎＭＯ
Ｓトランジスタと第４から第７ｐＭＯＳトランジスタで
組成され、第１及び第２ｎＭＯＳトランジスタのソース
が第３ｎＭＯＳトランジスタ及び第７ｐＭＯＳトランジ
スタのドレインに連接され、第１ｎＭＯＳトランジス
タ、第６及び第４ｐＭＯＳトランジスタのドレインが一
つに連接され、さらに第５ｐＭＯＳトランジスタのゲー
トとドレインが相互に連接され、さらに第４ｐＭＯＳト
ランジスタのゲート、第６及び第７ｐＭＯＳトランジス
タのソース及び第２ｎＭＯＳトランジスタのドレインと
相互に連接され、第１及び第２ｎＭＯＳトランジスタの
ゲートがそれぞれ第１及び第２差動電圧入力端に連接さ
れ、第３ｎＭＯＳトランジスタのゲートが第１バイアス
端に連接され、そのソースがシステム低電位に連接さ
れ、第４ｐＭＯＳ及び第５ｐＭＯＳトランジスタのソー
スが電圧源に連接され、第６及び第７ｐＭＯＳトランジ
スタのゲートが該極性切換え信号端に連接されたことを
特徴とする、請求項１に記載の液晶ディスプレイのソー
ス駆動増幅器。 - 【請求項３】 前記第２入力回路が第１から第３ｐＭＯ
Ｓトランジスタと第４から第７ｎＭＯＳトランジスタで
組成され、第１及び第２ｐＭＯＳトランジスタのソース
が第３ｐＭＯＳトランジスタ及び第７ｎＭＯＳトランジ
スタのドレインに連接され、第１ｐＭＯＳトランジス
タ、第６及び第４ｎＭＯＳトランジスタのドレインが一
つに連接され、第５ｎＭＯＳトランジスタのゲートとド
レインが相互に連接され、さらに第４ｎＭＯＳトランジ
スタのゲート、第６及び第７ｎＭＯＳトランジスタのソ
ース及び第２ｐＭＯＳトランジスタのドレインと相互に
連接され、第１及び第２ｐＭＯＳトランジスタのゲート
がそれぞれ第１及び第２差動電圧入力端に連接され、第
３ｐＭＯＳトランジスタのゲートが第２バイアス端に連
接され、そのソースが電圧源に連接され、第４及び第５
ｎＭＯＳトランジスタのソースがシステム低電位に連接
され、第６及び第７ｎＭＯＳトランジスタのゲートが該
極性切換え信号端に連接されたことを特徴とする、請求
項２に記載の液晶ディスプレイのソース駆動増幅器。 - 【請求項４】 前記液晶ディスプレイのソース駆動増幅
器において、 補償電容と、 切換え回路とされ、該極性切換え信号が第１状態の時
に、第１入力回路の出力を切り換えて該補償電容に連接
し、該極性切換え信号が第２状態の時、第２入力回路の
出力を切り換えて該補償電容に連接する、上記切換え回
路と、 を具えたことを特徴とする、請求項３に記載の液晶ディ
スプレイのソース駆動増幅器。 - 【請求項５】 前記液晶ディスプレイのソース駆動増幅
器において、 インバータとされ、極性切換え信号を反転して反転極性
切換え信号を発生し、並びに切換え回路に入力して極性
切換え信号の状態の判断に供することを特徴とする、請
求項４に記載の液晶ディスプレイのソース駆動増幅器。 - 【請求項６】 前記液晶ディスプレイのソース駆動増幅
器において、 インバータが一つのｐＭＯＳトランジスタと一つのｎＭ
ＯＳトランジスタで組成されて、極性切換え信号を反転
して反転信号を発生することを特徴とする、請求項４に
記載の液晶ディスプレイのソース駆動増幅器。 - 【請求項７】 前記液晶ディスプレイのソース駆動増幅
器において、 出力トランジスタ対が一つのｐＭＯＳトランジスタが一
つのｎＭＯＳトランジスタに連接されて形成され、これ
ら二つのトランジスタのドレインが補償電容の一端に連
接されたことを特徴とする、請求項４に記載の液晶ディ
スプレイのソース駆動増幅器。 - 【請求項８】 前記液晶ディスプレイのソース駆動増幅
器において、 切換え回路が一つのｐＭＯＳトランジスタと一つのｎＭ
ＯＳトランジスタで組成され、これら二つのトランジス
タのゲートが相互に連接され且つインバータの出力端に
連接され、これら二つのトランジスタのドレインが相互
に連接され並びに補償電容のもう一端に連接され、該切
換え回路のｐＭＯＳトランジスタのソースと第１入力回
路の第１ｎＭＯＳトランジスタのドレイン及び該出力ト
ランジスタ対のｐＭＯＳトランジスタのゲートが相互に
連接され、該切換え回路のｎＭＯＳトランジスタのソー
スと第２入力回路の第１ｐＭＯＳトランジスタのドレイ
ン及び該出力トランジスタ対のｎＭＯＳトランジスタの
ゲートが相互に連接されたことを特徴とする、請求項７
に記載の液晶ディスプレイのソース駆動増幅器。 - 【請求項９】 前記液晶ディスプレイのソース駆動増幅
器において、 極性切換え信号の第１状態が電圧源電位とされたことを
特徴とする、請求項８に記載の液晶ディスプレイのソー
ス駆動増幅器。 - 【請求項１０】 前記液晶ディスプレイのソース駆動増
幅器において、 極性切換え信号の第２状態がシステム低電位とされたこ
とを特徴とする、請求項８に記載の液晶ディスプレイの
ソース駆動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001150999A JP4040266B2 (ja) | 2001-05-21 | 2001-05-21 | 液晶ディスプレイのソース駆動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001150999A JP4040266B2 (ja) | 2001-05-21 | 2001-05-21 | 液晶ディスプレイのソース駆動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002351406A true JP2002351406A (ja) | 2002-12-06 |
| JP4040266B2 JP4040266B2 (ja) | 2008-01-30 |
Family
ID=18995934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001150999A Expired - Fee Related JP4040266B2 (ja) | 2001-05-21 | 2001-05-21 | 液晶ディスプレイのソース駆動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4040266B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343521A (ja) * | 2003-05-16 | 2004-12-02 | Ricoh Co Ltd | 差動増幅器 |
| JP2006050296A (ja) * | 2004-08-05 | 2006-02-16 | Nec Corp | 差動増幅器、及びそれを用いた表示装置のデータドライバ |
| JP2007527138A (ja) * | 2003-07-10 | 2007-09-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 一定のオフセットを有する演算増幅器およびそのような演算増幅器を備える装置 |
| US20150156418A1 (en) * | 2013-12-02 | 2015-06-04 | Samsung Electro-Mechanics Co., Ltd. | Offset correction system and method for controlling the same |
| JP2021033111A (ja) * | 2019-08-27 | 2021-03-01 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置、電子機器及び移動体 |
-
2001
- 2001-05-21 JP JP2001150999A patent/JP4040266B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343521A (ja) * | 2003-05-16 | 2004-12-02 | Ricoh Co Ltd | 差動増幅器 |
| JP4532847B2 (ja) * | 2003-05-16 | 2010-08-25 | 株式会社リコー | 差動増幅器 |
| JP2007527138A (ja) * | 2003-07-10 | 2007-09-20 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 一定のオフセットを有する演算増幅器およびそのような演算増幅器を備える装置 |
| JP4672655B2 (ja) * | 2003-07-10 | 2011-04-20 | エヌエックスピー ビー ヴィ | 一定のオフセットを有する演算増幅器およびそのような演算増幅器を備える装置 |
| US8022945B2 (en) | 2003-07-10 | 2011-09-20 | Nxp B.V. | Operational amplifier with constant offset and apparatus comprising such as operational amplifier |
| JP2006050296A (ja) * | 2004-08-05 | 2006-02-16 | Nec Corp | 差動増幅器、及びそれを用いた表示装置のデータドライバ |
| US20150156418A1 (en) * | 2013-12-02 | 2015-06-04 | Samsung Electro-Mechanics Co., Ltd. | Offset correction system and method for controlling the same |
| JP2021033111A (ja) * | 2019-08-27 | 2021-03-01 | セイコーエプソン株式会社 | 表示ドライバー、電気光学装置、電子機器及び移動体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4040266B2 (ja) | 2008-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6731170B2 (en) | Source drive amplifier of a liquid crystal display | |
| US8274504B2 (en) | Output amplifier circuit and data driver of display device using the same | |
| US7495512B2 (en) | Differential amplifier, data driver and display device | |
| US8390609B2 (en) | Differential amplifier and drive circuit of display device using the same | |
| US7443239B2 (en) | Differential amplifier, data driver and display device | |
| US9147361B2 (en) | Output circuit, data driver and display device | |
| US7545305B2 (en) | Data driver and display device | |
| US7903078B2 (en) | Data driver and display device | |
| JP4614704B2 (ja) | 差動増幅器及びデータドライバと表示装置 | |
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| US7342449B2 (en) | Differential amplifier, and data driver of display device using the same | |
| US7573333B2 (en) | Amplifier and driving circuit using the same | |
| CN101237233A (zh) | 具有转换速率偏移的输出缓冲器和包括其的源极驱动器 | |
| KR20010029617A (ko) | 출력회로 | |
| US20060007216A1 (en) | Liquid crystal display apparatus having level conversion circuit | |
| US6970152B1 (en) | Stacked amplifier arrangement for graphics displays | |
| JP2007171225A (ja) | 増幅回路、液晶表示装置用駆動回路及び液晶表示装置 | |
| KR100585126B1 (ko) | 보상 앰프를 가지는 액정 표시 장치의 소스 드라이버 및이를 포함하는 액정 표시 장치 | |
| JP4025657B2 (ja) | 表示装置の駆動回路 | |
| JP2002351406A (ja) | 液晶ディスプレイのソース駆動増幅器 | |
| US5754151A (en) | Circuit for driving a thin film transistor liquid crystal display | |
| JP2018195986A (ja) | 半導体装置及びデータドライバ | |
| KR20040090704A (ko) | 구동 파워가 높은 전압 폴로워형 연산 증폭기를 포함하는드라이버와 그것을 이용한 표시 장치 | |
| JP4214787B2 (ja) | 増幅回路及びその制御方法 | |
| JP2003337560A (ja) | 表示装置の駆動回路、その制御方法、携帯電話機及び携帯用電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |