JP2008111875A - 演算増幅器及び表示装置 - Google Patents

演算増幅器及び表示装置 Download PDF

Info

Publication number
JP2008111875A
JP2008111875A JP2006293182A JP2006293182A JP2008111875A JP 2008111875 A JP2008111875 A JP 2008111875A JP 2006293182 A JP2006293182 A JP 2006293182A JP 2006293182 A JP2006293182 A JP 2006293182A JP 2008111875 A JP2008111875 A JP 2008111875A
Authority
JP
Japan
Prior art keywords
switch
transistor
output
channel mos
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006293182A
Other languages
English (en)
Other versions
JP4861791B2 (ja
Inventor
Koichi Nishimura
浩一 西村
Atsushi Shimatani
淳 嶋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006293182A priority Critical patent/JP4861791B2/ja
Priority to US11/976,751 priority patent/US7535302B2/en
Priority to CN2007101674919A priority patent/CN101170299B/zh
Publication of JP2008111875A publication Critical patent/JP2008111875A/ja
Application granted granted Critical
Publication of JP4861791B2 publication Critical patent/JP4861791B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Amplifiers (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】オフセット電圧を空間的にばらまいて見かけ上のオフセット電圧による影響を小さくする。
【解決手段】演算増幅器１は、ＮチャンネルＭＯＳトランジスタＭＮ１、ＭＮ２を有する第１差動対と、ＰチャンネルＭＯＳトランジスタＭＰ１、ＭＰ２を有する第２差動対と、出力トランジスタＮＰ３、ＭＮ３を有する出力段と、第１及び第２差動対からの差動出力をシングル変換する夫々第１及び第２のスイッチ付き能動負荷１１、１２と、第１及び第２のスイッチ付き能動負荷１１、１２の２出力のいずれか一を選択すると共に夫々ＭＰ３、ＭＮ３のアイドリング電流を決定する夫々第１及び第２のスイッチ付きバイアス回路１３、１４と、出力端子及び入力端子と第１又は第２差動対のゲートのいずれか一方とを接続する夫々第１及び第２のスイッチＳＷ１、ＳＷ２と、スイッチング機能及びスイッチを連動して制御するオフセットキャンセル信号を入力する端子１７とを有する。
【選択図】図１

Description

本発明は、例えば液晶パネルなどの容量性負荷を駆動するために用いられるＬＣＤ（Liquid Crystal Display）ドライバ用出力バッファアンプやγ補正を決定する階調電源回路に好適な演算増幅器及びこれを使用した表示装置に関する。
演算増幅器といえば、従来はバイポーラトランジスタで構成されるものが一般的であった。しかし、昨今はＭＯＳ回路と同居させる必要性やローパワーの要求から演算増幅器もＭＯＳトランジスタで構成することが多くなってきている。ＭＯＳトランジスタで演算増幅器を構成するには、ＭＯＳトランジスタ特有のアナログ特性を使うことによりバイポーラトランジスタで構成する演算増幅器とは違った回路構成をとることがある。例えば、電子スイッチ機能を使ったアンプ等々などがある。
ＭＯＳトランジスタで構成された演算増幅器の応用分野の１つとしてＴＦＴ＿ＬＣＤ（Thin Film Transistor Liquid Crystal Display）ドライバＬＳＩがある。このＬＣＤドライバＬＳＩは出力バッファアンプやγ補正用の階調電源として電圧フォロワ構成の演算増幅器が複数個入っており、特にこの複数個の演算増幅器間のオフセット電圧差の小さなものが要求される。これは、ＴＦＴ＿ＬＣＤの特性上、１０ｍＶの電圧差でも人間の目には異なった階調として認識するからである。そこで、この分野では、非常に小さなオフセット電圧のＭＯＳ演算増幅器が要求される。
図６及び図７は、従来の映像表示装置の駆動に適用された演算増幅器を示す回路図である（例えば特許文献１参照）。図６に示すように、従来の演算増幅器は、２つのＰチャンネルＭＯＳトランジスタＭＰ１０１、ＭＰ１０２と、定電流源Ｉ１０１、Ｉ１０２と、ＮチャンネルＭＯＳトランジスタＭＮ１０１、ＭＮ１０２、ＭＮ１０３と、位相補償容量Ｃ１０１と、スイッチＳ１０１〜Ｓ１０８とから構成されている。
２つのＰチャンネルＭＯＳトランジスタＭＰ１０１、ＭＰ１０２は、差動対を構成する。定電流源Ｉ１０１は、この差動対をバイアスしＰチャンネルＭＯＳトランジスタＭＰ１０１、ＭＰ１０２の共通に接続されたソースと、正電源ＶＤＤとの間に挿入されている。ＮチャンネルＭＯＳトランジスタＭＮ１０１、ＭＮ１０２は、能動負荷となっており、かつ差動からシングル出力に変換するカレントミラーを構成している。ＮチャンネルＭＯＳトランジスタＭＮ１０３は、２段目の増幅回路を構成する。定電流源Ｉ１０２は、このＮチャンネルＭＯＳトランジスタＭＮ１０３の能動負荷として働き、正電源ＶＤＤとＮチャンネルＭＯＳトランジスタＭＮ１０３のドレインとの間に挿入されている。位相補償容量Ｃ１０１は、ＮチャンネルＭＯＳトランジスタＭＮ１０３のゲートとドレインとの間に挿入されている。
また、スイッチＳ１０１は、ＮチャンネルＭＯＳトランジスタＭＮ１０１のゲートとドレインとの間に挿入されたブレーク型のスイッチである。スイッチＳ１０２は、ＮチャンネルＭＯＳトランジスタＭＮ１０２のゲートとドレインとの間に挿入されたメーク型のスイッチである。ここで、ブレーク型スイッチとは制御信号を入力したときにスイッチが開く（ＯＦＦする）タイプのものをいう。また、メーク型のスイッチとは制御信号を入力したときにスイッチが閉じる（ＯＮする）タイプをいう。
スイッチＳ１０３は、ＮチャンネルＭＯＳトランジスタＭＮ１０１のドレインとＮチャンネルＭＯＳトランジスタＭＮ１０３のゲートとの間に接続されたメーク型のスイッチである。スイッチＳ１０４は、ＮチャンネルＭＯＳトランジスタＭＮ１０２のドレインとＮチャンネルＭＯＳトランジスタＭＮ１０３のゲートとの間に接続されたブレーク型のスイッチである。スイッチＳ１０５は、ＰチャンネルＭＯＳトランジスタＭＰ１０２のゲートと出力端子Ｖｏｕｔとの間に接続されたメーク型のスイッチである。スイッチＳ１０６は、ＰチャンネルＭＯＳトランジスタＭＰ１０１のゲートと出力端子Ｖｏｕｔと間に接続されたブレーク型のスイッチである。スイッチＳ１０７は、ＰチャンネルＭＯＳトランジスタＭＰ１０１のゲートと正転入力端子Ｖｉｎとの間に接続されたメーク型のスイッチである。スイッチＳ１０８は、ＰチャンネルＭＯＳトランジスタＭＰ１０２のゲートと正転入力端子Ｖｉｎとの間に接続されたブレーク型のスイッチである。
そして、差動対を構成する一方のＰチャンネルＭＯＳトランジスタＭＰ１０１のドレインはＮチャンネルＭＯＳトランジスタＭＮ１０１のドレインに接続され、差動対を構成する他方のＰチャンネルＭＯＳトランジスタＭＰ１０２のドレインはＮチャンネルＭＯＳトランジスタＭＮ１０２のドレインに接続されている。そして、これらスイッチ群Ｓ１０１〜Ｓ１０８は全て連動して制御される。また後述するように図６のアンプは奇数フレームで使用され、ｎを１から始まる自然数として、４ｎ−１フレームと４ｎ−３フレームでこれらスイッチを切り替えることを特徴としている。図６の右図が４ｎ−１フレーム時に、図６の左図が４ｎ−３フレーム時のスイッチの状態を示したものである。
また、図７に示すように、従来の他の演算増幅器は、２つのＮチャンネルＭＯＳトランジスタＭＮ２０１、ＭＮ２０２と、定電流源Ｉ２０１と、ＰチャンネルＭＯＳトランジスタＭＰ２０１、ＭＰ２０２、ＮＰ２０３と、定電流源Ｉ２０２と、位相補償容量Ｃ２０１と、スイッチＳ２０１〜Ｓ２０８とから構成されている。
２つのＮチャンネルＭＯＳトランジスタＭＮ２０１、ＭＮ２０２は、差動対を構成する。定電流源Ｉ２０１は、この差動対をバイアスし、ＮチャンネルＭＯＳトランジスタＭＮ２とＭＮ２０２の共通に接続されたソースと負電源ＶＳＳとの間に挿入されている。ＰチャンネルＭＯＳトランジスタＭＰ２０１、ＭＰ２０２は、能動負荷となっており、かつ差動からシングル出力に変換するカレントミラーを構成している。ＰチャンネルＭＯＳトランジスタＮＰ２０３は、２段目の増幅回路を構成する。定電流源Ｉ２０２は、このＰチャンネルＭＯＳトランジスタＭＰ２０３の能動負荷として働き、負電源ＶＳＳとＰチャンネルＭＯＳトランジスタＭＰ２０３のドレインとの間に挿入されている。位相補償容量ＣはＰチャンネルＭＯＳトランジスタＭＰ２０３のゲートとドレインとの間に挿入されている。
また、スイッチＳ２０１は、ＰチャンネルＭＯＳトランジスタＭＰ２０１のゲートとドレインとの間に挿入されたブレーク型のスイッチである。スイッチＳ２０２は、ＰチャンネルＭＯＳトランジスタＭＰ２０２のゲートとドレインとの間に挿入されたメーク型のスイッチである。スイッチＳ２０３は、ＰチャンネルＭＯＳトランジスタＭＰ２０１のドレインとＰチャンネルＭＯＳトランジスタＭＰ２０３のゲート間に接続されたメーク型のスイッチである。スイッチＳ２０４は、ＰチャンネルＭＯＳトランジスタＭＰ２０２のドレインとＰチャンネルＭＯＳトランジスタＭＰ２０３のゲートとの間に接続されたブレーク型のスイッチである。スイッチＳ２０５は、ＮチャンネルＭＯＳトランジスタＭＮ２０２のゲートと出力端子Ｖｏｕｔ間に接続されたブレーク型のスイッチである。スイッチＳ２０６は、ＮチャンネルＭＯＳトランジスタＭＮ２０１のゲートと出力端子Ｖｏｕｔ間に接続されたブレーク型のスイッチである。スイッチＳ２０７は、ＮチャンネルＭＯＳトランジスタＭＮ２０１のゲートと正転入力端子Ｖｉｎ間に接続されたブレーク型のスイッチである。スイッチＳ２０８は、ＮチャンネルＭＯＳトランジスタＭＮ２０２のゲートと正転入力端子Ｖｉｎとの間に接続されたメーク型のスイッチである。
そして、差動対を構成する一方のＮチャンネルＭＯＳトランジスタＭＮ２０１のドレインはＰチャンネルＭＯＳトランジスタＭＰ２０１のドレインに接続される。差動対を構成する他方のＮチャンネルＭＯＳトランジスタＭＮ２０２のドレインはＰチャンネルＭＯＳトランジスタＭＰ２０２のドレインに接続される。そして、これらスイッチ群Ｓ２０１〜Ｓ２０８は全て連動して制御される。また後述するように図７のアンプは偶数フレームで使用され、ｎを１から始まる自然数として、４ｎ−２フレームと４ｎフレームでこれらスイッチを切り替えることを特徴としている。図７の右図が４ｎフレーム時に、図７の左図が４ｎ−２フレーム時のスイッチの状態を示したものである。
次に、図６及び図７のアンプをＬＣＤドライバに適用した場合の応用例を図８に示す。図８に示すように、図７に記載のアンプをＡＭＰ１０１に適用し、図６に記載のアンプをＡＭＰ１０２に適用する。そして、各々のアンプＡＭＰ１０１、ＡＭＰ１０２の出力に各々トランスファ型のスイッチ（ＳＷ１０１／ＳＷ１０２）を設け、奇数番目の出力（Ｖｏｕｔ ｏｄｄ）と偶数番目（Ｖｏｕｔ ｅｖｅｎ）の出力に対し、アンプＡＭＰ１０１の出力とアンプＡＭＰ１０２の出力を切り替える。このとき、ある状態をとれば、アンプＡＭＰ１０１の出力が奇数番目に出力され、またアンプＡＭＰ１０２の出力が偶数番目に出力される。もう１つの別の状態はその反対であり、アンプＡＭＰ１０１の出力が偶数番目に出力され、またアンプＡＭＰ１０２の出力が奇数番目に出力される。そして、アンプＡＭＰ１０１の入力には正側のデータが入力され、アンプＡＭＰ１０２の入力には負側のデータが入力される。このように接続し、スイッチＳＷ１０１とスイッチＳＷ１０２をフレーム毎に連動させて駆動することにより、図８の右図のような出力イメージになる。なお、ドット反転駆動と呼ばれる駆動方式においては、１水平期間毎にこのＳＷ１０１／ＳＷ１０２を切り替える。ここでは、その詳細な説明を省略する。
次に、従来の演算増幅器の動作について説明する。図６の従来の演算増幅器は、差動対を構成するＰチャンネルＭＯＳトランジスタのＭＰ１０１、ＭＰ１０２と、その能動負荷と差動からシングルエンド変換機能を兼ねたカレントミラー構成のＮチャンネルＭＯＳトランジスタＭＮ１０１、ＭＮ１０２とを有する。ここでスイッチＳ１０１が閉じたときはＮチャンネルＭＯＳトランジスタＭＮ１０２のドレインがそのシングルエンド出力となり、スイッチＳ１０２が閉じたときはＮチャンネルＭＯＳトランジスタＭＮ１０１のドレインがシングルエンド出力となる。
このように出力端子がスイッチＳ１０１とスイッチＳ１０２の状態で変わることから出力選択のため、スイッチＳ１０３及びスイッチＳ１０４が設けられている。このスイッチＳ１０３とスイッチＳ１０４を介してシングル変換された信号が出力トランジスタを構成するＮチャンネルＭＯＳトランジスタＭＮ１０３のゲートに入力される。このとき、定電流源Ｉ１０２がＮチャンネルＭＯＳトランジスタＭＮ１０３の能動負荷として働く。そしてＮチャンネルＭＯＳトランジスタＭＮ１０３のドレインが出力端子Ｖｏｕｔとなる。
容量Ｃ１０１はミラー容量として位相補償の働きをする。演算増幅器は、バッファアンプとして使うため、反転入力端子と出力端子Ｖｏｕｔを共通接続する、いわゆる電圧フォロワ接続をする。電圧フォロワ接続とはＡＭＰの反転入力端子と出力端子を共通に接続して、正転入力端子に入力信号を入れ、ＡＭＰの出力端子から出力する、電圧的には入力された電圧と同じ電圧が出力される方式である。
スイッチＳ１０１〜Ｓ１０４を切り替えると反転入力端子がＰチャンネルＭＯＳトランジスタＭＰ１０１のゲートになったりＰチャンネルＭＯＳトランジスタＭＰ１０２のゲートになったりする。従って、これを切り替えるためにスイッチＳ１０５及びスイッチＳ１０６が設けられている。すなわち、図６の左図のようにスイッチＳ１０１及びスイッチＳ１０４が閉じたときは反転入力端子がＰチャンネルＭＯＳトランジスタＭＰ１０１のゲート端子となる。従ってこのときはスイッチＳ１０６を閉じることにより反転入力端子と出力端子Ｖｏｕｔが共通接続されて電圧フォロワ接続となる。そして正転入力端子ＶｉｎはＰチェンネルＭＯＳトランジスタＭＰ１０２のゲート端子となるのでスイッチＳ１０８を閉じて正転入力端子Ｖｉｎに接続する。
逆に、図６右図のように、スイッチＳ１０２及びスイッチＳ１０３が閉じたときは反転入力端子がＰチャンネルＭＯＳトランジスタＭＰ１０２のゲート端子となる。従ってこのときはスイッチＳ１０５を閉じることにより反転入力端子と出力端子Ｖｏｕｔが共通接続されて電圧フォロワ接続となる。そして正転入力端子ＶｉｎはＰチャンネルＭＯＳトランジスタＭＰ１０１のゲート端子となるのでスイッチＳ１０７を閉じて正転入力端子Ｖｉｎに接続する。スイッチＳ１０１〜Ｓ１０８の切り替えにより２つ状態が存在することになる。この２つの状態を前述したように４ｎ―３フレームと４ｎ―１フレームとで切り替える。図６の従来の演算増幅器において、仮にオフセット電圧＋Ｖｏｓが発生したと仮定すると、スイッチ群Ｓ１０１〜Ｓ１０８を切り替えると今度はオフセット電圧が−Ｖｏｓになる。従ってこれらスイッチ群Ｓ１０１〜Ｓ１０８を４ｎ−３フレームと４ｎ−１フレームとで切り替えることにより空間的にオフセットをばらまくことになり、平均するとオフセット電圧が零になる。従って人間の目には平均化された電圧、すなわちオフセット電圧が零として認識されるのである。言い換えれば、人間の目をごまかす手法である。
図６のアンプはＰチャンネルで構成された差動段であるため、正電源ＶＤＤ側の入力はＶＤＤ−１Ｖ程度以上の電圧は入力することができない。これは差動段のＰチャンネルＭＯＳトランジスタＭＰ１０１、ＭＰ１０２のゲート−ソース間電圧によりバイアス電流源Ｉ１０１が動作しなくなるからである。しかし、ＶＳＳ近辺は能動負荷のＮチャンネルＭＯＳトランジスタＭＮ１０１、ＭＮ１０２のゲート−ソース間電圧にもよるが、ほぼＶＳＳまで入力することが可能である。
図７に示す従来の演算増幅器は、差動対を構成するＮチャンネルＭＯＳトランジスタＭＮ２０１、ＭＮ２０２と、その能動負荷及び差動からシングルエンド変換機能を兼ねたカレントミラー構成のＰチャンネルＭＯＳトランジスタＭＰ２０１、ＭＰ２０２とを有する。ここでスイッチＳ２０１が閉じたときはＰチャンネルＭＯＳトランジスタＭＰ２０２のドレインがそのシングルエンド出力となり、スイッチＳ２０２が閉じたときはＰチャンネルＭＯＳトランジスタＭＰ２０１のドレインがシングルエンド出力となる。
このように出力端子がスイッチＳ２０１とスイッチＳ２０２のスイッチの状態で変わることから出力選択のためにスイッチＳ２０３及びＳ２０４が設けられている。このスイッチＳ２０３及びスイッチＳ２０４を介してシングル変換された信号が出力トランジスタであるＰチャンネルＭＯＳトランジスタＭＰ２０３のゲートに入力される。このとき、定電流源Ｉ２０２がＰチャンネルＭＯＳトランジスタＭＰ２０３の能動負荷として働く。そしてＰチャンネルＭＯＳトランジスタＭＰ２０３のドレインが出力端子となる。容量Ｃ２０１はミラー容量として位相補償の働きをする。演算増幅器は、バッファアンプとして使うため、反転入力端子と出力端子Ｖｏｕｔを共通接続する、いわゆる電圧フォロワ接続をする。
ここでスイッチＳ２０１〜Ｓ２０４を切り替えると反転入力端子がＮチャンネルＭＯＳトランジスタＭＮ２０１のゲートになったりＮチャンネルＭＯＳトランジスタＭＮ２０２のゲートになったりする。従って、これを切り替えるためスイッチＳ２０５及びＳ２０６が設けられている。すなわち、図７左図のように、スイッチＳ２０１及びＳ２０４が閉じたときは反転入力端子がＮチャンネルＭＯＳトランジスタＭＮ２０１のゲート端子となる。従って、このときはスイッチＳ２０６を閉じることにより反転入力端子と出力端子Ｖｏｕｔが共通接続されて電圧フォロワ接続となる。
そして正転入力端子ＶｉｎはＮチャンネルＭＯＳトランジスタＭＮ２０２のゲート端子となるのでスイッチＳ２０８を閉じて正転入力端子Ｖｉｎに接続する。逆に図７右図のように、スイッチＳ２０２及びスイッチＳ２０３が閉じたときは反転入力端子がＮチャンネルＭＯＳトランジスタＭＮ２０２のゲート端子となる。従ってこのときはスイッチＳ２０５を閉じることにより反転入力端子と出力端子Ｖｏｕｔが共通接続されて電圧フォロワ接続となる。そして正転入力端子ＶｉｎはＮチャンネルＭＯＳトランジスタＭＮ２０１のゲート端子となるのでスイッチＳ２０７を閉じて正転入力端子Ｖｉｎに接続する。スイッチＳ２０１〜Ｓ２０８の切り替えにより２つ状態が存在することになる。この２つの状態を上述したように４ｎ−２フレームと４ｎフレームで切り替える。図７の従来の演算増幅器において、仮にオフセット電圧＋Ｖｏｓが発生したと仮定すると、スイッチ群Ｓ２０１〜Ｓ２０８を切り替えると今度はオフセット電圧が−Ｖｏｓになる。
図６の場合と同様にして、これらスイッチ群Ｓ２０１〜Ｓ２０８を４ｎ−２フレームと４ｎフレームで切り替えることにより空間的にオフセットをばらまくことになり、平均するとオフセット電圧が零になる。従って人間の目には平均化された電圧、すなわちオフセット電圧が零として認識されるのである。
図７に示す演算増幅器はＮチャンネルで構成された差動段であるため、負電源側の入力はＶＳＳ＋１Ｖ程度以下の電圧は入力することができない。これは差動段ＭＯＳトランジスタＭＮ２０１、ＭＮ２０２のゲート−ソース間電圧によりバイアス電流源Ｉ２０１が動作しなくなるからである。しかし、ＶＤＤ近辺は能動負荷のＰチャンネルＭＯＳトランジスタＭＰ２０１、ＭＰ２０２のゲート−ソース間電圧にもよるが、ほぼＶＤＤまで入力することが可能である。
図８は、ＬＣＤドライバとして図７に示す演算増幅器を正側（ＶＤＤ／２〜ＶＤＤ）アンプとして用い、図６に示す演算増幅器を負側（ＶＳＳ〜ＶＤＤ／２）アンプとして用いた場合の応用例である。図８（ａ）に示すように、アンプＡＭＰ１０１は図７に示す演算増幅器を正側専用アンプとして使用し、アンプＡＭＰ１０２は図６に示す演算増幅器を負側専用アンプとして使用する。そして、その各々の出力は奇数番目出力（Ｖｏｕｔ＿ｏｄｄ）と偶数番目出力(Ｖｏｕｔ＿ｅｖｅｎ)のどちらにも出力できるように切り替え出力を付ける。これにより、奇数番目の出力であっても偶数番目の出力であっても、いずれの出力でも正側電圧及び負側電圧の両方の電圧を出力させることが可能になる。これが、従来のいわゆる２ＡＭＰ方式と呼ばれているものである。
ここで、ドット反転駆動と呼ばれているＬＣＤドライバの駆動方法はＶＣＯＭを基準として正側（＋）と負側（−）極性をドット毎に交互に出力する駆動方法である。更にフレーム毎にも反転させる必要がある。従って、フレーム信号によりオフセットキャンセルを実施するには、図８（ｂ）に示すように、４フレームで１セットの駆動方法になる。すなわち第１フレームでアンプＡＭＰ１０１により正側（＋）極性を出力したなら、第２フレームではアンプＡＭＰ１０２により負側（−）極性を出力することになる。このとき第１フレームと第２フレームではオフセットキャンセル信号は変化させないものとする。
そして第３フレームではオフセットキャンセル信号を反転させてアンプＡＭＰ１０１により極性を出力させる。第４フレームでは、同じくオフセットキャンセル信号は反転させたままの状態でアンプＡＭＰ１０２により負側（−）極性を出力させる。ここで、画質に影響するのは正側（＋）側の振幅と負側（−）側の振幅の絶対値の和で、図７（ｂ）に示す振幅Ａと振幅Ｂとの差が同じであれば、同じ階調と認識される。従って、正側／負側各々においてオフセットキャンセル制御信号によるオフセット電圧の絶対値が制御前後で同じ値であるなら、結果として振幅Ａと振幅Ｂは同じ値になる。このようにしてオフセットキャンセルが実現できる。ここで、この振幅Ａと振幅Ｂとの差を振幅差偏差と呼ぶ。振幅差偏差はＬＣＤドライバにおいて最も重要な項目である。この振幅差偏差が大きいと、ＬＣＤの表示に縦すじが入ったりする不具合の原因となる。
特開平１１−２４９６２３号公報
しかしながら、図６に示す演算増幅器を負側専用にし、図７に示す演算増幅器を正側専用にして図８に示すＬＣＤドライバを構成した場合、正側と負側を別々の演算増幅器で構成するため、当然オフセット電圧も異なったものになる。またオフセットキャンセルをかけたとしてもオフセット電圧がゼロにはならない。従ってオフセットキャンセル後にも各々のオフセット電圧差が生じ、これが振幅差偏差となる。すなわち、この従来の方式は本質的に振幅差偏差を生じるシステム構成になっているので、ある程度以上の振幅差偏差特性向上は見込めない。従って、この振幅差偏差が大きくなってＬＣＤの表示に縦すじが入ったりする不具合の原因となっていた。
更に、従来の演算増幅器では、２Ｈ反転駆動と呼ばれる駆動方式に対応することができない。２Ｈ反転駆動とは、２水平期間、続けて正側、又は負側の電圧を駆動する方法である。図９に２Ｈ反転駆動方式の出力駆動を示す。
図６に示す演算増幅器は、吐き出し電流能力が最大で電流源Ｉ１０２の分しかなく、また図７に示す演算増幅器は、吸い込み電流能力が最大で電流源Ｉ２０２の分しかない。このように、吐き出し電流能力、吸い込み電流能力が最大で電流源Ｉ１０２、Ｉ２０２の分しかとれないと２Ｈ反転駆動方式に対応できない。なお、図６に示す演算増幅器の吸い込み電流能力、及び図７に示すアンプの吐き出し電流能力に関しては、それぞれＮチャンネルＭＯＳトランジスタＭＮ３の大きさ、及びＰチャンネルＭＯＳトランジスタＭＰ２０３の大きさにもよるが、ある程度の大きさとすることができる。
図６に示す演算増幅器の吐き出しの駆動電流能力、及び図７に示す演算増幅器の吸い込み電流能力が小さいと２Ｈ反転駆動方式に対応できない理由は、１Ｈの立ち上がり波形において図７の演算増幅器は吐き出し電流動作であり問題は生じないが、２Ｈ目が１Ｈ目の電圧より低い場合は駆動電流が吸い込み動作になり、この駆動電流が足りなくなるからである。
本発明に係る演算増幅器は、第１導電型の第１トランジスタ及び第２トランジスタを有する第１差動対と、第２導電型の第３トランジスタ及び第４トランジスタを有する第２差動対と、第５トランジスタ及び第６トランジスタを有する出力段と、前記第１差動対からの差動出力をシングル変換する第１のスイッチ付き能動負荷と、前記第２差動対からの差動出力をシングル変換する第２のスイッチ付き能動負荷と、前記第１のスイッチ付き能動負荷の２出力のいずれか一を選択すると共に前記第５トランジスタのアイドリング電流を決定する第１のスイッチ付きバイアス回路と、前記第２のスイッチ付き能動負荷の２出力のいずれか一を選択すると共に前記第６トランジスタのアイドリング電流を決定する第２のスイッチ付きバイアス回路と、出力端子と、前記第１又は第２差動対の制御端子のいずれか一方とを接続する第１のスイッチと、入力端子と、前記第１又は第２の差動対の制御端子のいずれか一方とを接続する第２のスイッチと、前記第１及び第２のスイッチ付き能動負荷におけるスイッチング機能、前記第１及び第２のスイッチ付きバイアス回路におけるスイッチング機能、並びに前記第１及び第２のスイッチを連動して制御する制御信号を入力する制御信号端子とを有するものである。
本発明に係る表示装置は、奇数番目の出力に接続される第１の演算増幅器と、偶数番目の出力に接続され、前記第１の演算増幅器と共通のオフセットキャンセル信号が入力される第２の演算増幅器と、前記第１の演算増幅器の正転入力端子にその共通端子側が接続され、正側のディジタルアナログ変換器からの出力電圧を受けるか負側のディジタルアナログ変換器からの出力電圧を受けるかを選択する第１のトランスファ型スイッチと、前記第２の演算増幅器の正転入力端子にその共通端子側が接続され、正側のディジタルアナログ変換器からの出力電圧を受けるか負側のディジタルアナログ変換器からの出力電圧を受けるかを選択する第２のトランスファ型スイッチとを有し、前記第１及び第２の演算増幅器は、第１導電型の第１トランジスタ及び第２トランジスタを有する第１差動対と、第２導電型の第３トランジスタ及び第４トランジスタを有する第２差動対と、第５トランジスタ及び第６トランジスタを有する出力段と、前記第１差動対からの差動出力をシングル変換する第１のスイッチ付き能動負荷と、前記第２差動対からの差動出力をシングル変換する第２のスイッチ付き能動負荷と、前記第１のスイッチ付き能動負荷の２出力のいずれか一を選択すると共に前記第５トランジスタのアイドリング電流を決定する第１のスイッチ付きバイアス回路と、前記第２のスイッチ付き能動負荷の２出力のいずれか一を選択すると共に前記第６トランジスタのアイドリング電流を決定する第２のスイッチ付きバイアス回路と、出力端子と、前記第１又は第２差動対の制御端子のいずれか一方とを接続する第１のスイッチと、入力端子と、前記第１又は第２の差動対の制御端子のいずれか一方とを接続する第２のスイッチと、前記第１及び第２のスイッチ付き能動負荷におけるスイッチング機能、前記第１及び第２のスイッチ付きバイアス回路におけるスイッチング機能、並びに前記第１及び第２のスイッチを連動して制御するオフセットキャンセル信号を入力する制御信号端子とを有するものである。
本発明においては、第１、第２差動対の正転入力と反転入力とを切り替えるための第２のスイッチと、第１差動対の能動負荷の入出力と第２差動対の能動負荷のそれぞれの入出力を切り替えるスイッチ機能と、電圧フォロワを構成するにあたり、反転入力端子と出力端子とを接続する帰還ループ構成のための第１のスイッチとを設け、それらを連動して制御することで、オフセット電圧を時間平均でキャンセルすることができる。また、この演算増幅器を液晶表示装置に適用することにより、偏差という演算増幅器のオフセット電圧で決まる特性を飛躍的に改善させることが可能である。
本発明によれば、オフセット電圧を空間的にばらまいて見かけ上のオフセット電圧による影響を小さくすることができる演算増幅器及びこれを使用した表示装置を提供することができる。
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、簡単な回路構成で、特に映像分野の代表的なＬＳＩであるＬＣＤドライバに適した演算増幅器であって、オフセット電圧を空間的にばらまいて見かけ上のオフセット電圧による影響を小さくしたオフセットキャンセル付き演算増幅器及び当該演算増幅器をＬＣＤドライバ等の表示装置の出力駆動アンプに適用したものである。
実施の形態１．
図１は、本発明の実施の形態１にかかるオフセットキャンセル回路付き演算増幅器を示すブロック図である。図１に示すように、本実施の形態にかかるオフセットキャンセル回路付き演算増幅器１は、第１、第２トランジスタとしてのＮチャンネルで構成された差動対ＭＯＳトランジスタ（ＭＮ１／ＭＮ２）と、第３、第４トランジスタとしてのＰチャンネルで構成された差動対ＭＯＳトランジスタ（ＭＰ１／ＭＰ２）と、第１の定電流源Ｉ１、第２の定電流源Ｉ２と、第１のスイッチ付き能動負荷１１と、第２のスイッチ付き能動負荷１２と、第１のスイッチ付きバイアス回路１３と、第２のスイッチ付きバイアス回路１４と、第５トランジスタとしてのＰチャンネルＭＯＳ出力トランジスタＭＰ３と、第６トランジスタとしてのＮチャンネルＭＯＳ出力トランジスタＭＮ３と、第１のスイッチＳＷ１、第２のスイッチＳＷ２と、第１の位相補償回路１５と、第２の位相補償回路１６と、オフセットキャンセル制御信号端子１７とを有する。
差動対ＭＯＳトランジスタ（ＭＰ１／ＭＰ２）は、ＮチャンネルＭＯＳトランジスタで構成された差動対ＭＯＳトランジスタＭＮ１、ＭＮ２と各々のゲート同士がお互いに並列接続されている。定電流源Ｉ１は、Ｎチャンネル差動対ＭＯＳトランジスタＭＮ１／ＭＮ２の共通ソース端と負電源電圧ＶＳＳとの間に接続されている。定電流源Ｉ２は、Ｐチャンネル差動対ＭＯＳトランジスタＭＰ１／ＭＰ２の共通ソースと正電源電圧ＶＤＤとの間に接続されている。
第１のスイッチ付き能動負荷１１は、Ｎチャンネル差動対ＭＯＳトランジスタＭＮ１／ＭＮ２のドレイン出力を受け、入出力を切り替えるスイッチを有する。第２のスイッチ付き能動負荷１２は、Ｐチャンネル差動対トランジスタＭＰ１／ＭＰ２のドレイン出力を受け、入出力を切り替えるスイッチを有する。
第１のスイッチ付きバイアス回路１３は、第１のスイッチ付き能動負荷１１の２つの出力の内どちらか１つを選択するスイッチの機能を有し、かつ後述するＰチャンネルＭＯＳ出力トランジスタＭＰ３のアイドリング電流を決定する。第２のスイッチ付きバイアス回路１４は、第２のスイッチ付き能動負荷１２の２つの出力の内どちらか１つを選択するスイッチ機能を有し、かつ後述するＮチャンネルＭＯＳ出力トランジスタＭＮ３のアイドリング電流を決定する。
ＰチャンネルＭＯＳ出力トランジスタＭＰ３は、ゲートが第１のスイッチ付きバイアス回路１３の出力に接続され、ソースが正電源ＶＤＤに接続され、ドレインが出力端ＯＵＴに接続されている。ＮチャンネルＭＯＳ出力トランジスタＭＮ３は、ゲートが第２のスイッチ付きバイアス回路１４の出力に接続され、ソースが負電源ＶＳＳに接続され、ドレインが出力端ＯＵＴに接続されている。
第１のスイッチＳＷ１は、出力端子ＯＵＴから差動対トランジスタの２つのゲート入力の内どちらか一方に切り替える。第２のスイッチＳＷ２は、入力端子ＩＮから差動対トランジスタの２つのゲートの内どちらか一方に切り替える。第１の位相補償回路１５は、ＰチャンネルのＭＯＳ出力トランジスタＭＰ３のゲート−ドレイン間に接続されている。第２の位相補償回路１６は、ＮチャンネルＭＯＳ出力トランジスタＭＮ３のゲート−ドレイン間に接続されている。
オフセットキャンセル制御信号端子１７は、第１のスイッチ付き能動負荷１１及び第２のスイッチ付き能動負荷１２におけるスイッチング機能、第１のスイッチ付きバイアス回路１３及び第２のスイッチ付きバイアス回路１４におけるスイッチング機能、並びに第１のスイッチＳＷ１及び第２のスイッチＳＷ２を連動して制御する制御信号であるオフセットキャンセル制御信号を入力するための端子である。
次に、本実施の形態にかかる演算増幅器１の動作について説明する。図１において、第１のスイッチＳＷ１、第２のスイッチＳＷ２、第１のスイッチ付き能動負荷１１のスイッチ、第１のスイッチ付きバイアス回路１３のスイッチ、第２のスイッチ付き能動負荷１２のスイッチ、第２のスイッチ付きバイアス回路１４のスイッチは全て連動して同時に駆動される。
ここで第１のスイッチＳＷ１と第２のスイッチＳＷ２は、本演算増幅器１が負帰還になるようにスイッチ制御する。すなわち本演算増幅器１の反転入力と出力端ＯＵＴを共通接続して帰還をかける。ＰチャンネルＭＯＳトランジスタＭＰ１とＰチャンネルＭＯＳトランジスタＭＰ２で構成されるＰチャンネルＭＯＳトランジスタ差動段はＶＳＳ〜ＶＤＤ−１Ｖ程度の入力電圧範囲に対し作動する。この理由は上述したように、差動段のＰチャンネルＭＯＳトランジスタＭＰ１／ＭＰ２のゲート−ソース間電圧によりバイアス電流源Ｉ１が動作しなくなるからである。
また、ＮチャンネルＭＯＳトランジスタＭＮ１とＮチャンネルＭＯＳトランジスタＭＮ２で構成されるＮチャンネルＭＯＳトランジスタによる差動段はＶＤＤ〜ＶＳＳ＋１Ｖ程度の入力電圧範囲に対し作動する。この理由は、上述したように、差動段ＭＯＳトランジスタＭＮ１、ＭＮ２のゲート−ソース間電圧によりバイアス電流源Ｉ２が動作しなくなるからである。
このように、図１に示す演算増幅器１においてＶＳＳ近辺のＶＳＳ〜ＶＳＳ＋１Ｖ程度の入力電圧範囲においてはＰチャンネルＭＯＳトランジスタ（ＭＰ１／ＭＰ２）による差動段のみが動作し、中間電位のＶＳＳ＋１Ｖ程度からＶＤＤ−１Ｖ程度の範囲においてはＰチャンネルＭＯＳトランジスタ（ＭＰ１／ＭＰ２）による差動段とＮチャンネルＭＯＳトランジスタ（ＭＮ１／ＭＮ２）による差動段の両方が動作し、ＶＤＤ−１Ｖ程度からＶＤＤまではＮチャンネルＭＯＳトランジスタ（ＭＮ１／ＭＮ２）による差動段のみが動作する回路構成になっている。結果として、ＶＳＳ〜ＶＤＤまでの全入力電圧範囲でアンプ動作することができる。また出力段に関してはＰチャンネルＭＯＳトランジスタＭＰ３とＮチャンネルＭＯＳトランジスタＭＮ３の各々のドレインが見えているので、ほぼＶＳＳ〜ＶＤＤまでを出力することができる。このようにして、いわゆるＲａｉｌ−ｔｏ−Ｒａｉｌのアンプになっていることがわかる。そしてこれらの差動段出力（各々のドレイン）は各々第１のスイッチ付き能動負荷１１と第２のスイッチ付き能動負荷１２に接続されて、差動からシングル変換される。これら第１のスイッチ付き能動負荷１１、第２のスイッチ付き能動負荷１２の入出力はスイッチで入力と出力を切り替えることが可能な構成になっている。具体的な回路構成は後述する。
第１のスイッチ付きバイアス回路１３は第１のスイッチ付き能動負荷１１の出力端子を選択すると共に、ＰチャンネルＭＯＳトランジスタのＭＰ３のアイドリング電流を決定する回路をも含んでいる。同様にして第２のスイッチ付きバイアス回路１４は第２のスイッチ付き能動負荷１２の出力端子を選択すると共に、ＮチャンネルＭＯＳトランジスタＭＮ３のアイドリング電流を決定する回路をも含んでいる。
ここで、無負荷時は前述のＰチャンネルＭＯＳトランジスタＭＰ３とＮチャンネルＭＯＳトランジスタＭＮ３のドレイン電流（アイドリング電流）が等しくなるようにこれらのバイアス回路を設計する必要がある。なお、第１のスイッチ付きバイアス回路１３及び第２のスイッチ付きバイアス回路１４のスイッチ状態はいずれも、第１のスイッチ付き能動負荷１１と第２のスイッチ付き能動負荷１２のシングルエンド出力端子となった方を選択するように制御する必要がある。結果、これらのスイッチは全て連動して動作し、オフセットキャンセル制御信号端子１７から入力するオフセットキャンセル制御信号でこでらのスイッチを一斉制御するものとする。このとき、演算増幅器１全体として電圧フォロワ接続になるようにスイッチ制御されるものとする。位相補償回路１５、１６は、容量単体を使用したり、後述するように抵抗体及び容量を直列接続していわゆる零点補償するもの等を使用することができる。
次にこの図１において各スイッチの状態によって演算増幅器１のオフセット電圧がどのように変化するかについて説明する。先ず、演算増幅器１としてオフセット電圧が発生する主要因として挙げられるのは、ＰチャンネルＭＯＳトランジスタＭＰ１、ＭＰ２で構成されるＰチャンネルＭＯＳトランジスタ差動対の閾値電圧の相対的なばらつき、第１のスイッチ付き能動負荷１１の働きをするカレントミラー回路の構成トランジスタ対の閾値電圧の相対的なばらつき、ＮチャンネルＭＯＳトランジスタＭＮ１、ＭＮ２で構成されるＮチャンネルＭＯＳトランジスタによる差動対の閾値電圧の相対的なばらつき、及び第２のスイッチ付き能動負荷の働きをするカレントミラー回路の構成トランジスタ対の閾値電圧の相対的なばらつきである。
スイッチ状態が２つあり、その各々をＡとＢとすると、仮にスイッチ状態がＡの場合にこれらの閾値電圧の相対的なばらつきが原因で生じるオフセット電圧をＶｏｓとし、そのときの演算増幅器の正転入力電圧をＶＩＮ、出力電圧をＶＯとすると、出力電圧は
ＶＯ＝ＶＩＮ＋Ｖｏｓ
となる。次にスイッチを切り替え、スイッチの状態をＢにしたとすると、スイッチの状態がＡのときと逆極性の方向にオフセット電圧が出力され、結果、出力電圧は
ＶＯ＝ＶＩＮ−Ｖｏｓ
となる。このように、スイッチを切り替えることにより出力電圧ＶＯは理想出力電圧値ＶＩＮに対し、対称的に電圧出力されることがわかる。従って、ＡとＢの二つの状態をこれらスイッチで切り替えれば、いわゆる空間的に平均化され、結果としてオフセット電圧が零になりオフセットキャンセルされたことになる。
本実施の形態においては、Ｎチャンネル差動の入力とＰチャンネル差動の各々の正転入力と反転入力とを切り替えるためのスイッチと、Ｎチャンネル差動の能動負荷の入出力とＰチャンネル差動の能動負荷の各々の入出力を切り替えるスイッチと、電圧フォロワを構成するにあたり、反転入力端子と出力端子とを接続する帰還ループ構成のための切り替えスイッチとを設ける。そして、それらを連動させて切り替えることにより、オフセット電圧を時間平均でキャンセル（空間オフセットキャンセル）することができる。また、この演算増幅器をＬＣＤドライバに適用することにより、偏差という演算増幅器のオフセット電圧で決まる特性が飛躍的に改善することが可能である。
実施の形態２．
次に、本発明の実施の形態２について説明する。本実施の形態は、上述の実施の形態１にかかる演算増幅器をより具体化したものである。図２は、本実施の形態にかかる演算増幅器１０を示す図である。なお、図２において、図１に示す構成要素と同一構成要素には同一の符号を付しその詳細な説明は省略する。
図２に示すように、第１のスイッチ付き能動負荷１１は、ソースがお互いに共通接続されて正電源電圧端子ＶＤＤに接続され、ゲートがお互いに共通接続された、第７、第８トランジスタとしての、２つのＰチャンネルトランジスタＭＰ４、ＭＰ５と、入出力を切り替える第３、第４スイッチとしてのスイッチ１１１、１１２とを有する。スイッチ１１１、１１２は、ＰチャンネルトランジスタＭＰ４、ＭＰ５の共通接続されたゲートと各々のドレインとの間に直列に接続されている。
また、第２のスイッチ付き能動負荷１２は、ソースがお互いに共通接続されて負電源電圧端子に接続され、ゲートがお互いに共通接続された、第９、第１０トランジスタとしての、２つのＮチャンネルトランジスタＭＮ４、ＭＮ５と、入出力を切り替える第５、第６スイッチとしてのスイッチ１２１、１２２とを有する。スイッチ１２１、１２２は、ＮチャンネルトランジスタＭＮ４、ＭＮ５の共通接続されたゲートと各々のドレインとの間に直列に接続されている。
更に、第１のスイッチ付きバイアス回路１３は、第７スイッチとしてのスイッチ１３１と、定電流源Ｉ３と、第１１トランジスタとしてのＰチャンネルトランジスタＭＰ６とを有する。スイッチ１３１は、２つのＰチャンネルトランジスタＭＰ４、ＭＰ５の各々のドレインとＰチャンネルＭＯＳ出力トランジスタＭＰ３のゲートとの間に接続される。定電流源Ｉ３は、正電源ＶＤＤとＰチャンネルＭＯＳ出力トランジスタＭＰ３のゲートとの間に接続される。ＰチャンネルトランジスタＭＰ６は、ゲートが定電圧源ＢＰ１でバイアスされ、ソースがＰチャンネルＭＯＳ出力トランジスタＭＰ３のゲートに接続され、ドレインがＮチャンネルＭＯＳ出力トランジスタＭＮ３のゲートに接続される。
第２のスイッチ付きバイアス回路１４は、第８スイッチとしてのスイッチ１４１と、定電流源Ｉ４と、第１２トランジスタとしてのＮチャンネルトランジスタＭＮ６とを有する。スイッチ１４１は、２つのＮチャンネルトランジスタＭＮ４、ＭＮ５の各々のドレインとＮチャンネルＭＯＳ出力トランジスタＭＮ３のゲートとの間に接続される。定電流源Ｉ４は、負電源とＮチャンネルＭＯＳ出力トランジスタＭＮ３のゲートとの間に接続される。ＮチャンネルトランジスタＭＮ６は、ゲートが定電圧源ＢＮ１でバイアスされ、ソースがＮチャンネルＭＯＳ出力トランジスタＭＮ３のゲートに接続され、ドレインがＰチャンネルＭＯＳ出力トランジスタＭＰ３のゲートに接続される。
更に、位相補償として、ゼロ点導入用の抵抗１５１及び容量１５２が直列に接続された位相補償回路１５が、ＰチャンネルＭＯＳ出力トランジスタＭＰ３のゲートとドレインとの間に接続されている。また、ゼロ点導入用の抵抗１６１及び容量１６２とがそれぞれ直列に接続された位相補償回路１６が、ＮチャンネルＭＯＳ出力トランジスタＭＮ３のゲートとドレインとの間に接続されている。
次に、この演算増幅器１の動作について説明する。第１のスイッチ付き能動負荷１１の能動負荷は、ＰチャンネルＭＯＳトランジスタのＭＰ４、ＭＰ５からなるカレントミラー回路で構成され、差動からシングル変換も兼ねている。ここで図２に示すようにスイッチ１１１がＯＮ、スイッチ１１２がＯＦＦになっているときは、ＰチャンネルＭＯＳトランジスタＭＰ５のドレインとＮチャンネルＭＯＳトランジスタＭＮ２の共通接続点が入力段の第１の出力端子となる。同様に、第２のスイッチ付き能動負荷１２の能動負荷はＮチャンネルＭＯＳトランジスタのＭＮ４、ＭＮ５からなるカレントミラー回路で構成され、差動からシングル変換も兼ねている。ここで図２に示すように、スイッチ１２１がＯＮ、スイッチ１２２がＯＦＦになっているときはＮチャンネルＭＯＳトランジスタＭＮ５のドレインとＰチャンネルＭＯＳトランジスタＭＰ２の共通接続点が入力段の第２の出力端子となる。
次に、各スイッチをスイッチ制御信号で別の状態に移す。すなわち、第１のスイッチ付き能動負荷１１のスイッチ１１１、１１２については、ＰチャンネルＭＯＳトランジスタＭＰ３のゲート−ドレイン間に入っているスイッチ１１１をＯＦＦさせ、ＰチャンネルＭＯＳトランジスタＭＰ４のゲートとドレイン間に入っているスイッチ１１２をＯＮさせる。同様に第２のスイッチ付き能動負荷１２のスイッチ１２１、１２２については、ＮチャンネルＭＯＳトランジスタＭＮ３のゲート−ドレイン間に入っているスイッチ１２１をＯＦＦさせ、ＮチャンネルＭＯＳトランジスタＭＮ４のゲート−ドレイン間に入っているスイッチ１２２をＯＮさせる。この状態のときは第１のスイッチ付き能動負荷１１の出力はＰチャンネルＭＯＳトランジスタＭＰ３のドレインとＮチャンネルＭＯＳトランジスタＭＮ１の共通接続点が入力段の第１の出力端子となる。同様にしてＮチャンネルＭＯＳトランジスタＭＰ１のドレインとＮチャンネルＭＯＳトランジスタＭＮ４の共通接続点が入力段の第２の出力端子となる。
次に第１のスイッチ付きバイアス回路１３と第２のスイッチ付きバイアス回路１４のこれらスイッチ１３１、１４１は、上述の入力段の第１及び第２の出力端子を、出力トランジスタを構成するＰチャンネルＭＯＳトランジスタＭＰ３及びＮチャンネルＭＯＳトランジスタＭＮ３のゲートに各々接続する。このため、上述の能動負荷の出力ノードが変化することに連動して動作する。
また第１のスイッチ付きバイアス回路１３、第２のスイッチ付きバイアス回路１４は、無負荷時に出力トランジスタＰチャンネルＭＯＳトランジスタＭＰ３とＮチャンネルＭＯＳトランジスタＭＮ３に流れる電流（いわゆるアイドリング電流）を決定するものである。なお、ここでＰチャンネルＭＯＳトランジスタのＭＰ６とＮチャンネルＭＯＳトランジスタＭＮ６で、いわゆる浮遊電流源を構成する。一般的なトランジスタで構成する電流源は一端が電源端子かＧＮＤ端子に接続されているものであるが、この浮遊電流源とは電流源の両端がフローティング状態で、自由な箇所に接続できるものである。このＰチャンネルＭＯＳトランジスタＭＰ６とＮチャンネルＭＯＳトランジスタＭＮ６の接続はローカル的に「１」という電流帰還がかかっており、ＰチャンネルＭＯＳトランジスタＭＰ６のソースとＮチャンネルＭＯＳトランジスタＭＮ６のドレインの共通接続点、及びＰチャンネルＭＯＳトランジスタＭＰ６のドレインとＮチャンネルＭＯＳトランジスタＭＮ６の共通接続点はこの帰還の効果で高いインピーダンスを有する。すなわち、ＰチャンネルＭＯＳトランジスタＭＰ６、ＮチャンネルＭＯＳトランジスタＭＮ６により浮遊電流源が構成されている。
次にこの浮遊電流源と、ＰチャンネルＭＯＳトランジスタＭＰ３及びＮチャンネルＭＯＳトランジスタＭＮ３のアイドリング電流は以下のように設計される。まず、正電源ＶＤＤとＢＰ１端子間に接続される定電圧源（Ｖ(ＢＰ１)）の電圧は、ＰチャンネルＭＯＳトランジスタＭＰ３及びＰチャンネルＭＯＳトランジスタＭＰ５の各々のゲートとソース間電圧の和に等しいことから、下記となる。
Ｖ（ＢＰ１）＝ＶＧＳ（ＭＰ６）＋ＶＧＳ（ＭＰ５）・・・（１）
ＶＧＳ（ＭＰ６）：ＭＰ６のゲート−ソース間電圧
ＶＧＳ（ＭＰ５）：ＭＰ５のゲート−ソース間電圧
また、ＰチャンネルＭＯＳトランジスタＭＰ３又はＰチャンネルＭＯＳトランジスタＭＰ５のゲート−ソース間電圧は次式で示される。すなわち、
Figure 2008111875
ここで、β＝（Ｗ／Ｌ）・μＣ０であり、Ｗはゲート幅、Ｌはゲート長、μは移動度、Ｃ０は単位面積当たりのゲート酸化膜容量、ＶＴは閾値電圧、ＩＤはドレイン電流を示す。
まず、浮遊電流源は、ＰチャンネルＭＯＳトランジスタのＭＰ６とＮチャンネルＭＯＳトランジスタＭＮ６の各々のドレイン電流が等しくなるように設計する。すなわち、電流源Ｉ３の電流値Ｉ３の半分づつ（Ｉ３／２）がＰチャンネルＭＯＳトランジスタのＭＰ６とＮチャンネルＭＯＳトランジスタＭＮ６に流れるように設計する。一方、アイドリング電流（Ｉｉｄｌｅ）の設計は、ＰチャンネルＭＯＳトランジスタのＭＰ３のドレイン電流をＩｉｄｌｅとすると、上記（１）式より下記のようになる。
Figure 2008111875
ここで、β（ＭＰ６）はＰチャンネルＭＯＳトランジスタＭＰ６のβ、β（ＭＰ５）は、ＰチャンネルＭＯＳトランジスタＭＰ５のβを示す。ここではＶ（ＢＰ１)の詳細な回路は省略するがこの（３）)式をＩｉｄｌｅについて解くことが可能である。
そして、定電流源のＩ４の電流値は上述した電流源Ｉ３の電流値と同じにする必要がある。もし、これが異なれば、その差分は能動負荷に流れ、結果としてオフセット電圧の増加に繋がる。また、負電源ＶＳＳとＢＰ１端子間に接続される定電圧源（Ｖ(ＢＮ１)）の電圧設計に関しても、全く同様にして設計することができる。以上のようにして、浮遊定電流源を設定する。
ここで、定電圧源（Ｖ(ＢＮ１)）と第２の定電圧源（Ｖ(ＢＰ１)）は２個のＭＯＳトランジスタと定電流源を使って構成することにより素子バラツキによる変動に強くなる。その理由は、上述した(３)式の左辺のＶ(ＢＰ１)の式に右辺と同じ２ＶＴという項が存在するため、この項が左辺と右辺で消去されるためである。
次に、図２に示す位相補償回路１５、１６は、演算増幅器１が有する位相遅れのゼロ点（いわゆる悪いゼロ点）をキャンセルするゼロ点補償も兼ねて、容量と抵抗を直列に接続した公知の素子を使用して位相補償を行う。（例えば、Paul.R.Gray／Robert.G.meyer共著"Analysis and Design of Analog Integrated Circuits" John Wiley & Sons,Inc.発行参照）。また、オフセットキャンセルスイッチＳＷ１、ＳＷ２に関して、図１に示す場合と同様であるのでその説明を省略する。
次にスイッチに関し、実際の電子回路にてスイッチを実現させるための具体例を図３に示す。図３（ａ）に示すスイッチ２０１の具体例を図３（ｂ）乃至図３（ｄ）に示す。また、図３（ｅ）に示すスイッチの具体例を図３（ｆ）乃至図３（ｈ）に示す。
図３（ｂ）、図３（ｃ）に示すように、メーク型のスイッチはその両端が、ＮチャンネルＭＯＳトランジスタ２１１又はＰチャンネルＭＯＳトランジスタ２２１の各々ドレイン／ソースに対応する。そして、スイッチのオン／オフの制御はゲートで行うものとする。ここでＮチャンネルＭＯＳトランジスタ２１１の場合はゲートがハイレベルのときにスイッチが閉じ、ゲートがローレベル時にスイッチがオフする。ＰチャンネルＭＯＳトランジスタ２２１の場合はその逆で、ゲートがローレベルのときにスイッチが閉じ、ゲートがハイレベル時にスイッチがオフする。
更に図３（ｄ）に、ＮチャンネルＭＯＳトランジスタ２３１とＰチャンネルＭＯＳトランジスタ２３２を抱き合わせた回路でＮチャンネルＭＯＳトランジスタ２３１とＰチャンネルＭＯＳトランジスタ２３２の各々のドレインとソースを共通接続し、各々のゲートに対してはインバータ２３３を使用して逆位相の信号で駆動するタイプを示す。この場合は、ＮチャンネルＭＯＳトランジスタ２３１のゲートがハイレベルのときＰチャンネルＭＯＳトランジスタ２３２のゲートはインバータ２３３によりローレベルとなり、その両方がオンする。すなわちスイッチがオンする。
逆にＮチャンネルＭＯＳトランジスタ２３１のゲートがローレベルのときＰチャンネルＭＯＳトランジスタ２３２のゲートはインバータ２３３によりハイレベルとなり、その両方がオフする。すなわちスイッチがオフする。
また、図３（ｅ）に示すように、図１又は図２の図中のトランスファ型スイッチ２４１の場合は、図３（ｆ）に示すように、２つのＮチャンネルＭＯＳトランジスタ２５１、２５２のソースを共通としてトランスファースイッチの共通端子とし、その２つのＮチャンネルＭＯＳトランジスタ２５１、２５２の各々のドレインがメーク／ブレーク端子となる。そして、その各々のゲートはインバータ２５３を使って、逆位相で駆動するものとする。すなわち一方のゲートがハイレベルのときに他方のゲートはローレベルになる。
また、図３（ｇ）に示すように、２つのＰチャンネルＭＯＳトランジスタ２６１、２６２を使ったトランスファースイッチは同じくソースを共通にし、２つのＰチャンネルＭＯＳトランジスタ２６１、２６２のソースを共通にしてトランスファースイッチの共通端子とし、その２つのＰチャンネルＭＯＳトランジスタ２６１、２６２の各々のドレインがメーク／ブレーク端子となる。このとき、これら２つのＰチャンネルＭＯＳトランジスタ２６１、２６２の各々のゲートはインバータ２６３を使って、逆位相で駆動するものとする。
更に図３（ｈ）にＮチャンネルとＰチャンネルを抱き合わせた回路を使った場合のトランスファースイッチを示す。トランスファ側の２つの端子に対し、各々ＮチャンネルＭＯＳトランジスタ対２７１とＰチャンネルＭＯＳトランジスタ対２７２の共通接続されたドレインが接続され、これら４つのソースを共通接続してスイッチの共通端子とする。そして抱き合わせていないＭＯＳトランジスタ同士のＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタのゲートを共通接続し、その共通接続されたゲートをインバータ２７３により逆位相で駆動するものとする。このトランスファースイッチの動作は、基本的には上述したメーク型／ブレーク型の組み合わせであるので動作説明を省略する。
ここでスイッチとしてＮチャンネルＭＯＳトランジスタを使うか、ＰチャンネルＭＯＳトランジスタを使うか、またはＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタの抱き合わせ回路を使うかの判断基準は、スイッチの電位による。例えば、電源電圧をＶＤＤとすると、スイッチにかかる電圧がほぼＶＤＤ／２より高い場合はＰチャンネルＭＯＳトランジスタを使用し、逆にスイッチにかかる電圧がほぼＶＤＤ／２より低い場合はＮチャンネルＭＯＳトランジスタを使用し、更に、ＶＳＳ(ＧＮＤ)からＶＤＤまで全入力電圧範囲で動作させる必要がある場合はＮチャンネルＭＯＳトランジスタとＰチャンネルＭＯＳトランジスタの抱き合わせ回路を使用する。
図２の場合であれば、第１と第２のトランスファ型スイッチＳＷ１、ＳＷ２はＶＳＳ(ＧＮＤ)からＶＤＤまで全入力電圧範囲で動作させる必要があるので、図２（ｈ）に示すタイプを使う必要がある。また、第１のスイッチ付き能動負荷１１と第１のスイッチ付きバイアス回路１３におけるスイッチはＶＤＤ電圧から約１〜２Ｖ程度下がった電位で動作するので図３（ｃ）、図３（ｇ）に示すＰチャンネルＭＯＳトランジスタを使ったスイッチを使う。また、第２のスイッチ付き能動負荷１２と第２のスイッチ付きバイアス回路１４におけるスイッチはＶＳＳ(ＧＮＤ)から約１〜２Ｖ程度上がった電位で動作するので、図３（ｂ）、図３（ｆ）に示すＮチャンネルＭＯＳトランジスタを使ったスイッチを使う。
本実施の形態においても、上述の実施の形態１と同様の効果を奏する。すなわち、Ｎチャンネル差動の入力とＰチャンネル差動の各々の正転入力と反転入力、Ｎチャンネル差動の能動負荷の入出力とＰチャンネル差動の能動負荷の入出力、電圧フォロワを構成する際の反転入力端子と出力端子とを接続する帰還ループを、連動するスイッチにより切り替える。このことにより、オフセット電圧を空間オフセットキャンセルすることができる。
実施の形態３．
次に、本発明の実施の形態３について説明する。図４（ａ）は本発明の実施の形態３にかかる演算増幅器を液晶表示装置の液晶ドライバの出力アンプに使った場合を示す図である。
図４（ａ）に示すように、本実施の形態にかかる出力アンプは、電圧フォロワ接続されたオフセットキャンセル付き演算増幅器ＡＭＰ１、ＡＭＰ２と、正側のＤＡＣ（Digital Analog Converter）からの出力電圧を受けるか負側のＤＡＣからの出力電圧を受けるかを選択するトランスファ型スイッチＳＷ１１、スイッチＳＷ１２とを有する。演算増幅器ＡＭＰ１、ＡＭＰ２は、図１に示す実施の形態１、又は図２に示す実施の形態２に示した演算増幅器である。演算増幅器ＡＭＰ１の正転入力端子にはスイッチＳＷ１の共通端子側が接続され、また演算増幅器ＡＭＰ２の正転入力端子にはスイッチＳＷ２の共通端子側が接続される。演算増幅器ＡＭＰ１と演算増幅器ＡＭＰ２のオフセットキャンセル信号は共通に入力する。演算増幅器ＡＭＰ１の出力が奇数番目の出力に、演算増幅器ＡＭＰ２の出力が偶数番目の出力に接続される。
次に、本実施の形態にかかる出力アンプの動作について説明する。本実施の形態にかかる出力アンプは、多数ある液晶ドライバ出力のうち、ある２つの出力を例にとって示したものである。そして、液晶の駆動方式をいわゆるドット反転方式とする。あるフレームを例にとり、仮にそれを第１フレーム目と定義すると、演算増幅器ＡＭＰ１は正側の出力電圧を出力し、演算増幅器ＡＭＰ２は負側の出力電圧を出力する。次のフレームでは演算増幅器ＡＭＰ１は負側の出力電圧を出力し、演算増幅器ＡＭＰ２は正側の出力電圧を出力する。この例はフレーム信号での例であるが、ドット反転駆動の場合、１水平期間ごとにもスイッチＳＷ１とスイッチＳＷ２を切り替えて、正／負出力を交互に出力する。
そしてオフセットキャンセル信号は図４（ｂ）に示すように、２フレームに１回の割合で切り替える。ここで、ＬＣＤドライバの偏差規格に振幅差偏差というものがある。この振幅差偏差というのは正側出力の絶対値と負側出力の絶対値の和を振幅と定義したとき、他の出力との差を示す。例えば、図４（ｂ）においては、振幅Ａは、正側出力（ＶＣＯＭより正側）の絶対値ａ１と負側出力(ＶＣＯＭより負側)の絶対値ａ２の和であり、振幅Ｂは、正側出力の絶対値ｂ１と負側出力の絶対値ｂ２の和である。そして、振幅差偏差は、この振幅Ａと振幅Ｂとの差電圧と定義できる。実際のＬＣＤモジュールにおいて画質を決めるのはこの振幅差偏差の特性であり、この特性が悪いと縦すじ等の画質上の不具合が発生する。このようにＬＣＤドライバにおいてはこの振幅差偏差特性は最も重要な特性である。
ここで、正側出力と負側出力をみると、同じ演算増幅器から出力するため、当然のことながら、図４（ｂ）に示すように、同じオフセット電圧が発生する。
従って上述した振幅差偏差の項目では自分自身のオフセット電圧がキャンセルされ、図４（ｂ）の振幅Ａと振幅Ｂは理論的には同じ値になる。このように元々オフセットキャンセルできるシステム構成であるので、これにオフセットキャンセルをかけると更に偏差の項目が改善されることは明白である。
図５は、図４に示すシステム構成のＬＣＤドライバにおいて偏差のデータをとった結果を示す図である。図５において、横軸はＬＣＤドライバの出力数×階調を示し、縦軸は偏差を表す電圧値を示す。ここで横軸を拡大すればＬＣＤドライバの出力数の分だけ短冊状になったものが見える。図５に示すように、出力偏差、振幅差偏差共に、オフセットキャン後に飛躍的に低減されていることがわかる。
本実施の形態においては、いわゆる１アンプ方式と呼ばれている駆動方法で、Ｒａｉｌ−ｔｏ−Ｒａｉｌのアンプを使用して１つのアンプ（演算増幅器）で正側極性と負側極性を駆動するＬＣＤドライバの駆動方法において、このアンプに空間オフセットキャンセルをかけたことを特徴としている。そのためＲａｉｌ−ｔｏ−Ｒａｉｌアンプにおいて、Ｎチャンネル差動の入力とＰチャンネル差動の各々の正転入力と反転入力とを切り替えるためのスイッチと、Ｎチャンネル差動の能動負荷の入出力とＰチャンネル差動の能動負荷の各々の入出力を切り替えるスイッチと、電圧フォロワを構成するにあたり、反転入力端子と出力端子とを接続する帰還ループ構成のための切り替えスイッチとを設け、それらを連動させて切り替えることにより、空間オフセットキャンセル回路を実現する。
ここで本実施の形態にかかる演算増幅器は、特に映像分野において、ＬＣＤソースドライバーの出力アンプ、又はγ補正を決定する階調電源回路に用いる演算増幅器に好適である。これらの演算増幅器はオフセット電圧が極力小さい回路が要求され、何らかの手段でオフセットキャンセルが必要である。そのため本実施の形態においては、Ｒａｉｌ−ｔｏ−Ｒａｉｌ型演算増幅器であって、簡単な回路構成で空間オフセットキャンセル回路を実現している。またこの演算増幅器を、いわゆる１ＡＭＰ方式のＬＣＤドライバーシステムの出力アンプに採用することにより偏差という最も重要な特性を飛躍的に改善することが可能となる。
なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
本発明の実施の形態１にかかるオフセットキャンセル回路付き演算増幅器を示すブロック図である。 本発明の実施の形態２にかかるオフセットキャンセル回路付き演算増幅器を示す回路図である。 （ａ）はスイッチ、（ｂ）〜（ｄ）は（ａ）にかかるスイッチの具体例を示す図、（ｅ）は他のスイッチ、（ｆ）〜（ｈ）は（ｅ）にかかるスイッチの具体例を示す図である。 （ａ）は本発明の実施の形態３にかかる液晶表示装置の液晶ドライバの出力アンプを示す図、（ｂ）はその動作を説明するための図である。 図４に示すシステム構成のＬＣＤドライバにおいて偏差のデータをとった結果を示す図である。 特許文献１に記載の演算増幅器を示す回路図である。 同じく、特許文献１に記載の演算増幅器を示す回路図である。 図６及び図７の演算増幅器を適用したＬＣＤドライバを示す図である。 ２Ｈ反転駆動方式の一般的な出力駆動波形を示す図である。
符号の説明
１、１０ 演算増幅回路
１１ 第１のスイッチ付き能動負荷
１２ 第２のスイッチ付き能動負荷
１３ 第１のスイッチ付きバイアス回路
１４ 第２のスイッチ付きバイアス回路
１５、１６ 位相補償回路
１７ オフセットキャンセル制御信号端子
１１１、１１２、１２１、１２２、１３１、１４１、２０１ スイッチ
１５１、１６１ 抵抗
１５２、１６２ 容量
２１１、２３１、２５１、２５２ ＮチャンネルＭＯＳトランジスタ
２２１、２３２、２６１、２６２ ＰチャンネルＭＯＳトランジスタ
２３３、２５３、２６３、２７３ インバータ
２４１ トランスファ型スイッチ
２７１、２７２ トランジスタ対

Claims (6)

  1. 第１導電型の第１トランジスタ及び第２トランジスタを有する第１差動対と、
    第２導電型の第３トランジスタ及び第４トランジスタを有する第２差動対と、
    第５トランジスタ及び第６トランジスタを有する出力段と、
    前記第１差動対からの差動出力をシングル変換する第１のスイッチ付き能動負荷と、
    前記第２差動対からの差動出力をシングル変換する第２のスイッチ付き能動負荷と、
    前記第１のスイッチ付き能動負荷の２出力のいずれか一を選択すると共に前記第５トランジスタのアイドリング電流を決定する第１のスイッチ付きバイアス回路と、
    前記第２のスイッチ付き能動負荷の２出力のいずれか一を選択すると共に前記第６トランジスタのアイドリング電流を決定する第２のスイッチ付きバイアス回路と、
    出力端子と、前記第１又は第２差動対の制御端子のいずれか一方とを接続する第１のスイッチと、
    入力端子と、前記第１又は第２の差動対の制御端子のいずれか一方とを接続する第２のスイッチと、
    前記第１及び第２のスイッチ付き能動負荷におけるスイッチング機能、前記第１及び第２のスイッチ付きバイアス回路におけるスイッチング機能、並びに前記第１及び第２のスイッチを連動して制御する制御信号を入力する制御信号端子とを有する演算増幅器。
  2. 前記第１のスイッチ付き能動負荷は、ソースがお互いに共通接続されて第１の電源に接続され、ゲートが共通接続された第２導電型の第７及び第８トランジスタと、当該第７及び第８トランジスタの共通接続されたゲートと各ドレインとの間に接続された第３及び第４スイッチとを有し、
    前記第２のスイッチ付き能動負荷は、ソースがお互いに共通接続されて第２の電源に接続され、ゲートが共通接続された第１導電型の第９及び第１０トランジスタと、当該第９及び第１０トランジスタの共通接続されたゲートと各ドレインとの間に接続された第５及び第６スイッチとを有する
    ことを特徴とする請求項１記載の演算増幅器。
  3. 前記第１のスイッチ付きバイアス回路は、前記第７及び第８トランジスタの各ドレインと前記５トランジスタのゲートとの間に接続された第７スイッチと、前記第１の電源と前記第５トランジスタのゲートとの間に接続された第１の定電流源と、ゲートが定電圧でバイアスされ、ソースが前記第５トランジスタのゲートに接続され、ドレインが前記第６トランジスタのゲートに接続された第１１トランジスタとを有し、
    前記第２のスイッチ付きバイアス回路は、前記第９及び第１０トランジスタの各ドレインと前記６トランジスタのゲートとの間に接続された第８スイッチと、前記第２の電源と前記第６トランジスタのゲートとの間に接続された第２の定電流源と、ゲートが定電圧でバイアスされ、ソースが前記第６トランジスタのゲートに接続され、ドレインが前記第５トランジスタのゲートに接続された第１２トランジスタとを有する
    ことを特徴とする請求項１又は２記載の演算増幅器。
  4. 前記第５及び第６トランジスタの制御端子にそれぞれ第１及び第２位相補償回路が接続されている
    ことを特徴とする請求項１記載の演算増幅器。
  5. 前記第１及び第２の位相補償回路は、直列接続された抵抗及び容量を有し、それぞれ第５トランジスタのゲートとドレインとの間、及び前記第６トランジスタのゲートとドレインとの間に接続されている
    ことを特徴とする請求項４記載の演算増幅器。
  6. 奇数番目の出力に接続される第１の演算増幅器と、
    偶数番目の出力に接続され、前記第１の演算増幅器と共通のオフセットキャンセル信号が入力される第２の演算増幅器と、
    前記第１の演算増幅器の正転入力端子にその共通端子側が接続され、正側のディジタルアナログ変換器からの出力電圧を受けるか負側のディジタルアナログ変換器からの出力電圧を受けるかを選択する第１のトランスファ型スイッチと、
    前記第２の演算増幅器の正転入力端子にその共通端子側が接続され、正側のディジタルアナログ変換器からの出力電圧を受けるか負側のディジタルアナログ変換器からの出力電圧を受けるかを選択する第２のトランスファ型スイッチとを有し、
    前記第１及び第２の演算増幅器は、
    第１導電型の第１トランジスタ及び第２トランジスタを有する第１差動対と、
    第２導電型の第３トランジスタ及び第４トランジスタを有する第２差動対と、
    第５トランジスタ及び第６トランジスタを有する出力段と、
    前記第１差動対からの差動出力をシングル変換する第１のスイッチ付き能動負荷と、
    前記第２差動対からの差動出力をシングル変換する第２のスイッチ付き能動負荷と、
    前記第１のスイッチ付き能動負荷の２出力のいずれか一を選択すると共に前記第５トランジスタのアイドリング電流を決定する第１のスイッチ付きバイアス回路と、
    前記第２のスイッチ付き能動負荷の２出力のいずれか一を選択すると共に前記第６トランジスタのアイドリング電流を決定する第２のスイッチ付きバイアス回路と、
    出力端子と、前記第１又は第２差動対の制御端子のいずれか一方とを接続する第１のスイッチと、
    入力端子と、前記第１又は第２の差動対の制御端子のいずれか一方とを接続する第２のスイッチと、
    前記第１及び第２のスイッチ付き能動負荷におけるスイッチング機能、前記第１及び第２のスイッチ付きバイアス回路におけるスイッチング機能、並びに前記第１及び第２のスイッチを連動して制御するオフセットキャンセル信号を入力する制御信号端子とを有する表示装置。
JP2006293182A 2006-10-27 2006-10-27 演算増幅器及び表示装置 Expired - Fee Related JP4861791B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006293182A JP4861791B2 (ja) 2006-10-27 2006-10-27 演算増幅器及び表示装置
US11/976,751 US7535302B2 (en) 2006-10-27 2007-10-26 Operational amplifier and display device
CN2007101674919A CN101170299B (zh) 2006-10-27 2007-10-29 运算放大器和显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006293182A JP4861791B2 (ja) 2006-10-27 2006-10-27 演算増幅器及び表示装置

Publications (2)

Publication Number Publication Date
JP2008111875A true JP2008111875A (ja) 2008-05-15
JP4861791B2 JP4861791B2 (ja) 2012-01-25

Family

ID=39329406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006293182A Expired - Fee Related JP4861791B2 (ja) 2006-10-27 2006-10-27 演算増幅器及び表示装置

Country Status (3)

Country Link
US (1) US7535302B2 (ja)
JP (1) JP4861791B2 (ja)
CN (1) CN101170299B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996596A (zh) * 2009-08-10 2011-03-30 瑞萨电子株式会社 使用运算放大器的lcd驱动电路和使用其的lcd显示设备
CN102034420A (zh) * 2009-10-07 2011-04-27 瑞萨电子株式会社 输出放大电路以及使用该电路的显示装置的数据驱动器
CN102110425A (zh) * 2009-12-24 2011-06-29 硅工厂股份有限公司 液晶显示装置的源极驱动器电路
US9607568B2 (en) 2013-03-11 2017-03-28 Synaptics Japan Gk Display panel driver and display device
JP2017083303A (ja) * 2015-10-28 2017-05-18 ラピスセミコンダクタ株式会社 半導体装置およびセル電圧の測定方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5226248B2 (ja) * 2006-08-02 2013-07-03 ルネサスエレクトロニクス株式会社 温度検出回路及び半導体装置
JP4466735B2 (ja) * 2007-12-28 2010-05-26 ソニー株式会社 信号線駆動回路および表示装置、並びに電子機器
US8368673B2 (en) * 2008-09-30 2013-02-05 Himax Technologies Limited Output buffer and source driver using the same
KR101322002B1 (ko) * 2008-11-27 2013-10-25 엘지디스플레이 주식회사 액정표시장치
US8531209B2 (en) * 2009-01-16 2013-09-10 Tektronix, Inc. Multifunction word recognizer element
JP5328461B2 (ja) * 2009-04-21 2013-10-30 ルネサスエレクトロニクス株式会社 演算増幅器
JP2011008028A (ja) * 2009-06-25 2011-01-13 Sony Corp 信号線駆動回路および表示装置、並びに電子機器
JP2011061611A (ja) * 2009-09-11 2011-03-24 Ricoh Co Ltd 演算増幅器
JP2011166555A (ja) * 2010-02-12 2011-08-25 Renesas Electronics Corp ソースドライバ及び液晶表示装置
JP5625955B2 (ja) * 2010-03-26 2014-11-19 富士通株式会社 増幅回路及びその増幅回路を含むアナログデジタル変換回路
JP5502549B2 (ja) * 2010-03-26 2014-05-28 ラピスセミコンダクタ株式会社 電圧出力装置
TWI430238B (zh) * 2011-05-17 2014-03-11 Realtek Semiconductor Corp 應用於背光源的操作電路及其相關方法
CN102802297B (zh) * 2011-05-23 2015-05-27 瑞昱半导体股份有限公司 应用于背光源的操作电路及其相关方法
TWI460703B (zh) * 2012-08-29 2014-11-11 Au Optronics Corp 驅動電路與顯示器驅動方法
KR101928815B1 (ko) * 2012-12-04 2018-12-13 한국전자통신연구원 전자소자 신뢰성 측정 시스템 및 그에 따른 신뢰성 측정 방법
TWI513181B (zh) * 2013-04-23 2015-12-11 Sitronix Technology Corp Folding operation amplifier circuit
TWI524663B (zh) * 2014-03-19 2016-03-01 聯詠科技股份有限公司 運算放大器及其驅動電路
CN105024545B (zh) * 2014-04-25 2018-12-07 深圳市中兴微电子技术有限公司 一种开关控制方法、开关控制电路及调控器
US9312825B2 (en) * 2014-05-09 2016-04-12 Analog Devices Global Amplifier input stage and amplifier
JP6420104B2 (ja) * 2014-09-16 2018-11-07 ラピスセミコンダクタ株式会社 増幅回路
US10083668B2 (en) * 2016-03-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
CN106558293B (zh) * 2016-12-30 2019-05-17 北京集创北方科技股份有限公司 显示系统及其驱动方法、装置
CN107800394A (zh) * 2017-12-08 2018-03-13 成都前锋电子仪器有限责任公司 一种可变增益控制电路
CN108398243B (zh) * 2018-02-28 2021-01-26 京东方科技集团股份有限公司 显示面板及其检测方法、显示装置
CN109358690B (zh) * 2018-10-09 2021-03-12 湖南国科微电子股份有限公司 跨导恒定控制电路及轨对轨运算放大器
CN109714031B (zh) * 2018-12-11 2023-03-17 中山芯达电子科技有限公司 一种轨到轨高性能比较器
TWI674757B (zh) * 2019-02-13 2019-10-11 奕力科技股份有限公司 緩衝電路
CN112349234B (zh) * 2019-08-09 2024-04-26 奇景光电股份有限公司 源极驱动器及其输出缓冲器
US11386836B1 (en) * 2021-07-12 2022-07-12 Novatek Microelectronics Corp. Amplifier for driving display panel and related control method
CN114333713B (zh) * 2021-12-30 2023-03-31 北京奕斯伟计算技术股份有限公司 Led驱动电路、背光模组、显示装置
CN115942549B (zh) * 2022-12-28 2023-10-31 珠海巨晟科技股份有限公司 一种恒流驱动io电路及恒流驱动io芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286606A (ja) * 1990-04-03 1991-12-17 Nec Corp 演算増幅回路
JPH11305735A (ja) * 1998-04-17 1999-11-05 Sharp Corp 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
JP2002175052A (ja) * 2000-12-06 2002-06-21 Nec Yamagata Ltd 演算増幅器及びそれを用いた液晶パネル駆動用回路
JP2003158427A (ja) * 2001-11-20 2003-05-30 Sony Corp 増幅回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232883A (ja) * 1996-02-23 1997-09-05 Oki Micro Design Miyazaki:Kk 演算増幅回路
JPH11504791A (ja) * 1996-03-05 1999-04-27 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 演算増幅器
CN1149776A (zh) * 1996-09-03 1997-05-14 江西涤纶厂 一种瞬时电压降补偿方法及其装置
JP3550016B2 (ja) 1998-03-03 2004-08-04 株式会社 日立ディスプレイズ 液晶表示装置の駆動方法および映像信号電圧の出力方法
US6300834B1 (en) * 2000-12-12 2001-10-09 Elantec Semiconductor, Inc. High performance intermediate stage circuit for a rail-to-rail input/output CMOS operational amplifier
JP4564285B2 (ja) * 2003-06-20 2010-10-20 株式会社東芝 半導体集積回路
KR100560413B1 (ko) * 2003-10-13 2006-03-14 삼성전자주식회사 에이비급 레일-투-레일 연산 증폭기
KR100674913B1 (ko) * 2004-09-24 2007-01-26 삼성전자주식회사 캐스코드 형태의 클래스 ａｂ 제어단을 구비하는 차동증폭 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03286606A (ja) * 1990-04-03 1991-12-17 Nec Corp 演算増幅回路
JPH11305735A (ja) * 1998-04-17 1999-11-05 Sharp Corp 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
JP2002175052A (ja) * 2000-12-06 2002-06-21 Nec Yamagata Ltd 演算増幅器及びそれを用いた液晶パネル駆動用回路
JP2003158427A (ja) * 2001-11-20 2003-05-30 Sony Corp 増幅回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101996596A (zh) * 2009-08-10 2011-03-30 瑞萨电子株式会社 使用运算放大器的lcd驱动电路和使用其的lcd显示设备
CN102034420A (zh) * 2009-10-07 2011-04-27 瑞萨电子株式会社 输出放大电路以及使用该电路的显示装置的数据驱动器
CN102110425A (zh) * 2009-12-24 2011-06-29 硅工厂股份有限公司 液晶显示装置的源极驱动器电路
US9607568B2 (en) 2013-03-11 2017-03-28 Synaptics Japan Gk Display panel driver and display device
JP2017083303A (ja) * 2015-10-28 2017-05-18 ラピスセミコンダクタ株式会社 半導体装置およびセル電圧の測定方法

Also Published As

Publication number Publication date
CN101170299B (zh) 2011-08-31
US20080100380A1 (en) 2008-05-01
CN101170299A (zh) 2008-04-30
US7535302B2 (en) 2009-05-19
JP4861791B2 (ja) 2012-01-25

Similar Documents

Publication Publication Date Title
JP4861791B2 (ja) 演算増幅器及び表示装置
US8237693B2 (en) Operational amplifier, drive circuit, and method for driving liquid crystal display device
JP4502212B2 (ja) 差動増幅器とデータドライバ及び表示装置
JP5623883B2 (ja) 差動増幅器及びデータドライバ
JP4605601B2 (ja) 演算増幅器
US7170351B2 (en) Differential AB class amplifier circuit and drive circuit using the same
US8217925B2 (en) Display panel driver and display device
KR100326878B1 (ko) 증폭회로
CN1992512B (zh) 差动放大器及采用了它的显示装置
JP4291100B2 (ja) 差動増幅回路及びそれを用いた液晶表示装置の駆動回路
JP5143431B2 (ja) 出力偏差の改善された出力バッファ及びこれを備えた平板表示装置用のソースドライバ
JP4564285B2 (ja) 半導体集積回路
JP4996185B2 (ja) 演算増幅器及び液晶表示装置の駆動方法
US20090040165A1 (en) Amplifying circuit and display unit
JP5273807B2 (ja) 差動増幅器回路
JP4878249B2 (ja) デコーダ回路並びにそれを用いた表示装置用駆動回路及び表示装置
JP2010256418A (ja) 演算増幅器
JP2009303121A (ja) 演算増幅器回路、その演算増幅器回路を用いた液晶表示装置の駆動方法
US20110199360A1 (en) Differential amplifier architecture adapted to input level conversion
JP2010041370A (ja) 演算増幅回路及び表示パネル駆動装置
US20110007058A1 (en) Differential class ab amplifier circuit, driver circuit and display device
JP4408715B2 (ja) 駆動回路および処理回路
US7126596B1 (en) Rail-to-rail amplifier for use in line-inversion LCD grayscale reference generator
JP2005175811A (ja) 演算増幅器及びこれを用いた駆動回路
JP2014171114A (ja) レベル変換回路、多値出力型差動増幅器及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees