CN102110425A - 液晶显示装置的源极驱动器电路 - Google Patents

液晶显示装置的源极驱动器电路 Download PDF

Info

Publication number
CN102110425A
CN102110425A CN2010106020852A CN201010602085A CN102110425A CN 102110425 A CN102110425 A CN 102110425A CN 2010106020852 A CN2010106020852 A CN 2010106020852A CN 201010602085 A CN201010602085 A CN 201010602085A CN 102110425 A CN102110425 A CN 102110425A
Authority
CN
China
Prior art keywords
nmos pass
current mirror
transistor
voltage
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010106020852A
Other languages
English (en)
Inventor
宋贤旻
孙英硕
金志勋
罗俊皞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of CN102110425A publication Critical patent/CN102110425A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Abstract

一种包括伽玛缓冲器的液晶显示装置的源极驱动器电路。该伽玛缓冲器包括差分放大部分，配置以差分地放大输入信号；电流镜部分，配置以操作为电流镜；使能部分，配置以通过偏置电压将差分放大部分从待机模式转换为使能模式；功率下降速度增进部分，配置以通过两个二极管耦联型MOS晶体管分别连接电流镜部分的两个PMOS晶体管的漏极和差分放大部分的NMOS晶体管的漏极，并在功率下降之后缩短恢复时间；以及输出部分，配置以通过该偏置电压决定其中的偏置电平，且根据该电流镜部分一侧上的下游节点的电压来产生输出电压。

Description

液晶显示装置的源极驱动器电路
技术领域
本发明涉及一种用于稳定提供液晶显示装置中源极驱动器电路的输出电压的技术，尤其涉及一种液晶显示装置的源极驱动器电路，当在源极驱动器电路中出现功率下降时，其能缩短伽玛缓冲器的输出电压的恢复时间。
背景技术
图1为说明传统液晶显示装置的驱动电路的方块图。参见图1，传统液晶显示装置的驱动电路包括挠性线路板(flexible printed circuit，FPC)120，挠性线路板120包括伽玛电压提供单元，并设置在印刷电路板(printed circuitboard，PCB)110上，以及源极驱动器集成装置130，配置以从挠性线路板120的伽玛电压提供单元接收伽玛电压，并驱动液晶显示面板140的数据线。在液晶显示面板140中，以矩阵形式所设置的液晶由通过数据线提供的逐级电压所驱动以显示图像。
源极驱动器集成装置130包括上端伽玛电压缓冲器单元131P，由接收并输出上端伽玛电压VP1至VPn的多个伽玛缓冲器GMBP1至GMBPn构成；下端伽玛电压缓冲器单元131N，由接收并输出下端伽玛电压VN1至VNn的多个伽玛缓冲器GMBN1至GMBNn所构成；数模(digital-to-analog，D/A)转换器132，配置以从上端和下端伽玛电压缓冲器单元131P和131N所输出的数字信号转换为模拟信号；以及通道缓冲器单元133，由缓冲对应通道的模拟电压的通道缓冲器CHB所构成，从D/A转换器132输出，并将缓冲的模拟电压输出至数据线。
当从等效电路观看时，液晶显示面板140的数据线由多个电阻R和电容C负载所构成。为了使源极驱动器集成装置130驱动液晶显示面板140，R/C负载应被充电和放电。
当有必要驱动数据线至高于先前电平的电平时，源极驱动器集成装置130通过电源供应端VDD从挠性线路板120的伽玛电压提供单元接收电压，并充电R/C负载。当有必要驱动数据线至低于先前电平的电平时，源极驱动器集成装置130将R/C负载中充的电压放出。在图1中，参考符号CP表示充电路径，而DCP表示放电路径。
这种充电和放电的过程重复地执行，在这些过程中电流消耗了。根据消耗的电流的总量，从挠性线路板120延伸至源极驱动器集成装置130的电源供应端VDD的连接线上的电阻R_VDD的电阻量值，以及从挠性线路板120延伸至源极驱动器集成装置130的接地端GND的连接线上的电阻R_GND的电阻量值改变，电源供应端VDD的电压经历下降，并且接地端GND的电压经历弹跳。
消耗的电流总量是与液晶显示面板140上数据线的电容C的电容值以及源极驱动器集成装置130的通道缓冲器CHB的数量成比例。
在覆晶玻璃(chip-on-glass，COG)型液晶显示装置中，由于挠性线路板120和源极驱动器集成装置130之间的所有连接是以玻璃上接线(line-on-glass，LOG)型所形成，因此所有LOG型连接具有等于或大于几欧姆的电阻值。
由于这个事实，提供电阻R_VDD和电阻R_GND。此外，如上所述，由于当充电R/C负载时通过电阻R_VDD消耗了电流，因此电源端VDD的电压发生下降，并且由于当放电R/C负载时通过电阻R_GND消耗了电流，因此接地端GND的电压发生弹跳。
由于这种功率下降和弹跳现象，源极驱动器集成装置130中的伽玛缓冲器GMBP1至GMBPn以及GMBN1至GMBNn受到影响，并且因为伽玛缓冲器GMBP1至GMBPn以及GMBN1至GMBNn的输出端通过D/A转换器132连接至通道缓冲器CHB的输入端，所以通道缓冲器CHB的输出也受到影响并改变。
图2显示由于功率下降和弹跳现象，上端伽玛电压缓冲器单元131P和下端伽玛电压缓冲器单元131N中可选的伽玛缓冲器GMB的输出电压变化，以及通道缓冲器单元133中可选的通道缓冲器CHB的输出电压变化的图式。
参见图2，当充电P/C负载时，如果电源供应端VDD的电压下降，则伽玛缓冲器GMB的输出电压GMB_OUT对应地下降。如此，在下降发生之后，当伽玛缓冲器GMB的输出电压GMB_OUT上升至所需电平时，可以理解的是伽玛缓冲器GMB的输出电压GMB_OUT并非快速上升而是缓慢上升。因此，显而易见的是通道缓冲器CHB的输出电压CHB_OUT以如同伽玛缓冲器GMB的输出电压GMB_OUT的缓慢模式上升。
又，当放电R/C负载时，如果接地端GND的电压弹跳，则伽玛缓冲器GMB的输出电压GMB_OUT对应地弹跳。为此，在弹跳发生之后当伽玛缓冲器GMB的输出电压GMB_OUT下降至原始电平时，可以理解的是伽玛缓冲器GMB的输出电压GMB_OUT并非快速下降而是相对缓慢地下降。因此，显而易见的是通道缓冲器CHB的输出电压CHB_OUT以如同伽玛缓冲器GMB的输出电压GMB_OUT的缓慢模式下降。
结果，在传统液晶显示装置的源极驱动器集成装置中，当充电和放电R/C负载时，伽玛缓冲器的输出电压并非快速而是缓慢地恢复至原始电平。因此，通道缓冲器的输出电压以如同伽玛缓冲器的输出电压的缓慢模式下降。
发明内容
因此，本发明努力解决现有技术中所存在的问题，并且本发明的一个目的为提供一种液晶显示装置的源极驱动器电路，其是以当在源极驱动器电路中发生电源供应端的电压下降以及接地端的电压弹跳时，能够缩短源极驱动器集成装置中伽玛缓冲器的输出电压的恢复时间的方式来设计。
为了实现上述目的，根据本发明的一个特点，提供有一种包括伽玛缓冲器的液晶显示装置的源极驱动器电路，该伽玛缓冲器包括一差分放大部分，具有两个NMOS晶体管，并配置以差分地放大一输入信号；一电流镜部分，具有两个PMOS晶体管，并配置以操作为一电流镜；一使能部分，具有一个NMOS晶体管，并配置以通过一偏置电压将该差分放大部分从一待机模式转换为一使能模式；一功率下降速度增进部分，配置以通过两个二极管耦联型MOS晶体管分别连接该电流镜部分的所述两个PMOS晶体管的漏极和该差分放大部分的NMOS晶体管的漏极，并在一功率下降之后缩短一恢复时间；以及一输出部分，具有一PMOS晶体管和一NMOS晶体管，并配置以通过该偏置电压决定其中的一偏置电平，且根据该电流镜部分一侧上的一下游节点的电压来产生一输出电压。
为了实现上述目的，根据本发明的另一特点，提供有一种包括伽玛缓冲器的液晶显示装置的源极驱动器电路，该伽玛缓冲器包括：一差分放大部分，具有两个PMOS晶体管，并配置以差分地放大一输入信号；一电流镜部分，具有两个NMOS晶体管，并配置以操作为一电流镜；一使能部分，具有一个PMOS晶体管，并配置以通过一偏置电压将该差分放大部分从一待机模式转换为一使能模式；一功率下降速度增进部分，配置以通过两个二极管耦联型MOS晶体管，分别连接该差分放大部分的所述两个PMOS晶体管的漏极和该电流镜部分的所述两个NMOS晶体管的漏极，并在一接地端的电压弹跳之后缩短一恢复时间；以及一输出部分，具有一NMOS晶体管和一PMOS晶体管，并配置以通过该偏置电压决定其中的一偏置电平，且根据该电流镜部分一侧上的一上游节点的电压来产生一输出电压。
附图说明
图1为说明传统液晶显示装置的驱动电路的方块图；
图2为显示由于传统液晶显示装置的源极驱动器中功率下降而导致的伽玛缓冲器和通道缓冲器的输出电压变化的图式；
图3为说明根据本发明实施例的液晶显示装置的源极驱动器的电路图；
图4为说明根据本发明另一实施例的液晶显示装置的源极驱动器的电路图；
图5为显示根据本发明由于液晶显示装置的源极驱动器中功率下降而导致的伽玛缓冲器和通道缓冲器的输出电压变化的图式；以及
图6(a)和图6(b)为显示根据本发明缩短功率下降和接地电压弹跳出现后的恢复时间的图式。
具体实施方式
参考所附图式描述示例，将详细描述本发明的优选实施例。在任何可能的情况下，附图和说明书自始至终使用相同的附图标记代表相同或类似的部分。
图3为应用于根据本发明实施例的液晶显示装置的源极驱动器电路的正伽玛缓冲器的电路图。参见图3，正伽玛缓冲器包括差分放大部分310、电流镜部分320、使能部分330、功率下降速度增进部分340、以及输出部分350。
差分放大部分310包括NMOS晶体管M31和M32。NMOS晶体管M31具有连接至输入端IN的栅极，而NMOS晶体管M32具有连接至输出端OUT的栅极。
电流镜部分320包括PMOS晶体管M33和M34。PMOS晶体管M33和M34的源极共同地连接至电源供应端VDD。PMOS晶体管M34是栅极和漏极彼此连接的二极管耦联型晶体管。
使能部分330包括NMOS晶体管M35，并用以将差分放大部分310从待机模式转换为使能模式。这就是说，当偏置电压Bias在高电平提供时开启NMOS晶体管M35，并将差分放大部分310的NMOS晶体管M31和M32的源极连接至接地端GND，藉此差分放大部分310转换为激活模式。因此，由于确定了下游节点N1的电压，差分放大单元310的NMOS晶体管M31对应于通过输入端IN所输入的信号来运行。
功率下降速度增进部分340包括以二极管形式连接的PMOS晶体管M36和M37。PMOS晶体管M36和M37的源极连接至电流镜部分320的PMOS晶体管M33和M34的漏极，而PMOS晶体管M36和M37的漏极连接至差分放大部分310的NMOS晶体管M31和M32的漏极。
当MOS晶体管M36和M37例示为PMOS晶体管时，可想象的是当使用NMOS晶体管实现MOS晶体管M36和M37时，可达到相同效果。
输出部分350包括PMOS晶体管M38和NMOS晶体管M39。PMOS晶体管M38的源极连接至电源供应端VDD，而PMOS晶体管M38的栅极连接至下游节点N1。PMOS晶体管M38的漏极共同地连接至输出端OUT、NMOS晶体管M32的栅极、以及其源极连接至接地端GND的NMOS晶体管M39的漏极。
NMOS晶体管M39的偏置电平由偏置电压Bias所确定，且PMOS晶体管M38通过上述所确定的下游节点N1的电压而运行，藉此而产生的电压输出至输出端OUT。结果，对应于通过输入端IN所输入的信号的输出电压通过输出端OUT而输出。
参见图5，如果在伽玛缓冲器中发生功率下降，即是，电源供应端VDD的电压下降，伽玛缓冲器的输出电压GMB_OUT中的下降相较于电源供应端VDD电压中的下降以较大的程度发生。在此时，由于伽玛缓冲器的输出电压GMB_OUT低于输入电压IN，因此输出电压GMB_OUT的电平提高至输入电压IN的电平。为此，PMOS晶体管M38的栅极电压，即是，下游节点N1的电压降低。
然而，如上所述，由于电流镜部分320的负载晶体管的PMOS晶体管M33和M34的漏极是藉由以二极管方式连接的功率下降速度增进部分340的PMOS晶体管M36和M37连接至差分放大部分310的NMOS晶体管M31和M32的漏极，因此等于或大于阈值电压的PMOS晶体管M36和M37的漏极-源极电压(VDS)施加在晶体管M33和M34以及晶体管M31和M32之间。
因此，PMOS晶体管M38的栅极的运行范围相应地减小。换句话说，由于下游节点N1的电压电平可降低到的最大电平，可通过PMOS晶体管M36和M37的阈值电压来限制，因此PMOS晶体管M38的栅极的运行范围相应地减小。
详细描述，由于电源供应端VDD的电压下降导致伽玛缓冲器的输出电压GMB_OUT下降，且为了将伽玛缓冲器的输出电压GMB_OUT恢复至原始电平，因而降低下游节点N1的电压。相比于未配置PMOS晶体管M36和M37的情况，当配置PMOS晶体管M36和M37时，下游节点N1的电压较少地减少到阈值电压。如此，由于下游节点N1较少地减少到阈值电压，因此当提高下游节点N1的电压至原始电平时，恢复时间相应地缩短。由于这个事实，伽玛缓冲器的输出电压GMB_OUT的恢复时间相应地缩短(见图5)。
图4为应用于根据本发明另一实施例的液晶显示装置的源极驱动器电路的负伽玛缓冲器的电路图。参见图4，负伽玛缓冲器包括差分放大部分410、电流镜部分420、使能部分430、功率下降速度提高部分440、以及输出部分450。
图3和图4采用相同的基本运行原则，图3和图4彼此区别之处在于图3代表用于处理电源供应端的电压下降的正伽玛缓冲器，而图4代表用于处理接地端的电压弹跳的负伽玛缓冲器。
差分放大部分410包括PMOS晶体管M41和M42。PMOS晶体管M41具有连接至输入端IN的栅极，而PMOS晶体管M42具有连接至输出端OUT的栅极。
电流镜部分420包括NMOS晶体管M43和M44。NMOS晶体管M43和M44的源极共同地连接至接地端GND。NMOS晶体管M44是栅极和漏极彼此连接的二极管耦联型晶体管。
使能部分430包括PMOS晶体管M45，并用以将差分放大部分410从待机模式转换为使能模式。这就是说，当偏置电压Bias在低电平提供时开启PMOS晶体管M45，并将差分放大部分410的PMOS晶体管M41和M42的源极连接至电源供应端VDD，藉此差分放大部分410转换为激活模式。因此，由于确定了上游节点N2的电压，差分放大单元410的PMOS晶体管M41对应于通过输入端IN所输入的信号运行。
功率下降速度增进部分440包括以二极管形式连接的NMOS晶体管M46和M47。NMOS晶体管M46和M47的源极连接至电流镜部分420的NMOS晶体管M43和M44的漏极，而NMOS晶体管M46和M47的漏极连接至差分放大部分410的PMOS晶体管M41和M42的漏极。
当MOS晶体管M46和M47例示作为NMOS晶体管时，可想象的是当使用PMOS晶体管实现MOS晶体管M46和M47时，可达到相同效果。
输出部分450包括NMOS晶体管M48和PMOS晶体管M49。NMOS晶体管M48的源极连接至接地端GND，而NMOS晶体管M48的栅极连接至上游节点N2。NMOS晶体管M48的漏极共同地连接至输出端OUT、PMOS晶体管M42的栅极、以及其源极连接至电源端VDD的PMOS晶体管M49的漏极。
PMOS晶体管M49的偏置电平由偏置电压Bias所确定，且NMOS晶体管M48通过上述所确定的上游节点N2的电压而运行，藉此而产生的电压输出至输出端OUT。结果，对应于通过输入端IN所输入的信号的输出电压通过输出端OUT而输出。
参见图5，如果在伽玛缓冲器中接地端GND的电压发生弹跳，伽玛缓冲器的输出电压GMB_OUT中的弹跳相较于接地端GND的电压中的弹跳以较大的程度发生。在此时，由于伽玛缓冲器的输出电压GMB_OUT高于输入电压IN，因此输出电压GMB_OUT的电平开始降低至输入电压IN的电平。为此，NMOS晶体管M48的栅极电压，即是，上游节点N2的电压提高。
然而，如上所述，由于电流镜部分420的负载晶体管的NMOS晶体管M43和M44的漏极是藉由以二极管方式连接的功率下降速度增进部分440的NMOS晶体管M46和M47连接至差分放大部分410的PMOS晶体管M41和M42的漏极，因此等于或大于阈值电压的NMOS晶体管M46和M47的漏极-源极电压(VDS)施加在晶体管M43和M44以及晶体管M41和M42之间。
因此，NMOS晶体管M48的栅极的运行范围相应地减小。换句话说，由于上游节点N2的电压电平可提高到的最大电平，可通过NMOS晶体管M46和M47的阈值电压来限制，因此NMOS晶体管M48的栅极的运行范围相应地减小。
详细描述，由于接地端GND的电压弹跳导致伽玛缓冲器的输出电压GMB_OUT弹跳，且为了将伽玛缓冲器的输出电压GMB_OUT恢复至原始电平，因而提高上游节点N2的电压。相较于未配置NMOS晶体管M46和M47的情况，当配置NMOS晶体管M46和M47时，上游节点N2的电压较少地提高到阈值电压。如此，由于上游节点N2较少地提高到阈值电压，因此当提高上游节点N2的电压至原始电平时，恢复时间相应地缩短。由于这个事实，伽玛缓冲器的输出电压GMB_OUT的恢复时间相应地缩短(见图5)。
图6(a)和图6(b)为显示根据本发明缩短功率下降出现后的恢复时间和接地端的电压弹跳出现后的恢复时间的图式。这就是说，应理解的是通道缓冲器的输出电压中的上升时间T1和下降时间T3是通过如图3和图4所示运行的伽玛缓冲器来增进。又，可理解到的是通道缓冲器的设定时间T2和T4是通过如图3和图4所示运行的伽玛缓冲器来增进。
从上述描述中显而易见的是，在本发明的实施例中，在液晶显示装置的源极驱动器采用的伽玛缓冲器电路中，由于差分放大部分和电流镜部分的MOS晶体管通过二极管耦联型MOS晶体管而彼此连接，因此可缩短电源供应端的功率下降之后的恢复时间以及接地端的电压弹跳后的恢复时间。又，增进了输入晶体管的匹配特性，并且由于这个事实，因而减小少随机偏移。
尽管已描述用以解释本发明的较佳实施例，但对于本领域的技术人员而言可理解的是，凡不脱离所附权利要求中公开的发明的范围和精神内所作的各种修改、添加或替换都是可能的。

Claims (8)

1.一种包括伽玛缓冲器的液晶显示装置的源极驱动器电路，其特征在于，该伽玛缓冲器包括：
差分放大部分，具有两个NMOS晶体管，并配置以差分地放大输入信号；
电流镜部分，具有两个PMOS晶体管，并配置以操作为电流镜；
使能部分，具有一个NMOS晶体管，并配置以通过偏置电压将该差分放大部分从待机模式转换为使能模式；
功率下降速度增进部分，配置以通过两个二极管耦联型MOS晶体管分别连接该电流镜部分的所述两个PMOS晶体管的漏极和该差分放大部分的NMOS晶体管的漏极，并在功率下降之后缩短恢复时间；以及
输出部分，具有一PMOS晶体管和一NMOS晶体管，并配置以通过该偏置电压决定其中的偏置电平，且根据该电流镜部分一侧上的下游节点的电压来产生输出电压。
2.如权利要求1所述的源极驱动器电路，其特征在于，所述液晶显示装置包括覆晶玻璃(chip-on-glass，COG)型液晶显示装置。
3.如权利要求1所述的源极驱动器电路，其特征在于，所述功率下降速度增进部分的所述两个MOS晶体管包括一PMOS晶体管和一NMOS晶体管二者。
4.如权利要求1所述的源极驱动器电路，其特征在于，所述功率下降速度提高部分包括：
第一PMOS晶体管，具有源极，其连接至该电流镜部分的第一PMOS晶体管的漏极，以及栅极和漏极，连接至该差分放大部分的第一NMOS晶体管的漏极；以及
第二PMOS晶体管，具有源极，其连接至该电流镜部分的第二PMOS晶体管的漏极，以及栅极和漏极，连接至该差分放大部分的第二NMOS晶体管的漏极。
5.一种包括伽玛缓冲器的液晶显示装置的源极驱动器电路，该伽玛缓冲器包括：
差分放大部分，具有两个PMOS晶体管，并配置以差分地放大输入信号；
电流镜部分，具有两个NMOS晶体管，并配置以操作为电流镜；
使能部分，具有一个PMOS晶体管，并配置以通过偏置电压将该差分放大部分从待机模式转换为使能模式；
功率下降速度增进部分，配置以通过两个二极管耦联型MOS晶体管，分别连接该差分放大部分的所述两个PMOS晶体管的漏极和该电流镜部分的所述两个NMOS晶体管的漏极，并在接地端的电压弹跳之后缩短恢复时间；以及
输出部分，具有一NMOS晶体管和一PMOS晶体管，并配置以通过该偏置电压决定其中的偏置电平，且根据该电流镜部分一侧上的上游节点的电压来产生输出电压。
6.如权利要求5所述的源极驱动器电路，其特征在于，所述功率下降速度增进部分的所述两个MOS晶体管包括一PMOS晶体管和一NMOS晶体管二者。
7.如权利要求5所述的源极驱动器电路，其特征在于，所述功率下降速度增进部分包括：
第一NMOS晶体管，具有漏极和栅极，连接至该差分放大部分的第一PMOS晶体管的漏极，以及源极，其连接至该电流镜部分的第一NMOS晶体管的漏极；以及
第二NMOS晶体管，具有漏极和栅极，连接至该差分放大部分的第二PMOS晶体管的漏极，以及源极，其连接至该电流镜部分的第二NMOS晶体管的漏极。
8.如权利要求5所述的源极驱动器电路，其特征在于，所述液晶显示装置包括COG型液晶显示装置。
CN2010106020852A 2009-12-24 2010-12-23 液晶显示装置的源极驱动器电路 Pending CN102110425A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0130991 2009-12-24
KR1020090130991A KR101098288B1 (ko) 2009-12-24 2009-12-24 소오스 드라이버의 감마버퍼 회로

Publications (1)

Publication Number Publication Date
CN102110425A true CN102110425A (zh) 2011-06-29

Family

ID=44174561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106020852A Pending CN102110425A (zh) 2009-12-24 2010-12-23 液晶显示装置的源极驱动器电路

Country Status (5)

Country Link
US (1) US20110157129A1 (zh)
JP (1) JP2011133896A (zh)
KR (1) KR101098288B1 (zh)
CN (1) CN102110425A (zh)
TW (1) TW201123163A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066991A (zh) * 2012-12-07 2013-04-24 湖南城市学院 一种用于提高电压驱动能力的缓冲器
CN103794188A (zh) * 2014-02-10 2014-05-14 北京京东方显示技术有限公司 一种输出缓冲电路、阵列基板和显示装置
CN106340265A (zh) * 2015-07-14 2017-01-18 上海和辉光电有限公司 显示面板、源极驱动器及运算放大器
CN107256698A (zh) * 2013-12-06 2017-10-17 矽创电子股份有限公司 显示面板的驱动电路及其驱动模块与显示设备和制造方法
CN109817178A (zh) * 2019-03-22 2019-05-28 重庆惠科金渝光电科技有限公司 一种伽马电路、驱动电路和显示装置
CN113689819A (zh) * 2020-05-18 2021-11-23 美格纳半导体有限公司 面板控制电路和包括面板控制电路的显示装置
US11189242B2 (en) 2013-01-04 2021-11-30 Sitronix Technology Corp. Driving circuit of display panel and driving module thereof, and display device and method for manufacturing the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037561B1 (ko) * 2009-02-18 2011-05-27 주식회사 실리콘웍스 전류소모가 적은 액정디스플레이 구동회로
TWI570680B (zh) 2012-09-13 2017-02-11 聯詠科技股份有限公司 源極驅動器及更新伽瑪曲線的方法
KR20140146368A (ko) 2013-06-17 2014-12-26 에스케이하이닉스 주식회사 입출력 장치 및 이를 포함하는 입출력 시스템
CN105528979B (zh) 2014-10-20 2019-08-06 力领科技股份有限公司 高解析显示器及其驱动芯片
KR102512721B1 (ko) * 2016-04-05 2023-03-23 삼성디스플레이 주식회사 표시장치
CN108008933B (zh) * 2016-11-02 2022-02-08 中芯国际集成电路制造(上海)有限公司 一种用于产生芯片的随机序列号的电路及包括该电路的芯片
KR20200080833A (ko) * 2018-12-27 2020-07-07 주식회사 실리콘웍스 터치센싱장치 및 이를 포함하는 디스플레이 장치
US11257414B2 (en) * 2019-06-27 2022-02-22 Synaptics Incorporated Method and system for stabilizing a source output voltage for a display panel
CN113470590A (zh) * 2021-07-15 2021-10-01 Tcl华星光电技术有限公司 逻辑电路和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008111875A (ja) * 2006-10-27 2008-05-15 Nec Electronics Corp 演算増幅器及び表示装置
JP2009168841A (ja) * 2008-01-10 2009-07-30 Nec Electronics Corp 演算増幅器及び駆動回路、液晶表示装置の駆動方法
CN101610072A (zh) * 2008-06-17 2009-12-23 恩益禧电子股份有限公司 运算放大器电路以及使用该电路的液晶显示器的驱动方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0338919A (ja) * 1989-07-05 1991-02-20 Toshiba Micro Electron Kk 差動増幅回路
JP2990082B2 (ja) * 1996-12-26 1999-12-13 日本電気アイシーマイコンシステム株式会社 液晶駆動回路及びその制御方法
JP3791354B2 (ja) * 2001-06-04 2006-06-28 セイコーエプソン株式会社 演算増幅回路、駆動回路、及び駆動方法
JP4721728B2 (ja) * 2004-03-16 2011-07-13 パナソニック株式会社 駆動電圧制御装置
US7420552B2 (en) * 2004-03-16 2008-09-02 Matsushita Electric Industrial Co., Ltd. Driving voltage control device
JP2005311790A (ja) 2004-04-22 2005-11-04 Toshiba Matsushita Display Technology Co Ltd 信号レベル変換回路および該回路を用いた液晶表示装置
JP2008139697A (ja) * 2006-12-04 2008-06-19 Nec Electronics Corp 容量性負荷駆動回路および容量性負荷駆動方法、液晶表示装置駆動方法
WO2008075480A1 (ja) * 2006-12-20 2008-06-26 Sharp Kabushiki Kaisha 表示ドライバおよび表示ドライバユニットならびに表示装置
JP2009284150A (ja) 2008-05-21 2009-12-03 Panasonic Corp オフセットキャンセル回路及び表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008111875A (ja) * 2006-10-27 2008-05-15 Nec Electronics Corp 演算増幅器及び表示装置
JP2009168841A (ja) * 2008-01-10 2009-07-30 Nec Electronics Corp 演算増幅器及び駆動回路、液晶表示装置の駆動方法
CN101610072A (zh) * 2008-06-17 2009-12-23 恩益禧电子股份有限公司 运算放大器电路以及使用该电路的液晶显示器的驱动方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066991A (zh) * 2012-12-07 2013-04-24 湖南城市学院 一种用于提高电压驱动能力的缓冲器
US11189242B2 (en) 2013-01-04 2021-11-30 Sitronix Technology Corp. Driving circuit of display panel and driving module thereof, and display device and method for manufacturing the same
CN107256698A (zh) * 2013-12-06 2017-10-17 矽创电子股份有限公司 显示面板的驱动电路及其驱动模块与显示设备和制造方法
CN107256698B (zh) * 2013-12-06 2021-04-06 矽创电子股份有限公司 显示面板的驱动电路及其驱动模块与显示设备和制造方法
CN103794188A (zh) * 2014-02-10 2014-05-14 北京京东方显示技术有限公司 一种输出缓冲电路、阵列基板和显示装置
US9344043B2 (en) 2014-02-10 2016-05-17 Boe Technology Group Co., Ltd. Output buffer circuit, array substrate and display device
CN106340265A (zh) * 2015-07-14 2017-01-18 上海和辉光电有限公司 显示面板、源极驱动器及运算放大器
CN106340265B (zh) * 2015-07-14 2019-03-12 上海和辉光电有限公司 显示面板、源极驱动器及运算放大器
CN109817178A (zh) * 2019-03-22 2019-05-28 重庆惠科金渝光电科技有限公司 一种伽马电路、驱动电路和显示装置
CN109817178B (zh) * 2019-03-22 2021-06-11 重庆惠科金渝光电科技有限公司 一种伽马电路、驱动电路和显示装置
CN113689819A (zh) * 2020-05-18 2021-11-23 美格纳半导体有限公司 面板控制电路和包括面板控制电路的显示装置

Also Published As

Publication number Publication date
JP2011133896A (ja) 2011-07-07
KR101098288B1 (ko) 2011-12-23
KR20110074118A (ko) 2011-06-30
TW201123163A (en) 2011-07-01
US20110157129A1 (en) 2011-06-30

Similar Documents

Publication Publication Date Title
CN102110425A (zh) 液晶显示装置的源极驱动器电路
CN102419961B (zh) 半导体器件
JP4237219B2 (ja) データ受信回路とデータドライバ及び表示装置
US20100013558A1 (en) Driving Circuit Capable of Enhancing Response Speed and Related Method
EP2075790A2 (en) TFT-LCD driver circuit and LCD devices
US20180204503A1 (en) Level shift circuit and display driver
TWI491180B (zh) 具高輸出電壓的低電壓傳輸裝置
US7482845B2 (en) Output buffer circuit
US9252775B2 (en) High-voltage level-shifter
US7772912B2 (en) Level shift circuit and method thereof
US10996495B2 (en) High-rate high-swing drive circuit applied to silicon photonic modulator
CN104052454A (zh) 用于高密度集成电路的电平转换器
US11790959B2 (en) Sensitivity amplifier
CN101009478B (zh) 差分信号接收器
US8773417B2 (en) System and method for transmitting and receiving signals
CN101727861B (zh) 具输出缓冲器的源极驱动电路
US20070132699A1 (en) Output buffer for reducing EMI, source driver including the same, and display device including the same
JP4957405B2 (ja) 信号波形等化回路及び受信回路
CN1805285B (zh) 高电源噪声抑制比的低电压振幅差动信号驱动器
US20090167369A1 (en) Lvds output driver
US20100103199A1 (en) Driving apparatus
JP2009225205A (ja) Ｃｍｌ回路
CN102545877B (zh) 一种输出缓冲电路
US11223354B2 (en) Low current, wide range input common mode LVDS receiver devices and methods
CN219247826U (zh) 一种提高传输速度的lvds驱动电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110629