CN219247826U - 一种提高传输速度的lvds驱动电路 - Google Patents

Abstract

本实用新型公开了一种提高传输速度的LVDS驱动电路，包括电源侧LDO、地侧LDO、开关信号生成单元、驱动单元、电流镜单元；电源侧LDO，用于为开关信号生成单元提供电源电压；地侧LDO，用于为开关信号生成单元和所述驱动单元提供地电压；开关信号生成单元，用于所述生成控制驱动单元MOS管导通或关断的信号；电流镜单元，用于为所述驱动单元提供镜像电流和电压；开关信号生成单元中的所有MOS管均采用薄膜管，驱动单元中的所有MOS管均采用薄膜管。

Description

一种提高传输速度的LVDS驱动电路

技术领域

本实用新型涉及低振幅差分信号技术，更具体地，实施例涉及一种提高传输速度的LVDS驱动电路。

背景技术

低压差分信号传输技术（Low Voltage Differential Signaling，简称LVDS）是一种实现高速度、低功耗数据传输的有效方法。

在图像传感器中，当像素读出电路对外部可见光图像信息进行采集后，经光电转换的像素数据被片上ADC数字化，然后数字信号被串行输出至LVDS，最后LVDS以差分形式将数据向片外输出。随着应用市场对分辨率的需求日益提高，像素矩阵不断扩增，采集的像素信号量过大进而对LVDS的数据传输速度提出了新的挑战。

常见的高速LVDS，其驱动模块的电源电压一般为1.8V，动作电压范围是0~1.8V。为了保证MOS管的耐压性，其驱动模块也只能采用厚膜管。然而，厚膜MOS管输出电压的稳定时间要比薄膜MOS管输出电压的稳定时间长得多，这就使得现有的LVDS驱动模块（由厚膜MOS管组成）的动作速度受限，极大地影响了LVDS的数据传输速度。

鉴于此，需要提供一种能够提高LVDS数据传输速度的结构。

发明内容

本实用新型所要解决的技术问题是现有的LVDS的电压动作范围较高，一般由厚膜MOS管组成，而厚膜MOS管输出电压的稳定时间较长，这就使得LVDS驱动模块的动作速度受到限制。

本实用新型的目的旨在提供一种能够提高LVDS传输速度的驱动结构，通过提出一种低压差线性稳压器和LVDS驱动模块的组合电路，使得LVDS驱动模块的工作电压减小，同时将LVDS驱动模块中的厚膜MOS管替换成薄膜MOS管，保证LVDS驱动模块的工作电压降低后仍能正常动作，且缩短了输出电压的稳定时间，LVDS的数据传输速度得以提高。

本实用新型通过以下技术方案实现：

LVDS驱动电路的结构包括：电源侧LDO101、地侧LDO102、开关信号生成单元103、驱动单元104、电流镜单元；

电源侧LDO101，用于为开关信号生成单元103提供电源电压Vout1，其输入端接基准电流Iref1，输出端接开关信号生成单元103；

地侧LDO102，用于为开关信号生成单元103和驱动单元104提供地电压Vout2，其输入端接基准电流Iref2，输出端同时接开关信号生成单元103和驱动单元104；

开关信号生成单元103，用于生成控制驱动单元104MOS管导通或关断的信号，其输入端接入Logic串行数据，输出端接驱动单元104；

电流镜单元，用于为驱动单元104提供镜像电流和电压Vout1；

所述开关信号生成单元103中的所有MOS管均采用薄膜管，所述驱动单元104中的所有MOS管均采用薄膜管。

需要说明的是，所述薄膜管具有本领域公知的含义，薄膜管与厚膜管可以通过栅氧化层的厚度来区分。在工艺确定的情况下（比如110nm），本领域技术人员能够区分薄膜管和厚膜管，即薄膜管对应低压管，厚膜管对应高压管，一般薄膜管约20nm，厚膜管约70nm。

进一步地，所述电源侧LDO101的结构包括：运算放大器AMP1、P沟道型MOS管MP1、电阻Rref1、R1、R2，其中，运算放大器AMP1的反相输入端接电阻Rref1的一端，运算放大器AMP1的输出端接MP1的栅极，MP1的源极接电源，漏极接电阻R2，R2的另一端接电阻R1，R1的另一端接地，R1与R2的公共端接运算放大器AMP1的正相输入端，MP1的漏极与电阻R2的公共端接输出信号线，与开关信号生成单元103连接。

进一步地，所述地侧LDO102的结构包括：运算放大器AMP2、N沟道型MOS管MN1、电阻Rref2、R3、R4，其中，运算放大器AMP2的反相输入端接电阻Rref2的一端，运算放大器AMP2的输出端接MN1的栅极，MN1的源极接地，漏极接电阻R3的一端，R3的另一端接R4，R4的另一端接电源，R3和R4的公共端接运算放大器AMP2的正相输入端，MN1的漏极与R3的公共端接输出信号线，分别与开关信号生成单元103、驱动单元104连接。

进一步地，所述开关信号生成单元103的结构由电平转换器Levelshift和奇数个反相器Invert串联而成。一路Logic串行数据DataP经第一开关信号生成单元，产生信号用于控制驱动单元104中的开关MP2、MN2；另一路Logic串行数据DataN经第二开关信号生成单元后，产生信号用于控制驱动单元104中的开关MP3、MN3。

进一步地，所述驱动单元104包括：4个开关MP2、MN2、MP3、MN3，和2个电阻R5、R6，MP2和MN2的栅极接入同样的控制信号，MP3和MN3的栅极接入同样的控制信号，MP2的源极接MP3的源极，MP2的漏极接MN2的漏极，MN2的源极接MN3的源极，MN3的漏极接MP3的漏极，MP2的漏极与MN2漏极的公共端接电阻R5，R5的另一端接第一输出端子；MP3的漏极与MN3的漏极的公共端接电阻R6的一端，R6的另一端接第二输出端子；MP2的源极与MP3的源极的公共端接电流镜输入端子；MN2的源极与MN3的源极的公共端接地侧LDO输入端子。

进一步地，所述电流镜单元包括：MOS管MP4、MP5、MP6，其中，MP4的源极接电源，MP4的栅极接MP5的栅极与MP6栅极的公共端，MP6的源极接电源，MP6的漏极接驱动单元104。

与现有技术相比，本实用新型的LVDS驱动电路，通过采用LDO结构为开关信号生成单元、驱动单元提供动作电压，使得电压的范围减小；同时将开关信号生成单元、驱动单元的MOS管由厚膜管替换成薄膜管，使得LVDS驱动电路在不改变输出规格的前提下，输出电压的稳定时间缩短，频率提高，数据传输速度得以提高。

附图说明

此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。

图1示出了实施例的LVDS驱动电路的结构示意图；

图2示出了改进前后的LVDS驱动电路的输入波形对照示意图；

图3示出了改进前后驱动模块中MOS管的输出波形变化示意图；

图4示出了改进前后LVDS驱动电路的输出波形变化示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。为了简洁，本文将不对本领域公知的技术进行描述。

传统的LVDS驱动模块的动作电压范围一般是0~1.8V，因此其MOS管是厚膜管；此外，与之配合使用的开关信号控制模块，其动作电压范围与驱动模块一致，采用的器件也都是厚膜MOS管，这就导致LVDS驱动模块的动作速度受到较大的限制。

本文所述厚膜、薄膜指的是MOS管的栅氧化层的厚度。

本实用新型设计了一种LDO和LVDS组合的驱动电路结构，通过增加电源侧LDO和地侧LDO结构，保证LVDS驱动模块在输出振幅不变的情况下，降低其动作电压范围，通过用薄膜MOS管替换原有的厚膜MOS管，使得输出电压的稳定时间明显缩短，进而提高LVDS的传输速度。

实施例

图1示出了本实用新型LVDS驱动电路的结构示意图，如图所示，该驱动电路包括：电源侧LDO101、地侧LDO102、开关信号生成单元103、驱动单元104、电流镜单元；

电源侧LDO101，用于为开关信号生成单元103提供电源电压Vout1，其输入端接基准电流Iref1，输出端接开关信号生成单元103；

地侧LDO102，用于为开关信号生成单元103和驱动单元104提供地电压Vout2，其输入端接基准电流Iref2，输出端同时接开关信号生成单元103和驱动单元104；

开关信号生成单元103，用于生成控制驱动单元104MOS管导通或关断的信号，其输入端接入Logic串行数据，输出端接驱动单元104；

电流镜单元，用于为驱动单元104提供镜像电流和电压Vout1。

图2示出改进前后的LVDS驱动电路的输入波形对照示意图，由图可知，改进前LVDS驱动电路的电压动作范围是0~1.8V，改进后电压动作范围减小，变为Vout2~Vout1。

本实用新型采用LDO（低压差线性稳压器）为开关信号生成单元、驱动单元提供动作电压，使得电压的范围减小；同时将开关信号生成单元、驱动单元的MOS管由厚膜管替换成薄膜管，使得LVDS驱动电路在不改变输出规格的前提下，输出电压的稳定时间缩短，频率提高，数据传输速度得以提高。

作为一种可能的实施方式，电源侧LDO101的结构包括：运算放大器AMP1、P沟道型MOS管MP1、电阻Rref1、R1、R2，其中，运算放大器AMP1的反相输入端接电阻Rref1的一端，运算放大器AMP1的输出端接MP1的栅极，MP1的源极接电源，漏极接电阻R2，R2的另一端接电阻R1，R1的另一端接地，R1与R2的公共端接运算放大器AMP1的正相输入端，MP1的漏极与电阻R2的公共端接输出信号线，与开关信号生成单元103连接。

当低电压侧电流流入地侧LDO时，会导致其输出电压Vout2上升的现象。本实用新型采用NMOS驱动型LDO，当驱动单元电流流入LDO时，LDO通过负反馈机制调整NMOS的栅端电压，让NMOS流过电流跟随变化，使得输出电压Vout2保持稳定。作为一种可能的实施方式，地侧LDO102的结构包括：运算放大器AMP2、N沟道型MOS管MN1、电阻Rref2、R3、R4，其中，运算放大器AMP2的反相输入端接电阻Rref2的一端，运算放大器AMP2的输出端接MN1的栅极，MN1的源极接地，漏极接电阻R3的一端，R3的另一端接R4，R4的另一端接电源，R3和R4的公共端接运算放大器AMP2的正相输入端，MN1的漏极与R3的公共端接输出信号线，分别与开关信号生成单元103、驱动单元104连接。

作为一种可能的实施方式，开关信号生成单元103的结构由电平转换器Levelshift和奇数个反相器Invert串联而成。一路Logic串行数据DataP经第一开关信号生成单元，产生信号用于控制驱动单元104中的开关MP2、MN2；另一路Logic串行数据DataN经第二开关信号生成单元后，产生信号用于控制驱动单元104中的开关MP3、MN3。

需要说明的是，所述运算放大器采用本领域公知的结构，由多级耦合放大电路组成，具有比较输入电压与参考电压的功能。

所述电平转换器levelshift采用本领域公知的结构，如专利ZL202222041160.3所公开的结构。

所述反相器为本领域公知的结构，在此不做赘述。

作为一种可能的实施方式，驱动单元104包括：4个开关MP2、MN2、MP3、MN3，和2个电阻R5、R6，MP2和MN2的栅极接入同样的控制信号，MP3和MN3的栅极接入同样的控制信号，MP2的源极接MP3的源极，MP2的漏极接MN2的漏极，MN2的源极接MN3的源极，MN3的漏极接MP3的漏极，MP2的漏极与MN2漏极的公共端接电阻R5，R5的另一端接第一输出端子；MP3的漏极与MN3的漏极的公共端接电阻R6的一端，R6的另一端接第二输出端子；MP2的源极与MP3的源极的公共端接电流镜输入端子；MN2的源极与MN3的源极的公共端接地侧LDO输入端子。

为了保证驱动单元104输出的差动电压振幅变动小，需要给其提供较稳定的电流，本实用新型采用电流镜复制电流的方式。作为一种可能的实施方式，电流镜单元包括：MOS管MP4、MP5、MP6，其中，MP4的源极接电源，MP4的栅极接MP5的栅极与MP6栅极的公共端，MP6的源极接电源，MP6的漏极接驱动单元104。

本实用新型通过将开关信号生成单元103中所有的MOS管器件全部替换成薄膜管，同时将驱动单元105中的MOS管也全部替换为薄膜MOS管。图3示出改进前后驱动单元中MOS管的输出波形变化示意图，通过比较可以看出，改进后信号上升和下降时间都缩短了，即Tsetup_rise2＜Tsetup_rise1,Tsetup_fail2 < Tsetup_fail1。图4示出改进前后整体LVDS驱动电路的输出波形变化示意图，通过比较可以看出，改进后驱动电路在差动输出振幅不变的前提下，输出的稳定时间得以明显缩减。

在本实用新型的各种实施例中使用的术语仅用于描述特定实施例的目的并且并非意在限制本实用新型的各种实施例。如在此所使用，单数形式意在也包括复数形式，除非上下文清楚地另有指示。除非另有限定，否则在这里使用的所有术语（包括技术术语和科学术语）具有与本实用新型的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语（诸如在一般使用的词典中限定的术语）将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本实用新型的各种实施例中被清楚地限定。

以上所述实施例的各个技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (6)

1.一种提高传输速度的LVDS驱动电路，其特征在于，该驱动电路包括：电源侧LDO（101）、 地侧LDO（102）、开关信号生成单元（103）、驱动单元（104）、电流镜单元；

所述电源侧LDO（101），用于为所述开关信号生成单元（103）提供电源电压Vout1，其输入端接基准电流Iref1，输出端接所述开关信号生成单元（103）；

所述地侧LDO（102），用于为所述开关信号生成单元（103）和所述驱动单元（104）提供地电压Vout2，其输入端接基准电流Iref2，输出端同时接所述开关信号生成单元（103）和所述驱动单元（104）；

所述开关信号生成单元（103），用于生成所述驱动单元（104）MOS管导通或关断的控制信号，其输入端接入Logic串行数据，输出端接所述驱动单元（104）；

所述电流镜单元，用于为所述驱动单元（104）提供镜像电流和电压Vout1；

所述开关信号生成单元（103）中的所有MOS管均采用薄膜管，所述驱动单元（104）中的所有MOS管均采用薄膜管。

2.根据权利要求1所述的提高传输速度的LVDS驱动电路，其特征在于，所述电源侧LDO（101）的结构包括：运算放大器AMP1、P沟道型MOS管MP1、电阻Rref1、R1、R2，其中，所述运算放大器AMP1的反相输入端接所述电阻Rref1的一端，所述运算放大器AMP1的输出端接所述MP1的栅极，所述MP1的源极接电源，漏极接所述电阻R2，所述电阻R2的另一端接所述电阻R1，所述电阻R1的另一端接地，所述电阻R1与R2的公共端接所述运算放大器AMP1的正相输入端，所述运算放大器MP1的漏极与所述电阻R2的公共端接输出信号线，与所述开关信号生成单元（103）连接。

3.根据权利要求1所述的提高传输速度的LVDS驱动电路，其特征在于，所述地侧LDO（102）的结构包括：运算放大器AMP2、N沟道型MOS管MN1、电阻Rref2、R3、R4，其中，所述运算放大器AMP2的反相输入端接所述电阻Rref2的一端，所述运算放大器AMP2的输出端接所述MN1的栅极，所述MN1的源极接地，漏极接所述电阻R3的一端，所述R3的另一端接所述R4，所述R4的另一端接电源，所述R3和R4的公共端接所述运算放大器AMP2的正相输入端，所述MN1的漏极与所述R3的公共端接输出信号线，分别与所述开关信号生成单元（103）、驱动单元（104）连接。

4.根据权利要求1所述的提高传输速度的LVDS驱动电路，其特征在于，所述开关信号生成单元（103）的结构由电平转换器Levelshift和奇数个反相器Invert串联而成。

5.根据权利要求1所述的提高传输速度的LVDS驱动电路，其特征在于，所述驱动单元104包括：4个开关MP2、MN2、MP3、MN3和2个电阻R5、R6，所述MP2和所述MN2的栅极接入相同的控制信号，所述MP3和所述MN3的栅极接入相同的控制信号，所述MP2的源极接所述MP3的源极，所述MP2的漏极接所述MN2的漏极，所述MN2的源极接所述MN3的源极，所述MN3的漏极接所述MP3的漏极，所述MP2的漏极与所述MN2漏极的公共端接所述电阻R5，所述R5的另一端接第一输出端子；所述MP3的漏极与所述MN3的漏极的公共端接所述电阻R6的一端，所述R6的另一端接第二输出端子；所述MP2的源极与所述MP3的源极的公共端接电流镜输入端子；所述MN2的源极与所述MN3的源极的公共端接地侧LDO输入端子。

6.根据权利要求1所述的提高传输速度的LVDS驱动电路，其特征在于，所述电流镜单元包括：MOS管MP4、MP5、MP6，其中，所述MP4的源极接电源，所述MP4的栅极接所述MP5的栅极与所述MP6栅极的公共端，所述MP6的源极接电源，所述MP6的漏极接所述驱动单元（104）。

Images