JP5502549B2

JP5502549B2 - 電圧出力装置

Info

Publication number: JP5502549B2
Application number: JP2010072349A
Authority: JP
Inventors: 宏嘉一倉
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2010-03-26
Filing date: 2010-03-26
Publication date: 2014-05-28
Anticipated expiration: 2030-03-26
Also published as: US8203381B2; US20130141164A1; JP2011205515A; US8384473B2; US8729961B2; US20110234320A1; US20120306571A1

Description

本発明は、オペアンプを含む電圧出力装置に関し、特にオペアンプの出力オフセットを補正する技術に関する。

従来技術

オペアンプ（差動増幅器）は、入力トランジスタの特性差に起因するオフセットを有している。すなわち、オペアンプは入力端子間の電位差を増幅する回路素子であるにもかかわらず、両入力端子に同じ電圧を加えた場合でも出力電圧はゼロにはならない。オペアンプのオフセットを解消する従来技術としては、例えば以下のようなものがある。特許文献１には、オペアンプの出力電圧と基準電圧とを比較してオペアンプのオフセット電圧を検出するコンパレータと、オフセット電圧の大きさに応じた値だけカウント値をダウンまたはアップさせるカウンタと、カウンタのカウント値に応じてオペアンプを構成する可変抵抗の抵抗値を変化させるレジスタを有するオフセット電圧補償回路が開示されている。
特許文献２には、液晶表示パネルを駆動するためのドライバを構成する差動増幅回路において、差動増幅回路の１対の入力トランジスタを交互に入れ替えながら動作させることにより、時間平均でみた場合のオフセット成分を排除し得ることが記載されている。

特許文献３および４には、液晶表示パネルを駆動するためのドライバ回路において、オペアンプの出力電圧と基準電圧とを比較することによりオペアンプのオフセットを検出し、オフセットがなくなるまでゲイン調整用の容量を順次オペアンプに接続していく方法が開示されている。

特開２００５−３３５４１号公報特開平１１−３０５７３５号公報特開２００７−１１６４９３号公報特開２００８−２５８７２５号公報

特許文献２に記載されるような１対の入力トランジスタを交互に入れ替えながら動作させるオペアンプを液晶表示パネル駆動用のドライバに適用した場合には、液晶素子にはフレーム毎に異なった電圧が印加されることとなり、表示画像のちらつきの原因となる。また、特許文献３および４に記載されるようなゲイン調整用の容量の値を順次変化させることによりオフセット補償を行うオペアンプにおいては、ゲイン調整のための複数のキャパシタを回路内に設けておく必要があり、オペアンプを半導体集積回路で構成した場合にチップサイズの増大を招く。また、特許文献１、３および４に記載されるように、オフセット電圧の検出をコンパレータを用いて行う場合、コンパレータの精度や基準電圧の安定性が問題となり、高精度なオフセット補償が容易ではない。また、オフセット検出のためのコンパレータや基準電圧を生成するための回路も必要となるため回路規模が増大する。

本発明は、上記した点に鑑みてなされたものであり、回路規模の増大を抑制することができ、特に液晶表示パネル等の表示装置の駆動回路への適用に適したオフセット補償機能を備えた電圧出力装置を提供することを目的とする。

本発明の電圧出力装置は、反転入力端子および非反転入力端子を有するオペアンプと、前記反転入力端子の前記非反転入力端子への接続、非接続を切替える接続切換手段と、前記反転入力端子と前記非反転入力端子の接続時において、前記オペアンプの反転入力側の負荷抵抗と非反転入力側の負荷抵抗の一方または双方の抵抗値を順次変化させる負荷抵抗変更手段と、を含み、前記負荷抵抗変更手段は、前記オペアンプの出力電圧のレベルが変化したときに、前記反転入力側の負荷抵抗と前記非反転入力側の負荷抵抗の抵抗値を維持させることを特徴としている。

本発明に係る電圧出力装置によれば、従来と比較して簡単な構成とすることができ、回路規模の増大を抑制することができる。

本発明の実施例に係る電圧出力装置の構成を示すブロック図である。本発明の実施例に係る負荷抵抗回路の構成を示すブロック図である。本発明の実施例に係る電圧出力装置の動作を示すフローチャートである。（ａ）はオフセット補正モードにおけるオペアンプの接続状態を示す図、（ｂ）はオフセット補正後におけるオペアンプの接続状態を示す図である。本発明の実施例に係る電圧出力装置を備えた液晶表示装置の構成を示す図である。本発明の実施例３に係るオペアンプの負荷抵抗回路の構成を示す図である。本発明の実施例４に係るオペアンプの構成を示す等価回路図である。本発明の実施例４に係るオペアンプの負荷抵抗回路の構成を示す図である。

以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。

（実施例１）
図１は、本発明の実施例１に係るオフセット補償機能を有する電圧出力装置１の構成を示すブロック図である。電圧出力装置１は、オペアンプ１０と、オペアンプ１０の入力端子の接続形態を切替えるスイッチＳＷ１と、外部より供給される所定周期のクロック信号ＣＬＫをカウントし、カウント値Ｓ_ｃを出力するカウンタ２０と、オペアンプ１０の出力電圧Ｓ_ｏｕｔの電圧レベルに応じてカウンタ２０から供給されるカウント値Ｓ_ｃを保持するラッチ回路３０と、ラッチ回路３０から供給されるカウント値に対応した制御信号Ｓ_Ｍ２を生成し、オペアンプ１０を構成する可変抵抗Ｒ１の抵抗値を設定するデコーダ４０と、ＳＷ１の切換制御とカウンタ２０およびラッチ回路３０のリセット制御を行う制御部５０と、を含んでいる。

ＮチャンネルトランジスタＱ２およびＱ３は、オペアンプ１０の入力トランジスタである。オペアンプ１０の非反転入力端子に相当する入力端子ＩＮは、トランジスタＱ２のゲート端子に接続される。オペアンプ１０の反転入力端子に相当するトランジスタＱ３のゲートは、スイッチＳＷ１に接続される。スイッチＳＷ１は、制御部５０から供給される制御信号Ｓ_Ｍ１に基づいてトランジスタＱ３のゲートを出力端子ＯＵＴまたは入力端子ＩＮのいずれかに接続する。ＮチャンネルトランジスタＱ１のドレインは、トランジスタＱ２およびＱ３のソースに接続される。トランジスタＱ１のソースは、接地電位Ｇｎｄに接続される。トランジスタＱ１は、バイアス電圧Ｖｂ１が供給されることによりオン状態となり、オペアンプ１０に回路電流を供給する。ＰチャンネルトランジスタＱ４およびＱ５は、カレントミラー回路を構成し、入力トランジスタＱ２およびＱ３に同一の電流を供給する。

トランジスタＱ４およびＱ５と電源ラインとの間には、負荷抵抗回路１１が接続されている。負荷抵抗回路１１は、オペアンプ１０の非反転入力側の負荷抵抗を構成する可変抵抗Ｒ１と、オペアンプ１０の反転入力側の負荷抵抗を構成する固定抵抗Ｒ２を有している。可変抵抗Ｒ１は、デコーダ４０より供給される制御信号Ｓ_Ｍ２に基づいて抵抗値が変化するように構成されている。負荷抵抗回路１１の詳細な構成については後述する。
ＰチャンネルトランジスタＱ７とＮチャンネルトランジスタＱ６は、オペアンプ１０の出力回路を構成している。トランジスタＱ７のソースは電源ラインに接続され、トランジスタＱ６のソースは接地電位Ｇｎｄに接続される。トランジスタＱ７のドレインとトランジスタＱ６のドレインは接続されており、かかる接続点にはオペアンプ１０の出力端子ＯＵＴ接続されている。トランジスタＱ２のドレインは、トランジスタＱ７のゲートに接続されるとともにキャパシタＣ１を介して出力端子ＯＵＴに接続される。トランジスタＱ６のゲートにはバイアス電圧Ｖ_ｂ２が印加される。

カウンタ２０は、所定周期のクロック信号ＣＬＫを係数したカウント値Ｓ_ｃを生成し、これをラッチ回路３０に供給する。カウンタ２０は、制御部５０から供給されるリセット信号Ｓ_ＲＳに基づいてカウント値Ｓ_ｃをリセットする。
ラッチ回路３０は、カウンタ２０より供給されるカウント値Ｓ_ｃをオペアンプ１０の出力電圧Ｓ_ｏｕｔの電圧レベルに基づいて保持し、保持しているカウント値Ｓ_ｃをデコーダ４０に供給する。ラッチ回路３０は、制御部５０から供給されるリセット信号Ｓ_ＲＳに基づいて保持しているカウント値Ｓ_ｃを消去する。
デコーダ４０は、ラッチ回路３０より供給されるカウント値に応じた制御信号Ｓ_Ｍ２を生成し、これをオペアンプ１０の負荷抵抗回路１１に供給し、可変抵抗Ｒ１の抵抗値を設定する。

制御部５０は、例えば図示しないメモリに格納された制御プログラムを実行するマイクロコンピュータを含んでおり、制御プログラムに基づいて所定のタイミングで制御信号Ｓ_Ｍ１を出力してスイッチＳＷ１を切替える。また、制御部５０は、リセット信号Ｓ_ＲＳを出力してカウンタ２０およびラッチ回路３０をリセットする。

図２は、負荷抵抗回路１１の具体的な構成を示す回路図である。オペアンプ１０の非反転入力側の負荷抵抗をなす可変抵抗Ｒ１は、ＰチャンネルトランジスタＱ１０１、Ｑ１０２、Ｑ１０３、Ｑ１０４が並列接続されて構成される。負荷抵抗回路１１は、デコーダ４０から供給される制御信号Ｓ_Ｍ２に基づいてトランジスタＱ１０１〜Ｑ１０４のオンオフを個別に切替える駆動部１２を有している。駆動部１２は、制御信号Ｓ_Ｍ２に応じてトランジスタＱ１０１〜Ｑ１０４のゲート電位を電源電位Ｖｄｄまたは接地電位Ｇｎｄのいずれかに切替えるスイッチＳＷ１１〜ＳＷ１４により構成される。スイッチＳＷ１１〜ＳＷ１４は、デコーダ４０から供給される制御信号Ｓ_Ｍ２に応じて独立に駆動されるようになっている。トランジスタＱ１０１〜Ｑ１０４は、それぞれゲートが電源電圧Ｖｄｄ側に接続されたときにオフ状態となる。一方、ゲートが接地電位Ｇｎｄ側に接続されたときにオン状態となり抵抗素子として機能する。このように、トランジスタＱ１０１〜Ｑ１０４のオン抵抗を利用して抵抗素子が構成される。

トランジスタＱ１０１〜Ｑ１０４は、所定の抵抗比を有するように形成される。例えばトランジスタＱ１０１の抵抗値を１としたときに、トランジスタＱ１０２の抵抗値は２、トランジスタＱ１０３の抵抗値は３、トランジスタＱ１０４の抵抗値は４に設定される。つまり、トランジスタＱ１０１〜Ｑ１０４の抵抗比は、１：２：３：４である。尚、抵抗値は、トランジスタのオン抵抗の値に相当する。トランジスタＱ１０１〜Ｑ１０４のオン抵抗は、各トランジスタのサイズにより設定することができる。

オペアンプ１０の反転入力側の負荷抵抗をなす抵抗Ｒ２は、単一のＰチャンネルトランジスタＱ１０５により構成されている。トランジスタＱ１０５のゲート電位は接地電位に固定され、これによりトランジスタＱ１０５はオン状態を維持し、抵抗素子として機能する。抵抗Ｒ２の抵抗値は、例えばトランジスタＱ１０１〜Ｑ１０４の抵抗値の中間値である２．５に設定される。

以下に、上記した構成を有する本発明の実施例１に係る電圧出力装置１の動作について図３に示すフローチャートを参照しつつ説明する。電源投入時または電源投入後の所定のタイミング毎に電圧出力装置１は、オフセット補正モードとなり、オペアンプ１０に生じている出力オフセットを補正するための動作を行う。例えば、電圧出力装置１の電源が投入されると、制御部５０はリセット信号Ｓ_ＲＳをカウンタ２０およびラッチ回路３０に供給するとともに、トランジスタＱ３のゲートを入力端子ＩＮ側に接続すべき制御信号Ｓ_Ｍ１をスイッチＳＷ１に供給する。カウンタ２０はリセット信号Ｓ_ＲＳを受信すると、カウント値Ｓ_ｃを初期値である「００」にリセットする。ラッチ回路３０はリセット信号Ｓ_ＲＳを受信すると、それまで保持していたカウント値を消去する。ラッチ回路３０は、次のセット入力が供給されるまでは、カウンタ２０から供給されるカウント値Ｓ_ｃをそのままデコーダ４０に向けて出力する（ステップＳ１）。

スイッチＳＷ１は、制御信号Ｓ_Ｍ１を受信すると、接点を端子Ｔ１側に切替えて、トランジスタＱ３のゲートを入力端子ＩＮに接続する。これにより、オペアンプ１０は、図４（ａ）に示されるように、非反転入力端子（トランジスタＱ２のゲート）と反転入力端子（トランジスタＱ３のゲート）とが短絡された接続状態となる（ステップＳ２）。かかる接続状態においては、オペアンプ１０の反転入力端子と非反転入力端子は同電位となるが、オフセットに起因して出力端子ＯＵＴには、高レベル（例えば５Ｖ）又は低レベル（例えば０Ｖ）の出力電圧Ｓ_ｏｕｔが表れる。本実施例においては、オフセット補正モードの初期段階では、出力電圧Ｓ_ｏｕｔが低レベルとなるように可変抵抗Ｒ１の抵抗値が設定される。すなわち、可変抵抗Ｒ１の抵抗値は、調整範囲の最小値に設定される。デコーダ４０は、上記リセット動作に基づいてラッチ回路３０より供給される値「００」を受信すると、駆動部１２のスイッチＳＷ１１を接地電位Ｇｎｄ側、スイッチＳＷ１２、ＳＷ１３、ＳＷ１４を電源電圧Ｖｄｄ側に接続すべき制御信号Ｓ_Ｍ２を駆動部１２に供給する。これにより、トランジスタＱ１０１がオン状態、トランジスタＱ１０２〜Ｑ１０４がオフ状態となり、可変抵抗Ｒ１の抵抗値は、調整範囲の最小値である「１」となる。これに対して固定抵抗Ｒ２の抵抗値は「２．５」である。従って、オペアンプ１０の非反転入力側の負荷抵抗と反転入力側の負荷抵抗の差分（Ｒ１−Ｒ２）が「−１．５」となり、マイナス側の最大値をとる。これにより、入力トランジスタＱ２とＱ３のバランスが崩れて通常は出力電圧Ｓ_ｏｕｔは低レベルとなる。

カウンタ２０は、カウント値Ｓ_ｃをリセットした後、改めてクロック信号ＣＬＫのカウントを行う。カウンタ２０から出力されるカウント値Ｓ_ｃは、例えば２ビットの２進数で表される。すなわち、カウンタ２０は、クロック信号を係数する毎に「００」、「０１」、「１０」、「１１」で表されるカウント値Ｓ_ｃを順次出力する（ステップＳ３）。

ラッチ回路３０は、カウンタ２０からカウント値「０１」を受信すると、これをそのままデコーダ４０に供給する。デコーダ４０は、カウント値「０１」を受信すると、スイッチＳＷ１２を接地電位Ｇｎｄ側、スイッチＳＷ１１、ＳＷ１３、ＳＷ１４を電源電圧Ｖｄｄ側に接続すべき制御信号Ｓ_Ｍ２を駆動部１２に供給する。これにより、トランジスタＱ１０２がオン状態、トランジスタＱ１０１、Ｑ１０３、Ｑ１０４がオフ状態となり、可変抵抗Ｒ１の抵抗値は「２」となる（ステップＳ４）。可変抵抗Ｒ１の値が「１」から「２」に変化することにより、トランジスタＱ２とＱ３のバランスが直前の状態から変化する。

可変抵抗Ｒ１の抵抗値を「２」に設定したときに出力電圧Ｓ_ｏｕｔがなお低レベルを維持している場合には（ステップＳ５Ｎｏ）、ラッチ回路３０は、カウンタ２０から供給されるカウント値Ｓ_ｃ「１０」をデコーダに供給する。つまり、ラッチ回路３０は、出力電圧Ｓ_ｏｕｔが反転するまで、カウンタ２０から供給されるカウント値を順次出力する。デコーダ４０は、これに応じて制御信号Ｓ_Ｍ２を生成し、可変抵抗Ｒ１の抵抗値を順次増加していく。

表１は、カウンタ２０のカウント値と、可変抵抗Ｒ１を構成する各トランジスタのオンオフの状態および可変抵抗Ｒ１の抵抗値との対応関係を示したものである。表１の右欄は、可変抵抗Ｒ１と抵抗Ｒ２の抵抗値の差分、すなわち非反転入力側の負荷抵抗と反転入力側の負荷抵抗の差分（Ｒ１−Ｒ２）を示している。

カウンタ２０のカウント値が順次カウントアップされる毎に、可変抵抗Ｒ１の抵抗値は、１から４まで１刻みで増加する。可変抵抗Ｒ１と抵抗Ｒ２（抵抗値は２．５一定）の抵抗値の差分、すなわちＲ１−Ｒ２は、−１．５から１．５まで１刻みで変化する。このようにカウントアップ毎にオペアンプ１０の非反転入力側の負荷抵抗Ｒ１と反転入力側の負荷抵抗Ｒ２の差分を変化させることにより、カウントアップ毎に入力トランジスタのＱ２とＱ３のバランスが変動する。かかるバランス変動がオペアンプ１０のオフセットを完全に相殺するように働いたとき、つまり、オペアンプ１０のオフセットが補正されたときにオペアンプ１０の出力電圧Ｓ_ｏｕｔは、高レベルに反転する（ステップＳ５Ｙｅｓ）。かかる高レベルの出力電圧Ｓ_ｏｕｔは、ラッチ回路３０のセット入力に供給される。

ラッチ回路３０は、かかるセット入力に基づいて、出力信号Ｓ_ｏｕｔの反転時におけるカウント値Ｓ_ｃを保持する。ラッチ回路３０は、制御部５０よりリセット信号Ｓ_ＲＳが供給されるまでそのカウント値Ｓ_ｃを保持し、出力し続ける（ステップＳ６）。デコーダ４０は、ラッチ回路３０から継続的に出力されるカウント値に応じた制御信号Ｓ_Ｍ２を駆動部１２に供給する。これにより、可変抵抗Ｒ１は、オペアンプ１０のオフセット量に応じた抵抗値に維持され、オフセット補正が完了する。

オペアンプ１０の出力反転を契機として、制御部５０は、トランジスタＱ３のゲートを出力端子ＯＵＴ側に接続すべき制御信号Ｓ_Ｍ１をスイッチＳＷ１に供給する。スイッチＳＷ１は、かかる制御信号Ｓ_Ｍ１を受信すると、接点を端子Ｔ２側に切替えて、トランジスタＱ３のゲートを出力端子ＯＵＴに接続する。これにより、オペアンプ１０は、図４（ｂ）に示されるように、ボルテージフォロアを構成する（ステップＳ７）。以上でオフセット補正モードにおける動作が終了する。尚、本実施例においては、オフセット補正の完了後にオペアンプ１０でボルテージフォロアを構成することとしたが、これに限定されない。本発明の電圧出力装置の用途に応じて適宜好適な回路構成とすることができる。オペアンプ１０は、オフセット補正後は、例えばコンパレータや演算回路として機能するべく、回路が構成されるようにしてもよい。

このように、本発明の実施例に係る電圧出力装置によれば、オフセット補正モードにおいてオペアンプの反転入力端子と非反転入力端子を短絡させたときの出力電圧に基づいて非反転入力側の負荷抵抗Ｒ１と反転入力側の負荷抵抗Ｒ２の差分を調整してオフセット補正を行うので、入力トランジスタを交互に入れ替えながら動作させるといった動作を要しない。また、ゲイン調整用の複数のキャパシタやオフセット検出のためのコンパレータを設ける必要もないため、従来構成と比較して回路規模の増大を抑制することができる。

図５に本発明の実施例に係る電圧出力装置１を液晶パネルの駆動回路に適用した液晶表示装置の構成を示す。

液晶パネル２００には、ｍ本の信号線Ｓ１〜Ｓｍ及びこれと交差して配列されたｎ本の走査線Ａ１〜Ａｎが形成されており、信号線及び走査線の各交差部には薄膜トランジスタ（ＴＦＴ）を介して画素を担う液晶容量が形成されている。ＴＦＴの各々は、ソースが信号線Ｓ１〜Ｓｍに接続され、ゲートが走査線Ａ１〜Ａｎに接続される。液晶容量の各々は、ＴＦＴに接続された画素電極と、画素電極に対向配置された対向電極と、画素電極と対抗電極の間に配向膜を介して液晶材料が挟持されて構成される。

信号線駆動回路１００は、外部より供給されるディジタル表示信号Ｒ、Ｇ、Ｂを格納するレジスタ１１０と、ストローブ信号ＳＴに同期してディジタル表示信号を保持するラッチ回路１２０と、ディジタル表示信号をアナログ変換するＡ／Ｄ変換器１４０と、を含んでいる。ボルテージフォロアを構成する本発明の実施例に係る電圧出力装置１は、信号線Ｓ１〜ＳｍとＡ／Ｄ変換器１４０との間に設けられ、Ａ／Ｄ変換器１４０から出力される表示信号をインピーダンス変換して各信号線Ｓ１〜Ｓｍに出力する。

各走査線Ａ１〜Ａｎには走査線駆動回路１１０からフレーム期間ごとに順次走査パルスが印加される。この走査パルスにより選択されたＴＦＴを介して、信号線駆動回路１００から対応信号線を経由して供給される表示信号が液晶容量に印加される。その結果、画素電極および対向電極に挟持された液晶材料は、供給された表示信号の電圧レベルに応じた光透過率を示す。これにより、選択された走査ライン上の全ての液晶画素にデータが書き込まれる。かかる書き込み動作は全ての走査線Ａ１〜Ａｎに対して行われ、１フレームの画面が完成する。液晶画素に書き込まれたデータは画素内の静電容量に蓄積され、次にデータを書き込むまでその電圧が保持される。

このように、本発明の実施例に係る電圧出力装置１を液晶パネルの駆動回路に適用した場合、オフセット補正は例えばフレーム期間毎に実行される。

（実施例２）
本発明の実施例２に係る電圧出力装置について以下に説明する。実施例２に係る電圧出力装置は、可変抵抗Ｒ１を構成するＰチャンネルトランジスタＱ１０１、Ｑ１０２、Ｑ１０３、Ｑ１０４の抵抗値および抵抗比の設定が実施例１とは異なる。それ以外の他の構成は、実施例１と同様である。

本実施例においては、トランジスタＱ１０１の抵抗値を２．４としたときに、トランジスタＱ１０２の抵抗値は４、トランジスタＱ１０３の抵抗値は１２、トランジスタＱ１０４の抵抗値は４に設定される。つまり、本実施例においては、トランジスタＱ１０１〜Ｑ１０４の抵抗比は、２．４：４：１２：４となっている。負荷抵抗回路１１を構成する固定抵抗Ｒ２は、単一のＰチャンネルトランジスタＱ１０５により構成され、その抵抗値は２．５である。

実施例２に係る電圧出力装置の動作は、実施例１と同様、図４に示すフローチャートに準ずる。すなわち、オフセット補正モードにおいて、オペアンプの反転入力端子と非反転入力端子を短絡させたときの出力電圧に基づいて非反転入力側の負荷抵抗Ｒ１と反転入力側の負荷抵抗Ｒ２の差分を調整してオフセット補正を行う。表２は、カウンタ２０のカウント値と、可変抵抗Ｒ１を構成する各トランジスタのオンオフの状態および可変抵抗Ｒ１の抵抗値との対応関係を示したものである。表２の右欄は、非反転入力側の負荷抵抗と反転入力側の負荷抵抗の差分（Ｒ１−Ｒ２）を示している。

表２に示すように、カウント値と可変抵抗Ｒ１の抵抗値との対応関係は実施例１と同様であるが、各抵抗値に設定する際のトランジスタＱ１０１〜Ｑ１０４のオンオフの状態が実施例１とは異なる。

カウンタ２０は、クロック信号を係数する毎に「００」、「０１」、「１０」、「１１」で表されるカウント値Ｓ_ｃを順次出力する。デコーダ４０は、ラッチ回路３０を介してカウント値「００」を受信すると、駆動部１２のスイッチＳＷ１１〜ＳＷ１４を全て接地電位Ｇｎｄ側に接続すべき制御信号Ｓ_Ｍ２を生成し、これを負荷抵抗回路１１の駆動部１２に供給する。これにより、トランジスタＱ１０１〜Ｑ１０４が全てオン状態となり、合成された可変抵抗Ｒ１の抵抗値は「１」となる。デコーダ４０は、ラッチ回路３０を介してカウント値「０１」を受信すると、駆動部１２のスイッチＳＷ１２およびＳＷ１４を接地電位Ｇｎｄ側、スイッチＳＷ１１およびＳＷ１４を電源電圧Ｖｄｄ側に接続すべき制御信号Ｓ_Ｍ２を生成し、これを負荷抵抗回路１１の駆動部１２に供給する。これにより、トランジスタＱ１０２およびＱ１０２がオン状態となり、合成された可変抵抗Ｒ１の抵抗値は「２」となる。デコーダ４０は、ラッチ回路３０を介してカウント値「１０」を受信すると、駆動部１２のスイッチＳＷ１３およびＳＷ１４を接地電位Ｇｎｄ側、スイッチＳＷ１１およびＳＷ１２を電源電圧Ｖｄｄ側に接続すべき制御信号Ｓ_Ｍ２を生成し、これを負荷抵抗回路１１の駆動部１２に供給する。これにより、トランジスタＱ１０３およびＱ１０４がオン状態となり、合成された可変抵抗Ｒ１の抵抗値は「３」となる。デコーダ４０は、ラッチ回路３０を介してカウント値「１１」を受信すると、駆動部１２のスイッチＳＷ１４を接地電位Ｇｎｄ側、スイッチＳＷ１１〜ＳＷ１３を電源電圧Ｖｄｄ側に接続すべき制御信号Ｓ_Ｍ２を生成し、これを負荷抵抗回路１１の駆動部１２に供給する。これにより、トランジスタＱ１０４がオン状態となり、可変抵抗Ｒ１の抵抗値は「４」となる。このように、実施例２に係る電圧出力装置においては、可変抵抗Ｒ１は、１つ又は２つ以上のトランジスタの合成抵抗により構成される。可変抵抗Ｒ１と抵抗Ｒ２（抵抗値は２．５一定）の抵抗値の差分（Ｒ１−Ｒ２）は、−１．５から１．５まで１刻みで変化する。

オペアンプ１０の非反転入力側の負荷抵抗Ｒ１と反転入力側のＲ２の差分を変化させることにより入力トランジスタＱ２およびＱ３のバランスを変化させてオフセット補正を行う点は、実施例１と同様である。かかるバランス変動がオペアンプ１０のオフセットを完全に相殺するように働いたとき、つまり、オペアンプ１０のオフセットが補正されたときにオペアンプ１０の出力電圧Ｓ_ｏｕｔは、高レベルに反転し、反転時におけるカウント値がラッチ回路３０に保持される。ラッチ回路３０は、制御部５０よりリセット信号Ｓ_ＲＳが供給されるまでそのカウント値を保持し、出力し続ける。デコーダ４０は、ラッチ回路３０から継続的に出力されるカウント値に応じた制御信号Ｓ_Ｍ２を駆動部１２に供給する。これにより、可変抵抗Ｒ１およびＲ２は、オペアンプ１０のオフセット量に応じた抵抗値に維持され、オフセット補正が完了する。

ここで、実施例１の場合と実施例２の場合でトランジスタＱ１０１〜１０４のサイズを比較した結果を表３に示す。

トランジスタのオン抵抗は、トランジスタの素子サイズ（面積）に反比例する。本実施例のように、抵抗素子をトランジスタで構成した場合、その抵抗値はトランジスタのサイズによって設定することができ、素子サイズを小さくすれば抵抗値を高く設定することができる。例えばオン抵抗が１のトランジスタの面積は、オン抵抗が４のトランジスタの面積の４倍となる。

実施例１の場合、抵抗値が１であるトランジスタＱ１０１の素子サイズを１２とすると、トランジスタＱ１０２の素子サイズは６、トランジスタＱ１０３の素子サイズは４、トランジスタＱ１０４の素子サイズは３となり、合計の素子サイズが２５となる。一方、実施例２の場合、トランジスタＱ１０１の素子サイズは５、トランジスタＱ１０２の素子サイズは３、トランジスタＱ１０３の素子サイズは１、トランジスタＱ１０４の素子サイズは３となり、合計の素子サイズが１２となり、実施例１の場合の半分以下となる。

このように、実施例２に係る電圧出力装置によれば、カウンタ２０のカウント値に対応して可変抵抗Ｒ１の抵抗値を変化させる場合において、可変抵抗を構成するトランジスタＱ１０１〜Ｑ１０４のうちの１つ又は２つ以上をオン状態として合成抵抗を形成するので、単一のトランジスタのみをオン状態として抵抗値１〜４を設定する実施例１の場合と比較して素子サイズを大幅に小さくすることが可能となる。

（実施例３）
本発明の実施例３に係る電圧出力装置について以下に説明する。図６に実施例３に係る負荷抵抗回路１１の構成を示す。上記した実施例１および実施例２に係る電圧出力装置においては、オペアンプ１０の非反転入力側の負荷抵抗Ｒ１を可変抵抗で構成し、反転入力側の負荷抵抗Ｒ２を固定抵抗で構成した。実施例３においては、非反転入力側の負荷抵抗をなす抵抗Ｒ１と反転入力側の負荷抵抗をなす抵抗Ｒ２の双方を可変抵抗で構成している。それ以外の構成は、実施例１と同様である。

可変抵抗Ｒ１は、ＰチャンネルトランジスタＱ１０１、Ｑ１０２、Ｑ１０３、Ｑ１０４が並列接続されて構成される。可変抵抗Ｒ２も同様に、ＰチャンネルトランジスタＱ１１１、Ｑ１１２、Ｑ１１３、Ｑ１１４が並列接続されて構成される。駆動部１２は、これらのトランジスタＱ１０１〜Ｑ１０４およびＱ１１０〜Ｑ１１４のゲート電位を電源電位Ｖｄｄまたは接地電位Ｇｎｄのいずれかに切替えるスイッチＳＷ１１〜ＳＷ１４およびＳＷ２１〜ＳＷ２４を有している。これらのスイッチＳＷ１１〜ＳＷ２４は、デコーダ４０から供給される制御信号Ｓ_Ｍ２に応じて独立に駆動されるようになっている。トランジスタＱ１０１〜Ｑ１０４およびＱ１１０〜Ｑ１１４は、それぞれゲートが電源電圧Ｖｄｄ側に接続されたときにオフ状態となる。一方、ゲートが接地電位Ｇｎｄ側に接続されたときにオン状態となり抵抗素子として機能する。

トランジスタＱ１０１〜Ｑ１０４およびＱ１１０〜Ｑ１１４は、所定の抵抗比を有するように形成される。例えばトランジスタＱ１０１の抵抗値を２．４としたときに、トランジスタＱ１０２の抵抗値は４、トランジスタＱ１０３の抵抗値は１２、トランジスタＱ１０４の抵抗値は４、トランジスタＱ１１１の抵抗値は２．４、トランジスタＱ１１２の抵抗値は４、トランジスタＱ１１３の抵抗値は１２、トランジスタＱ１１４の抵抗値は４に設定される。尚、抵抗値は、トランジスタのオン抵抗の値に相当する。

実施例３に係る電圧出力装置の動作は、実施例１と同様、図４に示すフローチャートに準ずる。すなわち、オフセット補正モードにおいてオペアンプの反転入力端子と非反転入力端子を短絡させたときの出力電圧に基づいて非反転入力側の負荷抵抗Ｒ１と反転入力側の負荷抵抗Ｒ２の差分を調整してオフセット補正を行う。表４は、カウンタ２０のカウント値と、可変抵抗Ｒ１、Ｒ２を構成する各トランジスタのオンオフの状態および可変抵抗Ｒ１、Ｒ２の抵抗値との対応関係を示したものである。表４の右欄は、可変抵抗Ｒ１とＲ２の抵抗値の差分、すなわちオペアンプ１０の比反転入力側の負荷抵抗Ｒ１と反転入力側の負荷抵抗Ｒ２の差分（Ｒ１−Ｒ２）を示している。

本実施例においては、オフセット補正モードにおいて、抵抗Ｒ１と抵抗Ｒ２の双方の抵抗値を１〜４に設定することが可能となる。従って、オペアンプ１０の非反転入力側の負荷抵抗Ｒ１と反転入力側の負荷抵抗Ｒ２の差分の調整範囲が上記実施例１および実施例２の場合よりも拡大する。また、負荷抵抗の差分の調整は７段階で行うことが可能となる。
カウンタ２０から出力されるカウント値Ｓ_ｃは、３ビットの２進数で表される。カウンタ２０は、クロック信号を係数する毎に「０００」〜「１１０」で表されるカウント値Ｓ_ｃを順次出力する。デコーダ４０は、ラッチ回路３０を介してカウント値「０００」を受信すると、トランジスタＱ１０１〜Ｑ１０４、Ｑ１１４をオン状態とするべく制御信号Ｓ_Ｍ２を生成し、駆動部１２のスイッチＳＷ１１〜ＳＷ２４を駆動する。これにより、可変抵抗Ｒ１の抵抗値が「１」、可変抵抗Ｒ２の抵抗値が「４」に設定される。デコーダ４０は、以降出力電圧Ｓ_ｏｕｔが反転するまでカウントアップされる毎に抵抗Ｒ１および抵抗Ｒ２の抵抗値をそれぞれ「２」および「４」、「３」および「４」、「４」および「４」、「４」および「３」、「４」および「２」、「４」および「１」に設定するべく制御信号Ｓ_Ｍ２を生成して駆動部１２に供給する。これにより、抵抗Ｒ１と抵抗Ｒ２の抵抗値の差分、すなわち、非反転入力側の負荷抵抗Ｒ１と反転入力側の負荷抵抗Ｒ２の差分（Ｒ１−Ｒ２）は、カウントアップされる毎に−３から３まで１刻みで変化する。

負荷抵抗Ｒ１とＲ２の差分を変化させることにより、オペアンプ１０の入力トランジスタＱ２およびＱ３のバランスを変化させてオフセット補正を行う点は、実施例１および実施例２と同様である。かかるバランス変動がオペアンプ１０のオフセットを完全に相殺するように働いたとき、つまり、オペアンプ１０のオフセットが補正されたときにオペアンプ１０の出力電圧Ｓ_ｏｕｔは、高レベルに反転し、反転時におけるカウント値がラッチ回路３０に保持される。ラッチ回路３０は、制御部５０よりリセット信号Ｓ_ＲＳが供給されるまでそのカウント値を保持し、出力し続ける。デコーダ４０は、ラッチ回路３０から継続的に出力されるカウント値に応じた制御信号Ｓ_Ｍ２を駆動部１２に供給する。これにより、可変抵抗Ｒ１およびＲ２は、オペアンプ１０のオフセット量に応じた抵抗値に維持され、オフセット補正が完了する。

このように、実施例３においては、実施例１および実施例２の場合と比較して、オペアンプ１０の非反転入力側の負荷抵抗Ｒ１と反転入力側の負荷抵抗Ｒ２の差分の設定範囲が拡大し、また負荷抵抗の差分設定を７段階で行うことが可能となる。仮に、本実施例と同様の負荷抵抗の差分設定を、実施例１および２のように抵抗Ｒ１を可変抵抗、抵抗Ｒ２を固定抵抗で構成して実現しようとする場合、可変抵抗Ｒ１は、例えば抵抗値１〜７まで設定できるようにしておく必要がある。この場合、可変抵抗Ｒ１の最大値が高くなり、カレントミラー回路を構成するトランジスタＱ４のバックバイアスが大きくなる。すると、入力トランジスタＱ２およびＱ３に流れる電流バランスが崩れ、オペアンプ１０の動作が不安定となる。一方、本実施例のように、抵抗Ｒ１と抵抗Ｒ２の双方を可変抵抗で構成することにより、抵抗Ｒ１と抵抗Ｒ２の最大値を低く抑えることができ、オペアンプ１０の動作安定性を維持しつつオフセット補正範囲を拡大することが可能となる。

（実施例４）
本発明の実施例４に係る電圧出力装置について以下に説明する。図７に本施例に係るオペアンプ１０ａの等価回路図を示す。

ＮチャンネルトランジスタＱ２およびＱ３は、オペアンプ１０ａの入力トランジスタである。オペアンプ１０の入力端子ＩＮは、トランジスタＱ２のゲート端子に接続される。トランジスタＱ３のゲートは、スイッチＳＷ１に接続される。スイッチＳＷ１は、制御部５０から供給される制御信号Ｓ_Ｍ１に基づいて、トランジスタＱ３のゲートを出力端子ＯＵＴまたは入力端子ＩＮのいずれかに接続する。ＮチャンネルトランジスタＱ１のドレインは、トランジスタＱ２およびＱ３のソースに接続される。トランジスタＱ１のソースは、接地電位Ｇｎｄに接続される。トランジスタＱ１は、ゲートにバイアス電圧Ｖｂ１が供給されることによりオン状態となり、オペアンプ１０ａに回路電流を供給する。ＰチャンネルトランジスタＱ４およびＱ５は、カレントミラー回路を構成し、トランジスタＱ２およびＱ３に同一の電流を供給する。

トランジスタＱ４およびＱ５と電源ラインとの間には、負荷抵抗回路１１ａが接続されている。負荷抵抗回路１１ａは、可変抵抗Ｒ１、固定抵抗Ｒ３〜Ｒ６およびスイッチＳＷ２〜ＳＷ５により構成される。抵抗Ｒ１、Ｒ３およびスイッチＳＷ２からなる直列回路は、電源ラインとトランジスタＱ４のソースの間に接続される。抵抗Ｒ５とスイッチＳＷ５からなる直列回路は、電源ラインとトランジスタＱ５のソースの間に接続される。抵抗Ｒ４とスイッチＳＷ３からなる直列回路は、抵抗Ｒ１とＲ３の中点と、トランジスタＱ５のソースの間に接続される。抵抗Ｒ６とスイッチＳＷ４からなる直接回路は、電源ラインとトランジスタＱ４のソースの間に接続される。可変抵抗Ｒ１は、デコーダ４０より供給される制御信号Ｓ_Ｍ２に基づいて抵抗値が変化するように構成されている。スイッチＳＷ２〜ＳＷ４もデコーダ４０より供給される制御信号Ｓ_Ｍ２に基づいて駆動されるように構成されている。負荷抵抗回路１１ａの詳細な構成については後述する。

ＰチャンネルトランジスタＱ７とＮチャンネルトランジスタＱ６は、オペアンプ１０ａの出力回路を構成している。トランジスタＱ７のソースは電源ラインに接続され、トランジスタＱ６のソースは接地電位に接続される。トランジスタＱ７のドレインとトランジスタＱ６のドレインは接続されており、かかる接続点はオペアンプ１０ａの出力端子ＯＵＴに接続されている。トランジスタＱ２のドレインはトランジスタＱ７のゲートに接続されるとともにノイズを除去するためのキャパシタＣ１を介して出力端子ＯＵＴに接続される。トランジスタＱ６のゲートには、バイアス電圧Ｖ_ｂ２が印加される。

図８は、負荷抵抗回路１１ａの具体的な構成を示す回路図である。可変抵抗Ｒ１は、ＰチャンネルトランジスタＱ１０１、Ｑ１０２、Ｑ１０３、Ｑ１０４が並列接続されて構成される。抵抗Ｒ３〜Ｒ６は、それぞれＰチャンネルトランジスタＱ１２１〜１２４により構成される。負荷抵抗回路１１ａは、デコーダ４０から供給される制御信号Ｓ_Ｍ２に基づいてトランジスタＱ１０１〜Ｑ１０４およびＱ１２１〜１２４のオンオフを個別に切替える駆動部１２を有している。駆動部１２は、トランジスタＱ１０１〜Ｑ１０４およびＱ１２１〜１２４のゲート電位を電源電位Ｖｄｄまたは接地電位Ｇｎｄのいずれかに接続するスイッチＳＷ１１〜ＳＷ１４およびＳＷ３１〜ＳＷ３４を有している。これらのスイッチは、デコーダ４０から供給される制御信号Ｓ_Ｍ２に応じて独立に駆動されるようになっている。トランジスタＱ１０１〜Ｑ１０４およびＱ１２１〜Ｑ１２４は、それぞれゲートが電源電圧Ｖｄｄ側に接続されたときにオフ状態となる。一方、ゲートが接地電位Ｇｎｄ側に接続されたときにオン状態となり抵抗素子として機能する。すなわち、各トランジスタのオン抵抗を利用して抵抗素子が構成される。スイッチＳＷ２〜ＳＷ５は、それぞれ抵抗Ｒ３〜Ｒ６を構成するトランジスタＱ１２１〜Ｑ１２４のオンオフ制御により実現される。

トランジスタＱ１０１〜Ｑ１０４およびＱ１２１〜Ｑ１２４は、所定の抵抗比を有するように形成される。例えばトランジスタＱ１０１の抵抗値を２．４としたときに、トランジスタＱ１０２の抵抗値は４、トランジスタＱ１０３の抵抗値は１２、トランジスタＱ１０４の抵抗値は４、トランジスタＱ１２１の抵抗値は４、トランジスタＱ１２２の抵抗値は４、トランジスタＱ１２３の抵抗値は８．５、トランジスタＱ１２４の抵抗値は８．５に設定される。尚、抵抗値とはトランジスタのオン抵抗のことをいう。トランジスタのオン抵抗は、トランジスタのサイズにより設定することができる。オペアンプ１０ａ以外の他の部分の構成は、上記した実施例１〜３と同様である。

実施例４に係る電圧出力装置の動作は、実施例１と同様、図４に示すフローチャートに準ずる。すなわち、オフセット補正モードにおいてオペアンプの反転入力端子と非反転入力端子を短絡させたときの出力電圧に基づいて非反転入力側の負荷抵抗と反転入力側の負荷抵抗の差分を調整してオフセット補正を行う。表５は、カウンタ２０のカウント値と、抵抗Ｒ１、Ｒ３〜Ｒ６を構成する各トランジスタのオンオフの状態およびオペアンプ１０ａの非反転入力側（＋入力側）の負荷抵抗の抵抗値並びにオペアンプ１０ａの反転入力側（−入力側）の負荷抵抗の抵抗値との対応関係を示したものである。表５の右欄は、負荷抵抗との抵抗値の差分を示している。

本実施例においては、オペアンプ１０ａの非反転入力側の負荷抵抗と反転入力側の負荷抵抗を構成する抵抗素子がカウント値に応じて切り替わる。カウンタ２０から出力されるカウント値Ｓ_ｃは、３ビットの２進数で表される。カウンタ２０は、クロック信号を係数する毎に「０００」〜「１１１」で表されるカウント値Ｓ_ｃを順次出力する。カウント値が「０００」〜「０１１」のときは、スイッチＳＷ２を接続状態、スイッチＳＷ４を開放状態とすることによりオペアンプ１０ａの非反転入力側の負荷抵抗を抵抗Ｒ１と抵抗Ｒ３の直列抵抗により構成し、スイッチＳＷ３を開放状態、スイッチＳＷ５を接続状態にすることにより反転入力側の負荷抵抗を抵抗Ｒ５により構成する。この場合において、非反転入力側の負荷抵抗を構成する可変抵抗Ｒ１は、カウントアップされる毎に抵抗値が増加するように制御される。一方、カウント値が「１００」〜「１１１」のときは、スイッチＳＷ２を開放状態、スイッチＳＷ４を接続状態にすることによりオペアンプ１０ａの非反転入力側の負荷抵抗を抵抗Ｒ６により構成し、スイッチＳＷ３を短絡状態、スイッチＳＷ５を開放状態にすることにより反転入力側の負荷抵抗を抵抗Ｒ１と抵抗Ｒ４の直列抵抗により構成する。この場合において、非反転入力側の負荷抵抗を構成する可変抵抗Ｒ１は、カウントアップされる毎に抵抗値が減少するように制御される。

デコーダ４０は、ラッチ回路３０を介してカウント値「０００」を受信すると、トランジスタＱ１０１〜Ｑ１０４、Ｑ１２１およびＱ１２４をオン状態とするべく制御信号Ｓ_Ｍ２を生成し、駆動部１２のスイッチＳＷ１１〜１４およびＳＷ３１〜ＳＷ３４を駆動する。これにより、可変抵抗Ｒ１の抵抗値が「１」に設定されるとともにオペアンプ１０ａの非反転入力側の負荷抵抗が抵抗Ｒ１と抵抗Ｒ３（抵抗値は４）の直列抵抗により構成される。その結果、オペアンプ１０ａの非反転入力側の負荷抵抗の抵抗値は「５」に設定される。また、オペアンプ１０ａの反転入力側の負荷抵抗が抵抗Ｒ５により構成され、その抵抗値は８．５に設定される。デコーダ４０は、カウント値が「０００」〜「０１１」の期間、カウントアップ毎に可変抵抗Ｒ１の抵抗値を１ずつ増加させるように制御する。すなわち、カウント値が「０００」〜「０１１」の期間において、非反転入力側の負荷抵抗の抵抗値は、カウントアップされる毎に５から８の間を１ずつ増加し、反転入力側の負荷抵抗の抵抗値は８．５に維持される。従って、カウント値が「０００」〜「０１１」の期間において、非反転入力側の負荷抵抗と反転入力側の負荷抵抗の抵抗値の差分は、カウントアップ毎に−３．５から−０．５の間を１刻みで変化する。

デコーダ４０は、ラッチ回路３０を介してカウント値「１００」を受信すると、トランジスタＱ１０４、Ｑ１２２およびＱ１２３をオン状態とするべく制御信号Ｓ_Ｍ２を生成し、駆動部１２のスイッチＳＷ１１〜１４およびＳＷ３１〜ＳＷ３４を駆動する。これにより、オペアンプの非反転入力側の負荷抵抗が抵抗Ｒ６により構成され、その抵抗値が「８．５」に設定される。また、可変抵抗Ｒ１の抵抗値が「４」に設定されるとともに、オペアンプ１０ａの反転入力側の負荷抵抗は、抵抗Ｒ１と抵抗Ｒ４（抵抗値は４）の直列抵抗により構成される。その結果、オペアンプ１０ａの反転入力側の負荷抵抗の抵抗値は「８」に設定される。デコーダ４０は、カウント値が「０１１」〜「１１１」の期間、カウントアップ毎に可変抵抗Ｒ１の抵抗値を１ずつ減少させるように制御する。すなわち、カウント値が「１００」〜「１１１」の期間において、反転入力側の負荷抵抗の抵抗値は、カウントアップ毎に８から５の間を１ずつ減少し、非反転入力側の負荷抵抗の抵抗値は８．５に維持される。従って、カウント値が「１００」〜「１１１」の期間において、非反転入力側の負荷抵抗と反転入力側の負荷抵抗の抵抗値の差分は、カウントアップ毎に０．５から３．５の間を１刻みで変化する。

反転入力側と非反転入力側の負荷抵抗の差分を変化させることにより、オペアンプ１０ａの入力トランジスタＱ２およびＱ３のバランスを変化させてオフセット補正を行う点は、上記実施例１〜３と同様である。かかるバランス変動がオペアンプ１０のオフセットを完全に相殺するように働いたとき、つまり、オペアンプ１０ａのオフセットが補正されたときにオペアンプ１０ａの出力電圧Ｓ_ｏｕｔは、高レベルに反転し、反転時におけるカウント値がラッチ回路３０に保持される。ラッチ回路３０は、制御部５０よりリセット信号Ｓ_ＲＳが供給されるまでそのカウント値を保持し、出力し続ける。デコーダ４０は、ラッチ回路３０から継続的に出力されるカウント値に応じた制御信号Ｓ_Ｍ２を駆動部１２に供給する。これにより、非反転入力側の負荷抵抗および反転入力側の負荷抵抗は、オペアンプ１０ａのオフセット量に応じた抵抗値に維持され、オフセット補正が完了する。

このように、本実施例においては、オペアンプ１０ａの非反転入力側の負荷抵抗と反転入力側の負荷抵抗を構成する抵抗素子を切替えることが可能となっている。これにより、オペアンプ１０ａの非反転入力側の負荷抵抗と反転入力側の負荷抵抗の抵抗値の差分が−３．５〜３．５の間を１ずつ８段階で変化させることが可能となる。本実施例に係るオペアンプ１０ａの構成によれば、負荷抵抗回路１１ａの抵抗素子を構成するトランジスタの数は、上記した実施例３の構成と同じであるが、反転入力側と非反転入力側の負荷抵抗の抵抗値の差分を実施例３の場合よりも１段階多く設定することができ、面積効率に優れる。また、可変抵抗Ｒ１は、非反転入力側の負荷抵抗と反転入力側の負荷抵抗のいずれをも構成し得るので、各抵抗素子の抵抗値ばらつきを吸収することができる。

１０オペアンプ
１１負荷抵抗回路
１２駆動部
２０カウンタ
３０ラッチ回路
４０デコーダ
５０制御部

Claims

反転入力端子および非反転入力端子を有するオペアンプと、
前記反転入力端子の前記非反転入力端子への接続、非接続を切替える接続切換手段と、
前記反転入力端子と前記非反転入力端子の接続時において、前記オペアンプの反転入力側の負荷抵抗と非反転入力側の負荷抵抗の一方または双方の抵抗値を順次変化させる負荷抵抗変更手段と、を含み、
前記負荷抵抗変更手段は、前記オペアンプの出力電圧のレベルが変化したときに、前記反転入力側の負荷抵抗と前記非反転入力側の負荷抵抗の抵抗値を維持させることを特徴とする電圧出力装置。
前記反転入力側の負荷抵抗と前記非反転入力側の負荷抵抗は、オン状態のトランジスタにより構成されることを特徴とする請求項１に記載の電圧出力装置。
前記反転入力側の負荷抵抗と前記非反転入力側の負荷抵抗の少なくとも一方は、並列接続された複数のトランジスタを含むことを特徴とする請求項２に記載の電圧出力装置。
前記反転入力側の負荷抵抗と前記非反転入力側の負荷抵抗の双方は、並列接続された複数のトランジスタを含むことを特徴とする請求項２に記載の電圧出力装置。
前記複数のトランジスタは、互いに異なるオン抵抗を有していることを特徴とする請求項３又は４に記載の電圧出力装置。
前記負荷抵抗変更手段は、所定のクロックパルスを計数したカウント値を出力するカウンタと、前記カウント値に応じた制御信号生成するデコーダと、前記制御信号に応じて前記複数のトランジスタを選択的にオン駆動せしめる駆動部とを含むことを特徴とする請求項３乃至５のいずれか１つに記載の電圧出力装置。
前記駆動部は、前記制御信号に応じて１又は２以上のトランジスタをオン駆動せしめることを特徴とする請求項６に記載の電圧出力装置。
前記負荷抵抗変更手段は、前記オペアンプの出力電圧の電圧レベルに応じて前記カウンタのカウント値を保持し、保持しているカウント値を前記デコーダに供給する保持回路を含むことを特徴とする請求項６又は７に記載の電圧出力装置。
前記保持回路は、前記出力電圧が所定の第１の電圧レベルを維持している場合には、前記カウンタから供給されたカウント値を順次前記デコーダに供給し、前記出力電圧が前記第１の電圧レベルから所定の第２の電圧レベルに変化したときに、当該変化の時点におけるカウント値を保持し、保持した前記カウント値を前記デコーダに供給し続けることを特徴とする請求項８に記載の電圧出力装置。
抵抗素子を前記オペアンプの反転入力側及び非反転入力側のいずれかに選択的に接続せしめる負荷抵抗切換手段を更に有することを特徴とする請求項１乃至９のいずれか１つに記載の電圧出力装置。
前記接続切換手段は、前記オペアンプの出力電圧のレベルの変化を契機として、前記反転入力端子と前記非反転入力端子とを非接続に切替え、前記反転入力端子又は前記非反転入力端子の一方を前記オペアンプの出力端子に接続させることを特徴とする請求項１乃至１０のいずれか１つに記載の電圧出力装置。
オペアンプのオフセット補正方法であって、
前記オペアンプの反転入力端子と非反転入力端子を接続し、
前記オペアンプの出力電圧をモニタしつつ前記オペアンプの反転入力側の負荷抵抗と非反転入力側の負荷抵抗の少なくとも一方の抵抗値を順次変化させ、
前記オペアンプの出力電圧のレベルが変化したときに、前記反転入力側の負荷抵抗と前記非反転入力側の負荷抵抗の抵抗値を、前記オペアンプの出力電圧のレベルが変化したときの抵抗値に設定することを特徴とするオフセット補正方法。