JPS5967704A - Ｍｏｓｆｅｔ演算増幅器 - Google Patents
Ｍｏｓｆｅｔ演算増幅器Info
- Publication number
- JPS5967704A JPS5967704A JP17657382A JP17657382A JPS5967704A JP S5967704 A JPS5967704 A JP S5967704A JP 17657382 A JP17657382 A JP 17657382A JP 17657382 A JP17657382 A JP 17657382A JP S5967704 A JPS5967704 A JP S5967704A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- trs
- selecting
- offset adjustment
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、差動増幅器を初段に用いたＭＯＳＦ］’ＤＴ
演算増幅器に関するものである。
演算増幅器に関するものである。
従来、ＭＯ８ＦＥＴ演算増幅器の初段は、第１図に示す
ような差動増幅器によって構成されている。トランジス
タ１．２のソースはそれぞれ抵抗７．８を通して正電源
ＶＤＤ に接続され、トランジスタ３，４のソースは
トランジスタ５を通して負電源Ｖｓｓ に接続されて
いる。またトランジスタ１と２のゲートは結線され、ト
ランジスタ１と３のドレインの接続点に結線されている
。差動出力６はトランジスタ２及び４の接続点から取り
出される。トランジスタ３及び４のゲートには信号が入
力されトランジスタ５のゲートには一定電圧がかかって
いる。
ような差動増幅器によって構成されている。トランジス
タ１．２のソースはそれぞれ抵抗７．８を通して正電源
ＶＤＤ に接続され、トランジスタ３，４のソースは
トランジスタ５を通して負電源Ｖｓｓ に接続されて
いる。またトランジスタ１と２のゲートは結線され、ト
ランジスタ１と３のドレインの接続点に結線されている
。差動出力６はトランジスタ２及び４の接続点から取り
出される。トランジスタ３及び４のゲートには信号が入
力されトランジスタ５のゲートには一定電圧がかかって
いる。
ところで、上記のような回路を集積回路化する場合、レ
イアウト上の位置関係及びプロセスのバラツキ等から、
例えばトランジスタ３及び４を全く同一サイズ及び同一
閾値’ＦＩＬ圧でねらいこんでもその両者の特性には、
差異が生じてしまうことは周知のことである。これがい
わゆる演算増幅器のオフセット電圧として知られている
ものである。
イアウト上の位置関係及びプロセスのバラツキ等から、
例えばトランジスタ３及び４を全く同一サイズ及び同一
閾値’ＦＩＬ圧でねらいこんでもその両者の特性には、
差異が生じてしまうことは周知のことである。これがい
わゆる演算増幅器のオフセット電圧として知られている
ものである。
このオフセット電圧の除失法として種々の方法が考案さ
れているが、第１図で示された抵抗７．８もその一例で
ある。この方法では、外部から可変抵抗器を端子９，１
０と正電源端子１１との間に接続し、端子９と１１及び
端子１０と１１の間の抵抗値を可変することによって、
オフセット電圧による回路の不平衡を吸収してしまうわ
けであるところが、トランジスタ１と２はＰチャネルト
ランジスタであり、通常のＣＭＯＳプロセスを使用する
と、抵抗７，８がソー・スと正電源間に挿入されている
ため、トランジスタ１と２のソースと基板間に抵抗７．
８の電圧降下分だけの電位差が生じ、これがトランジス
タ１と２の閾値電圧を増加させてしまう。これがいわゆ
るバックゲート効果といわれるものである。このバック
ゲート効果による閾値？Ｉｔ Ｉ−Ｅの増加しｊｌ、ト
ランジスタ１，２のコンダクタンスを減少させ、しいて
はＯＭＲＲの劣化を引き起こす。また、閾値電圧の変動
を起こすことから、その解析が困難になり、Ｖ組上やっ
かいなものになってしまうという欠点がある。
れているが、第１図で示された抵抗７．８もその一例で
ある。この方法では、外部から可変抵抗器を端子９，１
０と正電源端子１１との間に接続し、端子９と１１及び
端子１０と１１の間の抵抗値を可変することによって、
オフセット電圧による回路の不平衡を吸収してしまうわ
けであるところが、トランジスタ１と２はＰチャネルト
ランジスタであり、通常のＣＭＯＳプロセスを使用する
と、抵抗７，８がソー・スと正電源間に挿入されている
ため、トランジスタ１と２のソースと基板間に抵抗７．
８の電圧降下分だけの電位差が生じ、これがトランジス
タ１と２の閾値電圧を増加させてしまう。これがいわゆ
るバックゲート効果といわれるものである。このバック
ゲート効果による閾値？Ｉｔ Ｉ−Ｅの増加しｊｌ、ト
ランジスタ１，２のコンダクタンスを減少させ、しいて
はＯＭＲＲの劣化を引き起こす。また、閾値電圧の変動
を起こすことから、その解析が困難になり、Ｖ組上やっ
かいなものになってしまうという欠点がある。
本発明は−に記欠点を除去するためになされたもので、
オフセット調整が容易でかつ設計の容易な演算増幅器を
提供することを目的としている。
オフセット調整が容易でかつ設計の容易な演算増幅器を
提供することを目的としている。
以下、図面に基づいて本発明の詳細な説明する。第２図
において、Ｐチャネルトランジスタ１．２のソースは直
接正電源ＶＤＤ に、トランジスタ６．４のソースは
トランジスタ５を通して負電源ｙｓｓ に接続されて
いる。トランジスタ３，４のゲートには信号が入力され
、トランジスタ５のゲートには一定電圧が印加される。
において、Ｐチャネルトランジスタ１．２のソースは直
接正電源ＶＤＤ に、トランジスタ６．４のソースは
トランジスタ５を通して負電源ｙｓｓ に接続されて
いる。トランジスタ３，４のゲートには信号が入力され
、トランジスタ５のゲートには一定電圧が印加される。
トランジスタ１と２のゲートは共にトランジスタ１と６
のドレインに接続されている。トランジスタ１と６のド
レインと正電源’ＶＤＤ との間に、選択スイッチ７
を介して、トランジスタ８（Ｚ、８１！１，８Ｃが並列
に接続されている。また同様にトランジスタ２と４のド
レインと正電源ＶＤＤ との間に選択スイッチ７を介
してトランジスタ８σ、ｔ３ｂ、Ｆ３ａが並列に接続さ
れている。トランジスタＦ３ａ、８ｂ。
のドレインに接続されている。トランジスタ１と６のド
レインと正電源’ＶＤＤ との間に、選択スイッチ７
を介して、トランジスタ８（Ｚ、８１！１，８Ｃが並列
に接続されている。また同様にトランジスタ２と４のド
レインと正電源ＶＤＤ との間に選択スイッチ７を介
してトランジスタ８σ、ｔ３ｂ、Ｆ３ａが並列に接続さ
れている。トランジスタＦ３ａ、８ｂ。
８Ｃのゲートは負電源ＶＳＳ に接続されている。
トランジスタ８α、ｆ３ｂ、Ｆ１ａはオフセット調整用
のＯＮ抵抗として利用するので、それぐれサイズを変え
ておけば、異った抵抗値が得られる。
のＯＮ抵抗として利用するので、それぐれサイズを変え
ておけば、異った抵抗値が得られる。
そして、選択スイッチ７によってトランジスタ８α、８
ｈ、８ｃのいずれか又は組合せを選ぶことにより、オフ
セット調整をする。本実施例では、オフセット調整用の
トランジスタは８α１８ｈ。
ｈ、８ｃのいずれか又は組合せを選ぶことにより、オフ
セット調整をする。本実施例では、オフセット調整用の
トランジスタは８α１８ｈ。
８Ｃと３つであるが、このトランジスタの数を増やせば
容易に調整の精度を向上できる。また、選択スイッチ７
は電気的でも機械的なスイッチでもよく、公知の技術で
実現できる。
容易に調整の精度を向上できる。また、選択スイッチ７
は電気的でも機械的なスイッチでもよく、公知の技術で
実現できる。
以上のように本発明においては、回路構成上Ｐチャネル
トランジスタのソースと基板を同電位にしたものである
から、バックゲート効果による悪影響や、設言１上のわ
ずられしさをなくしたという効果がある。
トランジスタのソースと基板を同電位にしたものである
から、バックゲート効果による悪影響や、設言１上のわ
ずられしさをなくしたという効果がある。
第１図は従来の実施例回路図、第２図は本発明による実
施例回路図である。 １．２・・・・・・Ｐチャネルトランジスタ３．４．５
・・・・・・Ｎチャネルトランジスタ７・・・・・・選
択スイッチ 一
施例回路図である。 １．２・・・・・・Ｐチャネルトランジスタ３．４．５
・・・・・・Ｎチャネルトランジスタ７・・・・・・選
択スイッチ 一
Claims (1)
- 差動増幅器を初段に用いたＭＯ８ＦＦｉＴ演算増幅器に
おいて、前記差動増幅器の負荷トランジスタを構成する
Ｐヂャネルトランジスタと並列に、ＭＯＳ）ランジスタ
を複数個選択スイッチを介して接続し、前記選択スイッ
チによって、前記ＭＯＳ）ランジスタを複数個の中から
選択してオフセラ） Ｍｄ整をすることを特徴としたＭ
Ｏ３ＦＥＴ演算増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17657382A JPS5967704A (ja) | 1982-10-07 | 1982-10-07 | Ｍｏｓｆｅｔ演算増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17657382A JPS5967704A (ja) | 1982-10-07 | 1982-10-07 | Ｍｏｓｆｅｔ演算増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5967704A true JPS5967704A (ja) | 1984-04-17 |
Family
ID=16015919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17657382A Pending JPS5967704A (ja) | 1982-10-07 | 1982-10-07 | Ｍｏｓｆｅｔ演算増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5967704A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184663B1 (en) | 1998-08-28 | 2001-02-06 | Denso Corporation | Apparatus for driving electric load |
| US6225863B1 (en) | 1998-06-28 | 2001-05-01 | Mitsubishi Denki Kabushiki Kaisha | Offset adjusting apparatus for canceling offset voltage generated in difference amplifier |
| WO2003103141A1 (ja) * | 2002-05-31 | 2003-12-11 | ソニー株式会社 | 差動増幅器及び同差動増幅器を具備する２段増幅器並びに同２段増幅器を具備するアナログ／ディジタル変換器 |
| JP2007116493A (ja) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | オフセットキャンセル装置 |
| JP2008258725A (ja) * | 2007-04-02 | 2008-10-23 | Oki Electric Ind Co Ltd | オフセットキャンセル装置 |
| WO2009078112A1 (ja) * | 2007-12-19 | 2009-06-25 | Panasonic Corporation | 演算増幅器，パイプライン型ａｄ変換器 |
| JP2011205515A (ja) * | 2010-03-26 | 2011-10-13 | Oki Semiconductor Co Ltd | 電圧出力装置 |
| JP2011220831A (ja) * | 2010-04-09 | 2011-11-04 | New Japan Radio Co Ltd | センサ装置 |
| JP2021139665A (ja) * | 2020-03-03 | 2021-09-16 | 株式会社東芝 | 電流検出回路および電流検出システム |
-
1982
- 1982-10-07 JP JP17657382A patent/JPS5967704A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225863B1 (en) | 1998-06-28 | 2001-05-01 | Mitsubishi Denki Kabushiki Kaisha | Offset adjusting apparatus for canceling offset voltage generated in difference amplifier |
| US6184663B1 (en) | 1998-08-28 | 2001-02-06 | Denso Corporation | Apparatus for driving electric load |
| WO2003103141A1 (ja) * | 2002-05-31 | 2003-12-11 | ソニー株式会社 | 差動増幅器及び同差動増幅器を具備する２段増幅器並びに同２段増幅器を具備するアナログ／ディジタル変換器 |
| JP2007116493A (ja) * | 2005-10-21 | 2007-05-10 | Oki Electric Ind Co Ltd | オフセットキャンセル装置 |
| JP2008258725A (ja) * | 2007-04-02 | 2008-10-23 | Oki Electric Ind Co Ltd | オフセットキャンセル装置 |
| WO2009078112A1 (ja) * | 2007-12-19 | 2009-06-25 | Panasonic Corporation | 演算増幅器，パイプライン型ａｄ変換器 |
| JPWO2009078112A1 (ja) * | 2007-12-19 | 2011-04-28 | パナソニック株式会社 | 演算増幅器，パイプライン型ａｄ変換器 |
| US7940121B2 (en) | 2007-12-19 | 2011-05-10 | Panasonic Corporation | Operational amplifier and pipeline AD converter |
| JP2011205515A (ja) * | 2010-03-26 | 2011-10-13 | Oki Semiconductor Co Ltd | 電圧出力装置 |
| US8729961B2 (en) | 2010-03-26 | 2014-05-20 | Lapis Semiconductor Co., Ltd. | Voltage output device having an operational amplifier |
| JP2011220831A (ja) * | 2010-04-09 | 2011-11-04 | New Japan Radio Co Ltd | センサ装置 |
| JP2021139665A (ja) * | 2020-03-03 | 2021-09-16 | 株式会社東芝 | 電流検出回路および電流検出システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4714840A (en) | MOS transistor circuits having matched channel width and length dimensions | |
| JPS5967704A (ja) | Ｍｏｓｆｅｔ演算増幅器 | |
| JPH052037A (ja) | ゼロクロス検出回路 | |
| EP1435693B1 (en) | Amplification circuit | |
| US9222968B2 (en) | Monitoring system for detecting degradation of integrated circuit | |
| US3723892A (en) | Circuit using dynamic high impedance load | |
| JP2528091B2 (ja) | 集積回路 | |
| JPH03132115A (ja) | 半導体集積回路 | |
| WO1996038912A1 (fr) | Circuit a retard variable | |
| JPS5967705A (ja) | Ｍｏｓｆｅｔ演算増幅器 | |
| JPH0514174A (ja) | レベルシフタ回路 | |
| WO2005046049A3 (en) | Mmic distributed amplifier gate control using active bias | |
| US20040145389A1 (en) | High speed current mode NOR logic circuit | |
| JP3113420B2 (ja) | Ｇｍ−Ｃフィルタ | |
| JP3036962B2 (ja) | 集積回路のテスト回路 | |
| JPH06101650B2 (ja) | 半導体集積回路装置 | |
| JP2680815B2 (ja) | 論理ゲート回路 | |
| JP2927112B2 (ja) | テスト回路 | |
| KR19990045351A (ko) | 마이크로컴퓨터 | |
| EP0385018A2 (en) | MOS analog amplifier | |
| EP0018767A2 (en) | Differential amplifier | |
| JPH0240948A (ja) | 半導体集積回路 | |
| JPS6221404B2 (ja) | ||
| JPH0514172A (ja) | 入力回路 | |
| JP2984362B2 (ja) | 出力回路 |