JP2011220831A

JP2011220831A - センサ装置

Info

Publication number: JP2011220831A
Application number: JP2010090341A
Authority: JP
Inventors: Kazuhiro Takatori; 和宏高鳥
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2010-04-09
Filing date: 2010-04-09
Publication date: 2011-11-04

Abstract

【課題】搭載される電子回路基板の小型化の足かせとならず、また対ノイズ性の問題も発生しないようにする。
【解決手段】センサ回路１０と、センサ回路１０から出力する差動の検出信号を入力して増幅するインスツルメンテーション増幅回路２０Ｘとからなる。インスツルメンテーション増幅回路２０Ｘは、前記差動の検出信号をそれぞれ増幅するオペアンプＯＰ１，ＯＰ２Ｘと、そのオペアンプＯＰ１，ＯＰ２Ｘで増幅した信号の差成分を増幅するオペアンプＯＰ３とを有する。オペアンプＯＰ１又はオペアンプＯＰ２は、該オペアンプの入力側の差動増幅回路を構成するトランジスタのサイズ比が外部から調整されるようにした。
【選択図】図１

Description

本発明は、微少なセンサ検出信号を増幅するセンサ装置に関するものである。

従来の圧力センサ装置として、図８に示すように、ホイートストンブリッジで構成されたセンサ回路１０と、そのセンサ回路１０の微少な差動出力信号を増幅するインスツルメンテーション増幅回路２０で構成されたものがある。センサ回路１０は、圧力によって抵抗値が変化するセンサ素子Ｒｓと抵抗Ｒ０１〜Ｒ０３とからなるブリッジ回路で構成されている。また、インスツルメンテーション増幅回路２０はオペアンプＯＰ１，ＯＰ２，ＯＰ３と、抵抗Ｒ１〜Ｒ７と、電圧源ＶＣＯＭからなる。通常、抵抗の値は、Ｒ１＝Ｒ２，Ｒ４＝Ｒ５，Ｒ６＝Ｒ７に設定される。

この圧力センサ装置では、センサ回路１０から出力する電位差ΔＶ１をもつ差動の出力信号Ｖ１ａ，Ｖ１ｂが、それぞれ非反転増幅器として働くオペアンプＯＰ１、ＯＰ２で電圧Ｖ２ａ，Ｖ２ｂに増幅される。そして、その差成分Ｖ２ａ−Ｖ２ｂ＝ΔＶ２が、オペアンプＯＰ３で増幅されて、出力電圧Ｖ３となる。電圧源ＶＣＯＭは出力電圧Ｖ３のバイアス電圧である。

ところが、図８に示すセンサ装置は、センサ回路１０が圧力０を検出している場合でも、出力電圧の電位差ΔＶ１に有限の電圧が生じる。これは、出力オフセット電圧と呼ばれる。このような出力オフセット電圧が存在する場合は、そのオフセット電圧がインスツルメンテーション増幅回路２０で増幅されるので、出力電圧Ｖ３がそのオフセット電圧の影響を大きく受けてしまう。つまり、インスツルメンテーション増幅回路２０のゲインを大きくすると、入力オフセット電圧によって出力電圧Ｖ３が飽和してしまうので、ゲインを大きくできず、したがって感度が低い問題があった。

図９はこれを説明するための図である。センサ回路１０の出力オフセット電圧がＶos１であるとすると、これがセンサ回路１０の出力電圧ΔＶ１に含まれ（図９（ａ））、インスツルメンテーション増幅回路２０では初段（オペアンプＯＰ１，ＯＰ２）の増幅率をＧ１とすれば、オフセット電圧はＶos２＝Ｇ１＊Ｖos１に増幅され（図９（ｂ））、さらに２段目（オペアンプＯＰ３）の増幅率をＧ２とすれば、オフセット電圧はＶos３＝Ｇ２＊Ｖos２に増幅される（図９（ｃ））。よって、高い圧力の領域では検出不可能になる。

上記したセンサ回路１０が有するオフセット電圧Ｖos１は、センサ毎に異なる。そこで、従来では、インスツルメンテーション増幅回路の外に、所望のオフセットキャンセル電圧を生成するオフセット電圧調整回路を設け、このオフセット電圧調整回路からオフセットキャンセル電圧をインスツルメンテーション増幅回路に入力させることが行われていた（例えば、特許文献１参照）。

特開２００６−１７４１２２号公報

ところが、特許文献１では、オフセット電圧調整回路でオフセットキャンセル電圧を発生させてこれをインスツルメンテーション増幅回路に外部から入力させるので、搭載される電子回路基板の小型化の足かせとなり、また対ノイズ性が悪化する問題がある。

本発明の目的は、インスツルメンテーション増幅回路の外部にオフセット電圧調整回路を設ける必要がなく、上記した問題を解決したセンサ装置を提供することである。

上記目的を達成するために、請求項１にかかる発明は、センサ回路と、該センサ回路から出力する差動の検出信号を入力して増幅するインスツルメンテーション増幅回路とからなるセンサ装置において、前記インスツルメンテーション増幅回路は、前記差動の検出信号をそれぞれ増幅する第１および第２のオペアンプと、該第１および第２のオペアンプで増幅した信号の差成分を増幅する第３のオペアンプとを有し、前記第１のオペアンプ又は前記第２のオペアンプは、該オペアンプの入力側の差動増幅回路を構成するトランジスタのサイズ比、又は抵抗の値、又は対のトランジスタに供給する共通のバイアス電圧が外部から調整されるようにしたことを特徴とする。
請求項２にかかる発明は、請求項１に記載のセンサ装置において、前記トランジスタを複数のサブトランジスタで構成し、該複数のサブトランジスタの内の任意のサブトランジスタをスイッチ素子によって切り替えることにより有効となる１又は２以上のサブトランジスタを決め、該有効となったサブトランジスタにより前記トランジスタのサイズ比が設定されるようにしたことを特徴とする。
請求項３にかかる発明は、請求項１に記載のセンサ装置において、前記抵抗を複数のサブ抵抗で構成し、該複数のサブ抵抗の内の任意のサブ抵抗をスイッチ素子によって切り替えることにより有効となる１又は２以上のサブ抵抗を決め、該有効となったサブ抵抗により前記抵抗の値が設定されるようにしたことを特徴とする。
請求項４にかかる発明は、請求項２又は３に記載のセンサ装置において、前記スイッチ素子のオン／オフを、前記インスツルメンテーション増幅回路の外部から入力するデジタル信号に応じて制御するようにしたことを特徴とする。

本発明によれば、インスツルメンテーション増幅回路の入力側の第１のオペアンプ又は第２のオペアンプの入力側の差動増幅回路を構成するトランジスタのサイズ比、又は抵抗の値、又は対のトランジスタに供給する共通のバイアス電圧が調整されるようにしたので、オフセット調整にノイズが混入する恐れはない。また、外部からは操作のための信号を入力すればよく、インスツルメンテーション増幅回路の外部にオフセット電圧調整回路を設ける必要がないので、搭載される電子回路基板の小型化を阻害することもない。
問題がある。

本発明の実施例のセンサ装置の回路図である。図１のセンサ装置のインスツルメンテーション増幅回路のオペアンプＯＰ２Ｘの内部回路を示す回路図である。図２の部分３１の具体的な回路図である。図３の部分３２の具体的な回路図である。図１のセンサ装置のインスツルメンテーション増幅回路のオペアンプＯＰ２Ｘの別の例の内部回路を示す回路図である。図５のオペアンプＯＰ２Ｘのバイアス電圧生成回路の回路図である。図１のセンサ装置の各部の電圧特性図である。従来のセンサ装置の回路図である。図８のセンサ装置の各部の電圧特性図である。

図１に本発明の実施例のセンサ装置を示す。このセンサ装置は、ブリッジ接続の抵抗素子で構成されたセンサ回路１０と、そのセンサ回路１０の差動出力信号を増幅するインスツルメンテーション増幅回路２０Ｘで構成されたものである。センサ回路１０は、圧力によって抵抗値が変化するセンサ素子Ｒｓと抵抗Ｒ０１〜Ｒ０３とからなるブリッジ回路で構成されている。また、インスツルメンテーション増幅回路２０ＸはオペアンプＯＰ１，ＯＰ２Ｘ，ＯＰ３と、抵抗Ｒ１〜Ｒ７と、電圧源ＶＯＦＦと、調整信号生成部２１とからなる。通常、抵抗の値は、Ｒ１＝Ｒ２，Ｒ４＝Ｒ５，Ｒ６＝Ｒ７に設定される。

オペアンプＯＰ２Ｘは、調整信号生成回路２１で生成された調整信号によってオフセット量が調整可能となっている。調整信号生成部２１は外部から入力するデジタル信号によって、調整信号を生成する。

図２はオペアンプＯＰＸ２の内部回路の構成図である。このオペアンプＯＰ２Ｘは、入力段に通常の差動増幅回路を用いた例のものであり、その差動増幅回路は、ゲートが入力端子ＶＩＮ＋，ＶＩＮ−に接続される差動接続のＰＭＯＳトランジスタＭＰ１，ＭＰ２、動作電流を決める電流源Ｉ１、能動負荷を構成するカレントミラー接続のＮＭＯＳトランジスタＭＮ１，ＭＮ２、抵抗Ｒ１１，Ｒ１２で構成される。ＧｍはＧｍ増幅器、ＢＦ１はバッファ回路である。

本実施例では、能動負荷用のトランジスタＭＮ１，ＭＮ２の部分３１においてトランジスタサイズ比（Ｗ／Ｌ）を調整するか、あるいは抵抗Ｒ１１，Ｒ１２の部分３２において抵抗値を調整するか、さらには部分３１，３２における調整を同時に行うことで、差動接続トランジスタＭＰ１，ＭＰ２に流れる電流のＤＣ成分を調整して、オフセット調整を行う。

図３は図２の部分３１の詳細図である。ここでは、トランジスタＭＮ１を４個のＮＭＯＳのサブトランジスタＭＮ１１〜ＭＮ１４で構成し、トランジスタＭＮ２も４個のＮＭＯＳのサブトランジスタＭＮ２１〜ＭＮ２４で構成する。そして、サブトランジスタＭＮ１２〜ＭＮ１４は、アナログスイッチＳ１１２〜Ｓ１１４をオンさせることによってゲートをドレインと接続してトランジスタとして機能させるか、あるいはアナログスイッチＳ１２２〜Ｓ１２４をオンさせることによってゲートをＶＳＳに接続してトランジスタとして機能させないようにする。サブトランジスタＭＮ２２〜ＭＮ２４も、アナログスイッチＳ２１２〜Ｓ２１４をオンさせることによってゲートをドレインと接続してトランジスタとして機能させるか、あるいはアナログスイッチＳ２２２〜Ｓ２２４をオンさせることによってゲートをＶＳＳに接続してトランジスタとして機能させないようにする。したがって、アナログスイッチＳ１１２〜Ｓ１１４，Ｓ１２２〜Ｓ１２４，Ｓ２１２〜Ｓ２１４，Ｓ２２２〜Ｓ２２４を適宜切り替えることによって、トランジスタＭＮ１、ＭＮ２のサイズ比Ｗ／Ｌを任意に調整することができる。

そして、例えば、サブトランジスタＭＮ１２のサイズ比をＷ／Ｌを１、サブトランジスタＭＮ１３のサイズ比をＷ／Ｌ＝２、サブトランジスタＭＮ１４のサイズ比をＷ／Ｌ＝４のようにバイナリステップでウエイト設定し、サブトランジスタＭＮ２２のサイズ比をＷ／Ｌを１、サブトランジスタＭＮ２３のサイズ比をＷ／Ｌ＝２、サブトランジスタＭＮ２４のサイズ比をＷ／Ｌ＝４のようにバイナリステップでウエイト設定しておけば、トランジスタＭＮ１は、トランジスタＭＮ１１のサイズ比に対して、１を加算、又は２を加算、又は３を加算、又は４を加算することができ、ほぼ連続的にサイズ比を調整できる。トランジスタＭＮ２についても、同様である。これは、外部からデジタル信号に応じて調整信号生成回路２１で生成された調整信号によってアナログスイッチＳ１１２〜Ｓ１１４，Ｓ１２２〜Ｓ１２４，Ｓ２１２〜Ｓ２１４，Ｓ２２２〜Ｓ２２４を適宜切り替えることによって、実現できる。したがって、オペアンプＯＰ２Ｘのオフセット調整を連続的に行うことができる。

図４は図２の部分３２の詳細図である。ここでは、サブ抵抗Ｒ１１１〜Ｒ１１４をアナログスイッチＳ３１〜Ｓ３４によって接続するか否かによって、抵抗Ｒ１１の抵抗値を調整できる。また、サブ抵抗Ｒ１２１〜Ｒ１２４をアナログスイッチＳ４１〜Ｓ４４によって接続するか否かによって、抵抗Ｒ１２の抵抗値を調整できる。この場合も、サブ抵抗Ｒ１１１〜Ｒ１１４の値にバイナリステップでウエイトを付けると、抵抗Ｒ１１の値をほぼ連続的に調整できる。また、サブ抵抗Ｒ１２１〜Ｒ１２４の値にバイナリステップでウエイトを付けると、抵抗Ｒ１２の値をほぼ連続的に調整できる。したがって、オペアンプＯＰ２Ｘのオフセット調整を連続的に行うことができる。

図５は入力段にフォールテッドカスコード型差動増幅回路を用いた例のオペアンプＯＰ２Ｘの内部構成を示す図である。このフォールテッドカスコード型差動増幅回路は、入力段を構成する差動接続のＰＭＯＳトランジスタＭＰ３，ＭＰ４と、カレントミラー接続されたＰＭＯＳトランジスタＭＰ５，ＭＰ６と、カレントミラー接続され、ドレインにトランジスタＭＰ５，ＭＰ６のドレインが接続され、ソースにトランジスタＭＰ３，ＭＰ４のドレインと抵抗Ｒ２１，Ｒ２２が接続されるＮＭＯＳトランジスタＭＮ３，ＭＮ４と、バッファ回路ＢＦ２とから構成される。

この図５に示すオペアンプＯＰ２Ｘでも、トランジスタＭＮ３，ＭＮ４の部分３３においてトランジスタサイズ比を図３で説明した手法で調整し、抵抗Ｒ２１，Ｒ２２の部分３４において抵抗値を図４で説明した手法で調整することで、オフセット電圧を連続的に調整することができる。さらに、この図５に示すオペアンプＯＰ２Ｘでは、バイアス電圧Ｖbiasを調整することでも、オフセット電圧を調整できる。

図６にバイアス電圧Ｖbiasを生成する回路を示す。このバイアス生成回路は、オペアンプＯＰ４、抵抗Ｒ５１１〜Ｒ５１４，Ｒ５２１〜Ｒ５２４、アナログスイッチＳ５１１〜Ｓ５１４，Ｓ５２１〜Ｓ５２４から構成される。ここでは、アナログスイッチＳ５１１とＳ５２１、アナログスイッチＳ５１２とＳ５２２、アナログスイッチＳ５１３とＳ５２３、アナログスイッチＳ５１４とＳ５２４は、一方がオン、他方がオフに制御される。これにより、電圧ＶＤＤが抵抗Ｒ５１１〜Ｒ５１４，Ｒ５２１〜Ｒ５２４の接続組み合わせに応じて分圧され、電圧ホロワを構成するオペアンプＯＰ４からバイアス電圧Ｖbiasとして出力する。図５のトランジスタＱ４，Ｑ５には通常ミスマッチがあるので、このバイアス電圧Ｖbiasを調整することで、そのミスマッチが増大され、あるいは減少され、オフセット電圧を調整できる。

本実施例では、以上のようにして、インスツルメンテーション増幅回路２０Ｘの一方のオペアンプＯＰ２Ｘでオフセット電圧を調整できるので、センサ回路１０の出力信号の差成分ΔＶ１に含まれるオフセット電圧をキャンセルすることができる。

すなわち、圧力が０のときのセンサ回路１０の出力信号をΔＶ１を入力して、インスツルメンテーション増幅回路２０ＸのオペアンプＯＰ１の出力電圧Ｖ２ａと、オペアンプＯＰ２Ｘの出力電圧Ｖ２ｂの差分ΔＶ２が、ΔＶ２＝０になるように、つまり、オペアンプＯＰ３の出力電圧Ｖ３が０となるように、オペアンプＯＰ２Ｘのオフセット電圧の調整を行うことで、センサ回路１０の出力オフセット電圧Ｖos１をキャンセルできる。よって、出力電圧Ｖ３の出力電圧範囲が拡大する。このとき、オペアンプＯＰ１，ＯＰ２Ｘで発生するオフセット電圧は無関係となる。そして、電圧源ＶＯＦＦの電圧値を電源電圧ＶＤＤに近い側に調整することによって、図７（ｃ）に示すように、ほぼ電源電圧ＶＤＤとＶＳＳの間の全範囲にまで出力電圧Ｖ３の範囲を拡大でき、センサ装置を感度を大幅に高くすることができる。

なお、以上の説明では、入力側の一方のオペアンプＯＰ２Ｘのトランジスタサイズ比や抵抗の値や対のトランジスタに供給する共通のバイアス電圧を外部から調整することでオフセット調整を行っていたが、他方のオペアンプＯＰ１について同様に調整することでオフセット調整を行ってもよい。また、以上ではセンサ回路１０を、圧力を検出するセンサ回路として説明したが、本発明は、これに限られるものではなく、温度、速度、加速度、その他のあらゆる物理現象を検出するセンサ回路に適用できることはもちろんである。

１０：センサ回路
２０，２０Ｘ：インスツルメンテーション増幅回路、２１：調整信号生成回路、ＯＰ１，ＯＰ２，ＯＰ２Ｘ，ＯＰ３，ＯＰ４：オペアンプ

Claims

センサ回路と、該センサ回路から出力する差動の検出信号を入力して増幅するインスツルメンテーション増幅回路とからなるセンサ装置において、
前記インスツルメンテーション増幅回路は、前記差動の検出信号をそれぞれ増幅する第１および第２のオペアンプと、該第１および第２のオペアンプで増幅した信号の差成分を増幅する第３のオペアンプとを有し、
前記第１のオペアンプ又は前記第２のオペアンプは、該オペアンプの入力側の差動増幅回路を構成するトランジスタのサイズ比、又は抵抗の値、又は対のトランジスタに供給する共通のバイアス電圧が外部から調整されるようにしたことを特徴とするセンサ装置。
請求項１に記載のセンサ装置において、
前記トランジスタを複数のサブトランジスタで構成し、該複数のサブトランジスタの内の任意のサブトランジスタをスイッチ素子によって切り替えることにより有効となる１又は２以上のサブトランジスタを決め、該有効となったサブトランジスタにより前記トランジスタのサイズ比が設定されるようにしたことを特徴とするセンサ装置。
請求項１に記載のセンサ装置において、
前記抵抗を複数のサブ抵抗で構成し、該複数のサブ抵抗の内の任意のサブ抵抗をスイッチ素子によって切り替えることにより有効となる１又は２以上のサブ抵抗を決め、該有効となったサブ抵抗により前記抵抗の値が設定されるようにしたことを特徴とするセンサ装置。
請求項２又は３に記載のセンサ装置において、
前記スイッチ素子のオン／オフを、前記インスツルメンテーション増幅回路の外部から入力するデジタル信号に応じて制御するようにしたことを特徴とするセンサ装置。