TWI524663B - 運算放大器及其驅動電路 - Google Patents

運算放大器及其驅動電路 Download PDF

Info

Publication number
TWI524663B
TWI524663B TW103110329A TW103110329A TWI524663B TW I524663 B TWI524663 B TW I524663B TW 103110329 A TW103110329 A TW 103110329A TW 103110329 A TW103110329 A TW 103110329A TW I524663 B TWI524663 B TW I524663B
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
switch
coupled
voltage
Prior art date
Application number
TW103110329A
Other languages
English (en)
Other versions
TW201537890A (zh
Inventor
陳季廷
Original Assignee
聯詠科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯詠科技股份有限公司 filed Critical 聯詠科技股份有限公司
Priority to TW103110329A priority Critical patent/TWI524663B/zh
Priority to CN201410364902.3A priority patent/CN104935280B/zh
Priority to US14/468,338 priority patent/US9531336B2/en
Publication of TW201537890A publication Critical patent/TW201537890A/zh
Application granted granted Critical
Publication of TWI524663B publication Critical patent/TWI524663B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45237—Complementary long tailed pairs having parallel inputs and being supplied in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30021—A capacitor being coupled in a feedback circuit of a SEPP amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45054—Indexing scheme relating to differential amplifiers the cascode stage of the cascode dif amp being a current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45124—Indexing scheme relating to differential amplifiers the folded cascode stage of the folded cascode dif amp being a current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45646—Indexing scheme relating to differential amplifiers the LC comprising an extra current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers

Description

運算放大器及其驅動電路
本發明是有關於一種運算放大器及其驅動電路，且特別是有關於一種可提升反應速度的運算放大器及其驅動電路。
運算放大器在積體電路設計中扮演著相當重要的角色，並可用以實現多種不同運作功能。例如，運算放大器可以用來增強輸出訊號的驅動能力，以驅動負載或者下一級電路。
一般而言，運算放大器可為負回授組態並具有單增益(unity gain)。在此組態下，運算放大器的輸出電壓會依照所接收到的輸入電壓的變化而隨之變動，並且，輸出電壓理想上會與輸入電壓的電壓準位相同。然而，當輸入電壓發生轉態(在此指輸入電壓由低電壓準位轉變為高電壓準位，或由高電壓準位轉為低電壓準位)時，若其電壓準位變得過高或過低，將可能造成運算放大器中的部分電晶體被關閉。若發生上述情況，則會減少運算放大器的電流量，導致運算放大器的反應速度降低，並會增加運算放大器的轉態期間。此處的轉態期間是指反應於輸入電壓的轉 態，運算放大器的輸出電壓隨之改變直至穩定輸出所需的時間。
為了改善上述問題，現有的運算放大器是利用定轉導(constant gm)電路，並採用穩定的偏壓來控制電流源，藉以對運算放大器的輸入級電路進行電流補償。然而，當運算放大器處於穩態(亦即，運算放大器將輸出電壓穩定輸出)時，此種架構將會造成額外的直流耗電。
本發明提供一種運算放大器及其驅動電路，可提升運算放大器的反應速度，並改善穩態時的直流耗電問題。
本發明提出的運算放大器電路包括輸入級電路、輸出級電路以及定轉導電路。其中，輸入級電路依據輸入電壓而提供至少一個驅動電壓。輸出級電路耦接於輸入級電路，具有至少一個輸入端及輸出端。所述輸入端接收所述驅動電壓，並依據所述驅動電壓以在輸出端提供輸出電壓，且輸出端耦接於輸入級電路的反相輸入端。定轉導電路包括定轉導開關電路、至少一個電流鏡電路以及電流鏡開關電路。定轉導開關電路耦接輸入級電路，以控制定轉導電路的操作。所述電流鏡電路耦接於定轉導開關電路。電流鏡開關電路耦接於定轉導開關電路及所述電流鏡電路之間。定轉導開關電路依據輸出級電路所接收的所述驅動電壓以在所述驅動電壓發生轉態時使所述電流鏡電路在轉態期間內運作，以對輸入級電路提供補償電流。其中，所述驅動電壓為非轉態期 間時，電流鏡開關電路關閉所述電流鏡電路。
在本發明一實施例中，上述驅動電壓依據輸入電壓發生轉態而相應地轉態。
在本發明一實施例中，上述輸出級電路的所述輸入端包括第一輸入端及第二輸入端，且該輸入級電路包括第一電晶體差動對以及第二電晶體差動對。第一電晶體差動對包括第一電晶體以及第二電晶體。第一電晶體具有第一端、第二端及控制端。第一電晶體的第一端耦接於輸出級電路的第一輸入端，第一電晶體的控制端接收輸入電壓。第二電晶體具有第一端、第二端及控制端。第二電晶體的控制端接收輸出電壓。其中，第一電晶體的第二端與第二電晶體的第二端共同耦接至第一共同節點，第一共同節點的電壓準位依據第一偏壓而決定。第二電晶體差動對包括第三電晶體以及第四電晶體。第三電晶體，具有第一端、第二端及控制端。第三電晶體的第一端耦接於輸出級電路的第二輸入端，第三電晶體的控制端接收輸入電壓。第四電晶體具有第一端、第二端及控制端，第四電晶體的控制端接收輸出電壓。其中，第三電晶體的第二端與第四電晶體的第二端共同耦接至第二共同節點，第二共同節點的電壓準位依據第二偏壓而決定。
在本發明一實施例中，當第一電晶體差動對和第二電晶體差動對的其中之一反應於所述驅動電壓發生轉態而關閉時，上述定轉導開關電路依據輸出級電路所接收的所述驅動電壓以在轉態期間內對第一電晶體差動對和第二電晶體差動對的其中之另一 提供補償電流。
在本發明一實施例中，上述輸出級電路包括第五電晶體 以及第六電晶體。第五電晶體具有第一端、第二端及控制端。第五電晶體的第一端耦接於電源電壓，第五電晶體的第二端耦接於輸出端，且第五電晶體的控制端作為輸出級電路的第一輸入端並接收所述驅動電壓。第六電晶體具有第一端、第二端及控制端。 第六電晶體的第一端耦接於接地電壓，第六電晶體的第二端耦接於輸出端，且第六電晶體的控制端作為輸出級電路的第一輸入端並接收所述驅動電壓。
在本發明一實施例中，上述輸入級電路更包括第七電晶體以及第八電晶體。第七電晶體具有第一端、第二端及控制端。第七電晶體的第一端及第二端耦接於第一共同節點及接地電壓之間，且第七電晶體的控制端接收第一偏壓。第八電晶體具有第一端、第二端及控制端。第八電晶體的第一端及第二端耦接於第二共同節點及電源電壓之間，且第八電晶體的控制端接收第二偏壓。
在本發明一實施例中，所述電流鏡電路包括第一電流鏡電路以及第二電流鏡電路，且上述定轉導開關電路包括第一開關以及第二開關。第一開關具有第一端、第二端及控制端。第一開關的第一端耦接於第二共同節點及第二電流鏡電路，且第一開關的控制端接收第二偏壓。第二開關具有第一端、第二端及控制端。第二開關的第一端耦接於第一共同節點及第一電流鏡電路，且第二開關的控制端接收第一偏壓。
在本發明一實施例中，上述電流鏡開關電路包括第三開關以及第四開關。第三開關具有第一端、第二端及控制端。第三開關的第一端耦接於第一開關的第二端，第三開關的第二端耦接於第一電流鏡電路，且第三開關的控制端耦接於輸出級電路的第一輸入端。第四開關具有第一端、第二端及控制端。第四開關的第一端耦接於第二開關的第二端，第四開關的第二端耦接於第二電流鏡電路，且第四開關的控制端耦接於輸出級電路的第二輸入端。
在本發明一實施例中，上述電流鏡開關電路包括第五開關、第六開關、第七開關及第八開關，第一電流鏡電路包括第一參考電晶體，且第二電流鏡電路包括第二參考電晶體。其中，第一參考電晶體具有第一端、第二端及控制端。第一參考電晶體的第一端透過第五開關與第一參考電晶體的控制端相耦接，並共同連接至第一開關的第二端，且第一參考電晶體的控制端透過第六開關耦接至接地電壓。其中，第五開關依據輸出級電路的第一輸入端的電壓準位以導通或斷開，且第六開關依據相反於輸出級電路的第一輸入端的電壓準位以導通或斷開。第二參考電晶體具有第一端、第二端及控制端。第二參考電晶體的第一端透過第七開關與第二參考電晶體的控制端相耦接，並共同連接至第二開關的第二端，且第二參考電晶體的控制端透過第八開關耦接至電源電壓。其中，第七開關依據輸出級電路的第二輸入端的電壓準位以導通或斷開，且第八開關依據相反於輸出級電路的第二輸入端的 電壓準位以導通或斷開。
在本發明一實施例中，上述輸入級電路更包括第三電流 鏡、第四電流鏡以及第五電流鏡。第三電流鏡耦接於第一電晶體差動對中第一電晶體的第一端、第二電晶體的第一端以及電源電壓之間。第四電流鏡耦接於第二電晶體差動對中第三電晶體的第一端、第四電晶體的第一端以及接地電壓之間。第五電流鏡耦接於第一電晶體差動對中第一電晶體的第一端、第二電晶體的第一端、第二電晶體差動對中第三電晶體的第一端以及第四電晶體的第一端之間。
在本發明一實施例中，上述輸出級電路更包括補償電容 電路，耦接於第五電流鏡及輸出級電路之間，並用以穩定輸出電壓。
在本發明一實施例中，上述運算放大器電路為軌對軌運 算放大器電路，且第一電晶體差動對為N型電晶體差動對，第二電晶體差動對為P型電晶體差動對。
本發明另提出的運算放大器的驅動電路，其中運算放大 器包括輸入級電路及輸出級電路，且輸出級電路接收至少一個驅動電壓。所述驅動電路包括定轉導開關電路、至少一個電流鏡電路以及電流鏡開關電路。定轉導開關電路耦接輸入級電路，以控制驅動電路的操作。所述電流鏡電路耦接於定轉導開關電路。電流鏡開關電路耦接於定轉導開關電路及所述電流鏡電路之間。定轉導開關電路依據輸出級電路所接收的所述驅動電壓以在所述驅 動電壓發生轉態時使所述電流鏡電路在轉態期間內運作，以對輸入級電路提供補償電流，其中所述驅動電壓為非轉態期間時，電流鏡開關電路關閉所述電流鏡電路。
基於上述，本發明實施例所提出的運算放大器及其驅動電路可依據輸入級電路所提供的驅動電壓，以判斷運算放大器是否發生轉態，並動態地僅於轉態期間對輸入級電路提供補償電流。藉此，本發明實施例能夠實現轉態電流補償的機制，有效提升運算放大器的反應速度，並改善穩態時的直流耗電問題。
為讓本案的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、200‧‧‧運算放大器
110、210‧‧‧輸入級電路
120、220‧‧‧輸出級電路
122‧‧‧補償電容電路
230、330、430‧‧‧定轉導電路
232、332‧‧‧定轉導開關電路
234、334‧‧‧電流鏡電路
236、336、436‧‧‧電流鏡開關電路
AA‧‧‧第一輸入端
AB‧‧‧第二輸入端
ANCOM‧‧‧第一共同節點
APCOM‧‧‧第二共同節點
AVO‧‧‧輸出電壓
AVP‧‧‧輸入電壓
CM1、CM2‧‧‧電容
I1~I6‧‧‧電流源
ICOMP‧‧‧補償電流
IREF‧‧‧參考電流
IM3~IM5‧‧‧電流鏡
M1~M8‧‧‧電晶體
M9、M11‧‧‧參考電晶體
M10、M12‧‧‧映射電晶體
SW1~SW8‧‧‧開關
ST‧‧‧穩態期間
TT‧‧‧轉態期間
VB1‧‧‧第一偏壓
VB2‧‧‧第二偏壓
VD、VD1、VD2‧‧‧驅動電壓
VDD‧‧‧電源電壓
VSS‧‧‧接地電壓
圖1A是一種運算放大器的方塊示意圖。
圖1B是依照本發明一實施例所繪示的運算放大器的詳細電路示意圖。
圖1C是依照本發明一實施例所繪示的電壓波形圖。
圖2是依照本發明一實施例所繪示的運算放大器的方塊示意圖。
圖3A是依照本發明一實施例所繪示的定轉導電路的電路示意圖。
圖3B是依照本發明一實施例所繪示的定轉導電路的電路示 意圖。
圖4是依照本發明一實施例所繪示的定轉導電路的電路示意圖。
為了有效提升運算放大器的反應速度，並改善運算放大 器在穩態時的直流耗電，本發明實施例提出的運算放大器及其驅動電路可依據輸入級電路所提供的驅動電壓，藉以判斷運算放大器是否發生轉態，從而動態地僅於轉態期間對輸入級電路提供補償電流。對於本發明實施例的詳細運作方式，在此先以圖1A至圖1C說明運算放大器的電路架構及其作動情形，並以圖2至圖4進一步說明本發明實施例提出的運算放大器及其驅動電路如何實現轉態電流補償的機制。
請參照圖1A，圖1A是一種運算放大器的方塊示意圖。 運算放大器100包括正相輸入端、反相輸入端以及輸出端。其中，正相輸入端接收由外部輸入的輸入電壓AVP，反相輸入端則接收輸出電壓AVO的回饋。運算放大器100以此負回授組態而具有單增益。
圖1B是依照本發明一實施例所繪示的運算放大器100的 詳細電路示意圖。運算放大器100例如是軌對軌(Rail to Rail)運算放大器，並包括輸入級電路110與輸出級電路120。對應圖1A的運算放大器100的輸入端點與輸出端點，輸入級電路110的正 相輸入端接收由外部輸入的輸入電壓AVP。輸入級電路110依據接收到的輸入電壓AVP而提供驅動電壓VD1、VD2，並由輸出級電路120的第一輸入端AA與第二輸入端AB分別接收驅動電壓VD1、VD2。輸出級電路120依據驅動電壓VD1、VD2，以在輸出端提供輸出電壓AVO，並透過輸出端耦接於輸入級電路110的反相輸入端，以將輸出電壓AVO回饋至輸入級電路110。
輸入級電路110可包括多種不同導電型的金氧半導體(MOS)的電晶體M1~M4、M7~M8。其中，第一電晶體M1與第二電晶體M2構成第一電晶體差動對(differential pair)，並可分別是N型MOS電晶體(NMOS)。第一電晶體M1的汲極耦接於輸出級電路120的第一輸入端AA，且第一電晶體M1的控制端接收輸入電壓AVP。第二電晶體M2的控制端接收輸出電壓AVO。 第一電晶體M1的源極與第二電晶體M2的源極共同耦接至第一共同節點ANCOM，且第一共同節點ANCOM的電壓準位依據第一偏壓VB1而決定。
第三電晶體M3與第四電晶體M4則構成第二電晶體差動對，並可分別是P型MOS電晶體(PMOS)。第三電晶體M3的汲極耦接於輸出級電路120的第二輸入端AB，且第三電晶體M3的控制端接收輸入電壓AVP。第四電晶體M4的控制端接收輸出電壓AVO。第三電晶體M3的源極與第四電晶體M4的源極共同耦接至第二共同節點APCOM，且第二共同節點APCOM的電壓準位依據第二偏壓VB2而決定。
第七電晶體M7例如是N型MOS電晶體，而第八電晶體 M8例如是P型MOS電晶體。第七電晶體M7的源極與汲極耦接於第一共同節點ANCOM及接地電壓VSS之間，且第七電晶體M7的控制端接收第一偏壓VB1。第八電晶體M8的源極與汲極耦接於第二共同節點APCOM及電源電壓VDD之間，且第八電晶體M8的控制端接收第二偏壓VB2。第七電晶體M7與第八電晶體M8分別對第一電晶體差動對與第二電晶體差動對提供驅動電流。
於此要說明的是，金氧半導體的電晶體具有閘極(對應 上述的控制端)、源極與汲極，其中源極與汲極的結構為相同，並可依實際的操作情形而互換。因此，上述的「源極」與「汲極」僅用以區分元件的兩個連接電極，實質上兩者可互換使用。
此外，輸入級電路110還可包括電流源I1~I6。其中，第 一電流源I1和第四電流源I4組成第三電流鏡IM3，並耦接於第一電晶體差動對中第一電晶體M1的汲極、第二電晶體M2的汲極以及電源電壓VDD之間。類似地，第二電流源I2和第五電流源I5組成第四電流鏡IM4，並耦接於第二電晶體差動對中第三電晶體M3的汲極、第四電晶體M4的汲極以及接地電壓VSS之間。並且，第三電流源I3和第六電流源I6組成第五電流鏡IM5，並耦接於第一電晶體差動對中第一電晶體M1的汲極、第二電晶體M2的汲極、第二電晶體差動對中第三電晶體M3的汲極以及第四電晶體M4的汲極之間。第一電流源I1、第三電流源I3與第二電流源I2串聯而組成一個電流路徑，且第四電流源I4、第六電流源I6與第 五電流源I5串聯而組成另一個電流路徑。
輸出級電路120可包括串聯的電晶體M5、M6。第五電 晶體M5例如是P型MOS電晶體，而第六電晶體M6例如是N型MOS電晶體。第五電晶體M5的源極耦接於電源電壓VDD，其汲極耦接於輸出端，且第五電晶體M5的控制端作為輸出級電路120的第一輸入端AA並接收驅動電壓VD1。第六電晶體M6的源極耦接於接地電壓VSS，其汲極耦接於輸出端，且第六電晶體M6的控制端作為輸出級電路120的第二輸入端AB並接收驅動電壓VD2。輸出級電路120還包括由串聯的兩個電容CM1、CM2組成的補償電容電路122，其耦接於第三電流鏡IM3及第五電流鏡IM5之間，用以穩定輸出電壓AVO。
基於上述的電路架構，底下以輸入電壓AVP由低電壓準 位轉變為高電壓準位的情況，說明運算放大器100於轉態期間各元件的作動情形，以及本發明實施例如何透過輸入級電路110所提供的驅動電壓VD1、VD2來實現轉態電流補償的機制。需說明的是，所述的高電壓準位例如是可以使第一電晶體差動對的第一電晶體M1、第二電晶體M2導通的電壓準位。亦即，輸入電壓AVP與輸出電壓AVO至少必須達到第一電晶體M1或第二電晶體M2其控制端與源極間的電壓差以及第七電晶體M7其汲極與源極間的電壓差的總和，才可符合上述的高電壓準位。
依據上述前提，對於輸入級電路110而言，當輸入電壓AVP由低電壓準位轉變為高電壓準位時，第一電晶體M1將會導 通，而第三電晶體M3則會截止。此時，透過導通的電晶體M1、電晶體M7(經適當設計第一偏壓VB1而使其導通)並連接至接地電壓VSS的路徑，輸入級電路110可將驅動電壓VD1放電至低電壓準位，並提供至輸出級電路120的第一輸入端AA。接著，低電壓準位的驅動電壓VD1使電晶體M5導通，且透過導通的電晶體M5所形成的路徑，電源電壓VDD可將輸出端的輸出電壓AVO充電至高電壓準位。
輸出電壓AVO並回饋至輸入級電路110，而由電晶體 M2、M4的控制端接收。此時，高電壓準位的輸出電壓AVO使電晶體M2導通，而電晶體M4則相應截止。換言之，在輸入電壓AVP由低電壓準位轉變為高電壓準位時，輸入級電路110的第二電晶體輸入對會因轉態而被截止，運算放大器100的電流量因而減少，導致反應速度降低。
另一方面，依據前述的電路作動情形，並參照圖1C的電 壓波形圖可以看出，當輸入電壓AVP由低電壓準位轉變為高電壓準位，且於運算放大器100的轉態期間TT中，驅動電壓VD1的電壓準位會相應地有明顯變化。當運算放大器100為非轉態(亦即穩態期間ST)，驅動電壓VD1則為穩定的電壓準位。相類似地，當輸入電壓AVP由高電壓準位轉變為低電壓準位時，驅動電壓VD2也僅會在穩態期間ST有所變化。因此，本發明實施例即是利用此特性，以藉由驅動電壓VD1、VD2的電壓準位變化來判斷運算放大器是否為轉態期間，並在轉態期間利用驅動電路以對第一 電晶體差動對或第二電晶體差動對進行電流補償，從而提升運算放大器100的反應速度。其中，上述的驅動電路可以定轉導電路的電路架構為基礎，其詳細實現方式將於下文說明。
首先說明本發明實施例的運算放大器及其驅動電路。請參照圖2，圖2是依照本發明一實施例所繪示的運算放大器的方塊示意圖。運算放大器200包括輸入級電路210、輸出級電路220以及定轉導電路230。輸入級電路210依據輸入電壓AVP而提供至少一個驅動電壓(例如驅動電壓VD1、VD2，在圖2中以VD表示)。輸出級電路220耦接於輸入級電路210，並具有至少一個輸入端及輸出端。輸出級電路220的輸入端接收驅動電壓VD，並依據驅動電壓VD以在輸出端提供輸出電壓AVO，且輸出端耦接於輸入級電路210的反相輸入端。本實施例的輸入級電路210及輸出級電路220的詳細電路架構與之前實施例類似，故其元件及其作動方式請參照前述。
定轉導電路230用以作為運算放大器200的驅動電路，並包括定轉導開關電路232、至少一個電流鏡電路234以及電流鏡開關電路236。定轉導開關電路232耦接輸入級電路210，以控制定轉導電路230的操作。電流鏡電路234耦接於定轉導開關電路232。電流鏡開關電路236耦接於定轉導開關電路232及電流鏡電路234之間，定轉導開關電路232依據輸出級電路220所接收的驅動電壓VD，以在驅動電壓VD發生轉態時使電流鏡電路234在轉態期間內運作，以對輸入級電路210提供補償電流ICOMP。其 中，驅動電壓VD為非轉態期間時，電流鏡開關電路236便會關閉電流鏡電路234。
圖3A和圖4分別是依照本發明一實施例所繪示的定轉導電路的詳細電路示意圖。以下並請搭配圖1B所繪示的各個元件，以說明本發明實施例如何透過定轉導電路330、430來實現轉態電流補償的機制。
首先以圖3A的範例進行說明。在定轉導電路330中，電流鏡電路334包括第一電流鏡電路(包括第一參考電晶體M9與第一映射電晶體M10，例如是N型MOS電晶體)以及第二電流鏡電路(包括第二參考電晶體M11與電二映射電晶體M12，例如是P型MOS電晶體)。其中，參考電晶體M9、M11各自的汲極分別與其個別的控制端相耦接，以分別提供第一電流鏡電路與第二電流鏡電路中的參考電流，另外，映射電晶體M10、M12則分別用以提供第一電流鏡電路與第二電流鏡電路中的映射電流。
定轉導開關電路332包括第一開關SW1與第二開關SW2。第一開關SW1的第一端耦接於第二共同節點APCOM及由電晶體M11、M12組成的第二電流鏡電路，且第一開關SW1的控制端接收第二偏壓VB2。第二開關SW2的第一端耦接於第一共同節點ANCOM及由電晶體M9、M10組成的第一電流鏡電路，且第二開關SW2的控制端接收第一偏壓VB1。第一開關SW1例如是P型MOS電晶體，第二開關SW2例如是N型MOS電晶體。
電流鏡開關電路336包括第三開關SW3與第四開關 SW4。第三開關SW3的第一端耦接於第一開關SW1的第二端，第三開關SW3的第二端耦接於第一電流鏡電路，且第三開關SW3的控制端耦接於輸出級電路220的第一輸入端AA以接收驅動電壓VD1。第四開關SW4的第一端耦接於第二開關SW2的第二端，第四開關SW4的第二端耦接於第二電流鏡電路的電晶體M11，且第四開關SW4的控制端耦接於輸出級電路220的第二輸入端AB以接收驅動電壓VD2。第三開關SW3例如是P型MOS電晶體，第四開關SW4例如是N型MOS電晶體。
接著說明定轉導電路330進行轉態電流補償的作動情 形。如前所述，當輸入電壓AVP從低電壓準位轉變為高電壓準位，且於運算放大器200的轉態期間，驅動電壓VD1(對應於輸出級電路220的第一輸入端AA)會被放電至低電壓準位，而輸出電壓AVO則被充電至高電壓準位。基於此時的輸入電壓AVP與輸出電壓AVO皆為高電壓準位，第二電晶體差動對中的電晶體M3、M4被截止，使第二共同節點APCOM在無放電路徑的情況下，會經由電晶體M8(經適當設計第二偏壓VB2而使其導通)而被電源電壓VDD充電至高電壓準位。
需說明的是，高電壓準位的第二共同節點APCOM將使 第二電流鏡電路中的映射電晶體M12無法提供映射電流，從而使第二共同節點APCOM等效地將第二電流鏡電路關閉。因此，定轉導電路330將會如圖3B所示。藉此，在運算放大器200的轉態期間，驅動電壓VD1的低電壓準位使第三開關SW3導通，且當第 二共同節點APCOM的高電壓準位亦使第一開關SW1導通時，透過第一開關SW1與第三開關SW3形成的電流路徑，第一電流鏡電路的第一參考電晶體M9可自第二共同節點APCOM汲取參考電流IREF，並由映射電晶體M10將映射的補償電流ICOMP提供至第一共同節點ANCOM，從而完成轉態電流補償。
類似地，當輸入電壓AVP從高電壓準位轉變為低電壓準 位時，定轉導電路330則由第二電流鏡電路透過第二開關SW2與第四開關SW4所形成的電流路徑，以由映射電晶體M12提供補償電流ICOMP至第二共同節點APCOM。
藉此，在運算放大器200的轉態期間，且第一電晶體差 動對和第二電晶體差動對的其中之一反應於驅動電壓VD1、VD2發生轉態而關閉時，定轉導開關電路330可依據輸出級電路220所接收的驅動電壓VD1、VD2，以在轉態期間內對第一電晶體差動對和第二電晶體差動對的其中之另一提供補償電流ICOMP。需強調的是，由於驅動電壓VD1、VD2僅在轉態期間有所變化，故定轉導電路330可僅在運算放大器的轉態期間，才使電流鏡開關電路336的第三開關SW3和第四開關SW4其中之一導通，以對輸入級電路210提供補償電流ICOMP，藉以提升運算放大器200的反應速度；而在非轉態(亦即穩態)時，第三開關SW3和第四開關SW4則皆被截止，以關閉電流源電路而不提供電流補償，藉以改善運算放大器200在穩態時的直流耗電問題。
值得一提的是，對於定轉導開關電路332的第一開關SW1 而言，第二共同節點APCOM必須在第二電晶體差動對的電晶體M3、M4被截止後，才能由電源電壓VDD對其充電至夠高的高電壓準位(亦即，高電壓準位的第二共同節點APCOM與第二偏壓VB2之間的電壓差滿足第一開關SW1的導通電壓)，以使第一開關SW1能夠導通。換言之，第一開關SW1可確保第二電晶體差動對的電晶體M3、M4被截止後，才進行轉態電流補償。類似地，定轉導開關電路的第二開關SW2則可確保第一電晶體差動對的電晶體M1、M2被截止後，才進行轉態電流補償。
圖4繪示出本發明另一實施例的定轉導電路430的電路 示意圖。與圖3的實施例不同的是，定轉導電路430的電流鏡開關電路436包括第五開關SW5、第六開關SW6、第七開關SW7及第八開關SW8。其中，第一電流鏡電路的第一參考電晶體M9的第一端透過第五開關SW5而與第一參考電晶體M9的控制端相耦接，並共同連接至第一開關SW1的第二端，且第一參考電晶體M9的控制端透過第六開關SW6耦接至接地電壓VSS。另外，第二電流鏡電路的第二參考電晶體M11的第一端透過第七開關SW7而與第二參考電晶體M11的控制端相耦接，並共同連接至第二開關SW2的第二端，且第二參考電晶體M11的控制端透過第八開關SW8耦接至電源電壓VDD。
因此，對於定轉導電路430的運作過程，第五開關SW5 可依據輸出級電路220的第一輸入端AA的電壓準位(對應驅動電壓VD1)以導通或斷開，且第六開關SW6則依據相反於輸出級 電路220的第一輸入端AA的電壓準位以導通或截止。詳言之，當輸入電壓AVP從低電壓準位轉變為高電壓準位，且於運算放大器200的轉態期間，第一輸入端AA(對應驅動電壓VD1)為低電壓準位，使第五開關SW5導通，而第六開關SW6則截止。藉此，在運算放大器200的轉態期間時，第一電流鏡電路即可據以對第一共同節點ANCOM立即性地提供補償電流，從而提升運算放大器200的反應速度。相對而言，於運算放大器200的非轉態(亦即穩態)期間，第五開關SW5將會截止且第六開關SW6將會導通，以關閉電流源電路而不提供電流補償。
類似地，第七開關SW7依據輸出級電路220的第二輸入 端AB的電壓準位(對應驅動電壓VD2)以導通或斷開，且第八開關SW8依據相反於輸出級電路220的第二輸入端AB的電壓準位以導通或斷開。藉此，當輸入電壓AVP從高電壓準位轉變為低電壓準位，且於運算放大器200的轉態期間，第二輸入端AB(對應驅動電壓VD2)為高電壓準位，使第七開關SW7導通，而第八開關SW8則截止。如此一來，第二電流鏡電路即可據以對第二共同節點APCOM提供補償電流。
藉此，本實施例利用開關SW5~SW8決定電路架構以控制電流鏡的運作，亦可實現轉態期間的電流補償。
綜上所述，本發明實施例所提出的運算放大器及其驅動電路可依據輸入級電路所提供的驅動電壓，以判斷運算放大器是否發生轉態，並藉由驅動電壓控制開關的方式以決定電流路徑是 否導通，或透過開關決定電流鏡電路的架構，藉以控制電流鏡電路的運作，從而動態地僅於轉態期間對輸入級電路提供補償電流。藉此，本發明實施例能夠實現轉態電流補償的機制，有效提升運算放大器的反應速度，並改善穩態時的直流耗電問題。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
200‧‧‧運算放大器
210‧‧‧輸入級電路
220‧‧‧輸出級電路
230‧‧‧定轉導電路
232‧‧‧定轉導開關電路
234‧‧‧電流鏡電路
236‧‧‧電流鏡開關電路
AVO‧‧‧輸出電壓
AVP‧‧‧輸入電壓
ICOMP‧‧‧補償電流
VD‧‧‧驅動電壓

Claims (13)

  1. 一種運算放大器電路，包括：一輸入級電路，依據一輸入電壓而提供至少一驅動電壓；一輸出級電路，耦接於該輸入級電路，具有至少一輸入端及一輸出端，該至少一輸入端接收該至少一驅動電壓，依據該至少一驅動電壓以在該輸出端提供一輸出電壓，且該輸出端耦接於該輸入級電路的一反相輸入端；以及一定轉導電路，包括：一定轉導開關電路，耦接該輸入級電路，以控制該定轉導電路的操作；至少一電流鏡電路，耦接於該定轉導開關電路：以及一電流鏡開關電路，耦接於該定轉導開關電路及該至少一電流鏡電路之間，該定轉導開關電路依據該輸出級電路所接收的該至少一驅動電壓，以在該至少一驅動電壓發生轉態時使該至少一電流鏡電路在一轉態期間內運作，以對該輸入級電路提供一補償電流，其中該至少一驅動電壓為非轉態期間時，該電流鏡開關電路關閉該至少一電流鏡電路。
  2. 如申請專利範圍第1項所述的運算放大器電路，其中該至少一驅動電壓依據該輸入電壓發生轉態而相應地轉態。
  3. 如申請專利範圍第1項所述的運算放大器電路，其中該輸出級電路的該至少一輸入端包括一第一輸入端及一第二輸入端， 且該輸入級電路包括：一第一電晶體差動對，包括：一第一電晶體，具有一第一端、一第二端及一控制端，該第一電晶體的該第一端耦接於該輸出級電路的該第一輸入端，該第一電晶體的該控制端接收該輸入電壓；以及一第二電晶體，具有一第一端、一第二端及一控制端，該第二電晶體的該控制端接收該輸出電壓，其中，該第一電晶體的該第二端與該第二電晶體的該第二端共同耦接至一第一共同節點，該第一共同節點的電壓準位依據一第一偏壓而決定；以及一第二電晶體差動對，包括：一第三電晶體，具有一第一端、一第二端及一控制端，該第三電晶體的該第一端耦接於該輸出級電路的該第二輸入端，該第三電晶體的該控制端接收該輸入電壓；以及一第四電晶體，具有一第一端、一第二端及一控制端，該第四電晶體的該控制端接收該輸出電壓，其中，該第三電晶體的該第二端與該第四電晶體的該第二端共同耦接至一第二共同節點，該第二共同節點的電壓準位依據一第二偏壓而決定。
  4. 如申請專利範圍第3項所述的運算放大器電路，其中當該第一電晶體差動對和該第二電晶體差動對的其中之一反應於該至少一驅動電壓發生轉態而關閉時，該定轉導開關電路依據該輸出 級電路所接收的該至少一驅動電壓以在該轉態期間內對該第一電晶體差動對和該第二電晶體差動對的其中之另一提供該補償電流。
  5. 如申請專利範圍第3項所述的運算放大器電路，其中該輸出級電路包括：一第五電晶體，具有一第一端、一第二端及一控制端，該第五電晶體的該第一端耦接於一電源電壓，該第五電晶體的該第二端耦接於該輸出端，該第五電晶體的該控制端作為該輸出級電路的該第一輸入端並接收該至少一驅動電壓；以及一第六電晶體，具有一第一端、一第二端及一控制端，該第六電晶體的該第一端耦接於一接地電壓，該第六電晶體的該第二端耦接於該輸出端，該第六電晶體的該控制端作為該輸出級電路的該第一輸入端並接收該至少一驅動電壓。
  6. 如申請專利範圍第3項所述的運算放大器電路，其中該輸入級電路更包括：一第七電晶體，具有一第一端、一第二端及一控制端，該第七電晶體的該第一端及該第二端耦接於該第一共同節點及一接地電壓之間，該第七電晶體的該控制端接收該第一偏壓；以及一第八電晶體，具有一第一端、一第二端及一控制端，該第八電晶體的該第一端及該第二端耦接於該第二共同節點及一電源電壓之間，該第八電晶體的該控制端接收該第二偏壓。
  7. 如申請專利範圍第3項所述的運算放大器電路，其中該至 少一電流鏡電路包括一第一電流鏡電路以及一第二電流鏡電路，且該定轉導開關電路包括：一第一開關，具有一第一端、一第二端及一控制端，該第一開關的該第一端耦接於該第二共同節點及該第二電流鏡電路，該第一開關的該控制端接收該第二偏壓；以及一第二開關，具有一第一端、一第二端及一控制端，該第二開關的該第一端耦接於該第一共同節點及該第一電流鏡電路，該第二開關的該控制端接收該第一偏壓。
  8. 如申請專利範圍第7項所述的運算放大器電路，其中該電流鏡開關電路包括：一第三開關，具有一第一端、一第二端及一控制端，該第三開關的該第一端耦接於該第一開關的該第二端，該第三開關的該第二端耦接於該第一電流鏡電路，該第三開關的該控制端耦接於該輸出級電路的該第一輸入端；以及一第四開關，具有一第一端、一第二端及一控制端，該第四開關的該第一端耦接於該第二開關的該第二端，該第四開關的該第二端耦接於該第二電流鏡電路，該第四開關的該控制端耦接於該輸出級電路的該第二輸入端。
  9. 如申請專利範圍第7項所述的運算放大器電路，其中該電流鏡開關電路包括一第五開關、一第六開關、一第七開關及一第八開關，該第一電流鏡電路包括一第一參考電晶體，且該第二電流鏡電路包括第二參考電晶體，其中 該第一參考電晶體具有一第一端、一第二端及一控制端，該第一參考電晶體的該第一端透過該第五開關與該第一參考電晶體的該控制端相耦接，並共同連接至該第一開關的該第二端，且該第一參考電晶體的該控制端透過該第六開關耦接至該接地電壓，其中，該第五開關依據該輸出級電路的該第一輸入端的一電壓準位以導通或斷開，該第六開關依據相反於該輸出級電路的該第一輸入端的該電壓準位以導通或斷開；以及該第二參考電晶體具有一第一端、一第二端及一控制端，該第二參考電晶體的該第一端透過該第七開關與該第二參考電晶體的該控制端相耦接，並共同連接至該第二開關的該第二端，且該第二參考電晶體的該控制端透過該第八開關耦接至該電源電壓，其中，該第七開關依據該輸出級電路的該第二輸入端的一電壓準位以導通或斷開，該第八開關依據相反於該輸出級電路的該第二輸入端的該電壓準位以導通或斷開。
  10. 如申請專利範圍第3項所述的運算放大器電路，其中該輸入級電路更包括：一第三電流鏡，耦接於該第一電晶體差動對中該第一電晶體的該第一端、該第二電晶體的該第一端以及一電源電壓之間； 一第四電流鏡，耦接於該第二電晶體差動對中該第三電晶體的該第一端、該第四電晶體的該第一端以及一接地電壓之間；以及一第五電流鏡，耦接於該第一電晶體差動對中該第一電晶體的該第一端、該第二電晶體的該第一端、該第二電晶體差動對中該第三電晶體的該第一端以及該第四電晶體的該第一端之間。
  11. 如申請專利範圍第10項所述的運算放大器電路，其中該輸出級電路更包括：一補償電容電路，耦接於該第三電流鏡及該第五電流鏡之間，用以穩定該輸出電壓。
  12. 如申請專利範圍第3項所述的運算放大器電路，其中該運算放大器電路為一軌對軌運算放大器電路，且該第一電晶體差動對為N型電晶體差動對，該第二電晶體差動對為P型電晶體差動對。
  13. 一種運算放大器的驅動電路，其中該運算放大器包括一輸入級電路及一輸出級電路，且該輸出級電路接收至少一驅動電壓，該驅動電路包括：一定轉導開關電路，耦接該輸入級電路，以控制該驅動電路的操作；至少一電流鏡電路，耦接於該定轉導開關電路：以及一電流鏡開關電路，耦接於該定轉導開關電路及該至少一電流鏡電路之間，該定轉導開關電路依據該輸出級電路所接收的該 至少一驅動電壓，以在該至少一驅動電壓發生轉態時使該至少一電流鏡電路在一轉態期間內運作，以對該輸入級電路提供一補償電流，其中該至少一驅動電壓為非轉態期間時，該電流鏡開關電路關閉該至少一電流鏡電路。
TW103110329A 2014-03-19 2014-03-19 運算放大器及其驅動電路 TWI524663B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103110329A TWI524663B (zh) 2014-03-19 2014-03-19 運算放大器及其驅動電路
CN201410364902.3A CN104935280B (zh) 2014-03-19 2014-07-29 运算放大器及其驱动电路
US14/468,338 US9531336B2 (en) 2014-03-19 2014-08-26 Operational amplifier and driving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103110329A TWI524663B (zh) 2014-03-19 2014-03-19 運算放大器及其驅動電路

Publications (2)

Publication Number Publication Date
TW201537890A TW201537890A (zh) 2015-10-01
TWI524663B true TWI524663B (zh) 2016-03-01

Family

ID=54122283

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103110329A TWI524663B (zh) 2014-03-19 2014-03-19 運算放大器及其驅動電路

Country Status (3)

Country Link
US (1) US9531336B2 (zh)
CN (1) CN104935280B (zh)
TW (1) TWI524663B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10320348B2 (en) * 2017-04-10 2019-06-11 Novatek Microelectronics Corp. Driver circuit and operational amplifier circuit used therein
US20190280655A1 (en) * 2018-03-08 2019-09-12 Raydium Semiconductor Corporation Amplifier circuit and butter amplifier
CN110365315A (zh) * 2018-04-10 2019-10-22 朋程科技股份有限公司 集成电路以及其驱动信号产生电路
TWI670706B (zh) * 2018-05-24 2019-09-01 奕力科技股份有限公司 驅動電壓產生器
CN111464000B (zh) * 2019-01-18 2022-06-17 力智电子股份有限公司 电源转换电路的输出级电路
US11025253B2 (en) * 2019-04-26 2021-06-01 Novatek Microelectronics Corp. Output stage circuit and related control method
US11611320B2 (en) 2020-08-26 2023-03-21 Semiconductor Components Industries, Llc Differential operational transconductance amplifier for chopper-stabilized amplification
CN114744971A (zh) * 2022-06-14 2022-07-12 禹创半导体(深圳)有限公司 一种ab类运算放大器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3830339B2 (ja) 1999-09-17 2006-10-04 松下電器産業株式会社 高スルーレート差動増幅回路
TW200807870A (en) * 2006-07-21 2008-02-01 Aimtron Technology Corp Rail-to-rail operational amplifier with an enhanced slew rate
JP4861791B2 (ja) * 2006-10-27 2012-01-25 ルネサスエレクトロニクス株式会社 演算増幅器及び表示装置
CN101309070B (zh) * 2007-05-14 2011-12-07 联詠科技股份有限公司 运算放大器及其动态电流供应电路
US7583146B2 (en) 2007-06-15 2009-09-01 Analog Devices, Inc. Balanced differential cross-coupled transconductance amplifier for a multiplexor
TWI376585B (en) * 2008-05-06 2012-11-11 Novatek Microelectronics Corp Operational amplifiers capable of enhancing slew rate and related method
CN101630944B (zh) * 2008-07-17 2012-10-17 联咏科技股份有限公司 可提升反应速度的驱动电路
CN101800515B (zh) * 2009-02-10 2012-01-04 奇景光电股份有限公司 具有增强回转率的输出缓冲电路
TW201223137A (en) * 2010-11-25 2012-06-01 Novatek Microelectronics Corp Operational amplifier and display driving circuit using the same
TWI446707B (zh) 2010-12-09 2014-07-21 Novatek Microelectronics Corp 放大器裝置
JP2013085080A (ja) * 2011-10-07 2013-05-09 Renesas Electronics Corp 出力回路及びデータドライバ及び表示装置

Also Published As

Publication number Publication date
US20150270811A1 (en) 2015-09-24
US9531336B2 (en) 2016-12-27
TW201537890A (zh) 2015-10-01
CN104935280A (zh) 2015-09-23
CN104935280B (zh) 2017-10-27

Similar Documents

Publication Publication Date Title
TWI524663B (zh) 運算放大器及其驅動電路
JP4192191B2 (ja) 差動増幅回路、サンプルホールド回路
JP4564285B2 (ja) 半導体集積回路
JP4188931B2 (ja) 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法
US8854136B2 (en) Fully differential operational amplifier with common-mode feedback circuit
US8193861B2 (en) Differential amplifier
JP2007249384A (ja) 半導体装置
US8193863B2 (en) Push-pull output circuit
JPH08316746A (ja) スイッチドキャパシタを導入した低電圧差動増幅器のための装置
US20050184805A1 (en) Differential amplifier circuit
US6628148B2 (en) Sample and hold circuit having a single control signal
CN103973243A (zh) 拥有极大直流开环电压增益的cmos运算放大器
TW201419753A (zh) 運算放大器電路
TW201838327A (zh) 跨導放大器
US8283981B2 (en) Operational amplifier having a common mode feedback circuit portion
CN111800101A (zh) 用于运算放大器的转换升压电路
TW202002517A (zh) 比較器與振盪電路
US7956690B2 (en) Operational amplification circuit
WO2019092887A1 (ja) Ａｂ級アンプおよびオペアンプ
US6975168B2 (en) Drive circuit
JP2004343521A (ja) 差動増幅器
JP5203809B2 (ja) 電流ミラー回路
JP2004180268A (ja) 増幅回路及びこれを用いた液晶ディスプレイ装置
US7567121B1 (en) Current-mode instrumentation amplifier error reduction circuit and method
TWI763688B (zh) 輸入裝置