TW201419753A - 運算放大器電路 - Google Patents

Abstract

一種運算放大器電路，包括輸出級電路。輸出級電路包括輸出電晶體對、電容單元以及開關單元。輸出電晶體對的第一輸出電晶體的汲極經由輸出級電路的輸出端耦接至輸出電晶體對的第二輸出電晶體的汲極。開關單元耦接在第一及第二輸出電晶體的閘極之間，並且耦接至電容單元的第一端。電容單元的第二端耦接至輸出級電路的輸出端。開關單元根據控制訊號來決定導通第一輸出電晶體的閘極與電容單元的第一端之間的訊號傳遞路徑，或者導通第二輸出電晶體的閘極與電容單元的第一端之間的訊號傳遞路徑。

Description

運算放大器電路

本發明是有關於一種負載驅動電路，且特別是有關於一種運算放大器電路。

運算放大器在積體電路設計中扮演著相當重要的角色，其廣泛的應用在高傳真的立體音響設備(high-fidelity stereo equipment)、微電腦及其他電子設備。運算放大器的功用其中之一為增強輸出訊號的驅動能力，以驅動負載或者下一級電路。

圖1繪示習知的數位控制類比電壓驅動電路的概要示意圖。請參考圖1，此驅動電路100包括數位類比轉換器110(digital to analog converter，DAC)與運算放大器120。數位類比轉換器110用以接收數位訊號SD，並將接收數位訊號SD轉換類比訊號SA後，再將類比訊號SA輸出至運算放大器120。在此例中，運算放大器120為負回授組態，具有單增益(unity gain)。當運算放大器120接收到不同的輸入電壓時，其輸出便會產生不同的電壓變化，此變化速度稱為迴轉率(slew rate)，其值取決於運算放大器120的輸入級電流與補償電容的大小。

具體而言，在數位控制類比電壓驅動電路的應用中，運算放大器120的輸出級電路通常會包括多個補償電容來加強運算放大器120的穩定性。以8位元的數位訊號SD 為例，根據數位訊號SD的最高有效位元(most significant bits，MSB)之不同，數位類比轉換器110的輸出範圍可大致區分為兩個部份。圖2繪示數位訊號對應數位類比轉換器110的輸出範圍的對照示意圖。請參考圖2，在數位訊號SD的最高有效位元為1(MSB=1)的範圍內，所對應的電壓範圍大致為高電位輸出V2至V3。在數位訊號SD的最高有效位元為0(MSB=0)的範圍內，所對應的電壓範圍大致為低電位輸出V1至V2。因此，為了因應此種數位控制方式，運算放大器120的輸出級電路內部通常會設計兩個電容來補償其穩定性。其中之一電容負責補償數位類比轉換器110的高電位輸出，其中之另一電容負責補償數位類比轉換器110的低電位輸出。

在此種設計中，補償電容通常會在晶片中佔據過大的面積。然而，若為了增加迴轉率而採取減少補償電容的方式，又會導致運算放大器振盪。因此，如何在運算放大器的輸出級電路設計一個適當的電容補償結構實為重要的課題之一。

本發明提供一種運算放大器電路，利用一控制訊號來切換其輸出級電路的補償電容至不同的輸出電晶體。

本發明提供一種運算放大器電路，包括輸入級電路、偏壓電路以及輸出級電路。輸入級電路具有輸入端，用以接收輸入訊號。偏壓電路耦接至輸入級電路，用以提供偏 壓電流至輸入級電路。輸出級電路耦接至偏壓電路。輸出級電路具有輸出端。輸出級電路包括輸出電晶體對、電容單元以及開關單元。輸出電晶體對包括第一輸出電晶體及第二輸出電晶體。第一輸出電晶體的第一源/汲極經由輸出端耦接至第二輸出電晶體的第一源/汲極。電容單元具有第一端及第二端。電容單元的第二端耦接至輸出級電路的輸出端。開關單元耦接在第一及第二輸出電晶體的閘極之間，並且耦接至電容單元的第一端。開關單元根據控制訊號來決定導通第一輸出電晶體的閘極與電容單元的第一端之間的訊號傳遞路徑，或者導通第二輸出電晶體的閘極與電容單元的第一端之間的訊號傳遞路徑。

在本發明之一實施例中，上述之電容單元包括第一電容器。第一電容器具有第一端及第二端。第一電容器的第一端耦接至電容單元的第一端，第一電容器的第二端耦接至電容單元的第二端。

在本發明之一實施例中，上述之開關單元包括第一開關以及第二開關。第一開關具有第一端、第二端及控制端。第一開關的第一端耦接至第一輸出電晶體的閘極，第一開關的第二端耦接至第一電容器的第一端，第一開關的控制端受控於反相的控制訊號。第二開關具有第一端、第二端及控制端。第二開關的第二端耦接至第二輸出電晶體的閘極，第二開關的第一端耦接至第一電容器的第一端，第二開關的控制端受控於控制訊號。

在本發明之一實施例中，當第一開關導通第一輸出電 晶體的閘極與第一電容器的第一端之間的訊號傳遞路徑時，第二開關斷開第二輸出電晶體的閘極與第一電容器的第一端之間的訊號傳遞路徑。當第二開關導通第二輸出電晶體的閘極與第一電容器的第一端之間的訊號傳遞路徑時，第一開關斷開第一輸出電晶體的閘極與第一電容器的第一端之間的訊號傳遞路徑。

在本發明之一實施例中，上述之電容單元包括多個第二電容器。各第二電容器具有第一端及第二端。各第二電容器的第一端耦接至電容單元的第一端，各第二電容器的第二端耦接至電容單元的第二端。

在本發明之一實施例中，上述之開關單元包括多個第三開關以及多個第四開關。各第三開關具有第一端、第二端及控制端。各第三開關的第一端耦接至第一輸出電晶體的閘極，各第三開關的第二端耦接至不同的第二電容器的第一端，各第三開關的控制端受控於反相的控制訊號。各第四開關具有第一端、第二端及控制端。各第四開關的第二端耦接至第二輸出電晶體的閘極，各第四開關的第一端耦接至不同的第二電容器的第一端，各第四開關的控制端受控於控制訊號。

在本發明之一實施例中，當各第三開關導通第一輸出電晶體的閘極與各第二電容器的第一端之間的訊號傳遞路徑時，各第四開關斷開第二輸出電晶體的閘極與各第二電容器的第一端之間的訊號傳遞路徑。當各第四開關導通第二輸出電晶體的閘極與各第二電容器的第一端之間的訊號 傳遞路徑時，各第三開關斷開第一輸出電晶體的閘極與各第二電容器的第一端之間的訊號傳遞路徑。

在本發明之一實施例中，當其中之一第三開關導通第一輸出電晶體的閘極與其中之一第二電容器的第一端之間的訊號傳遞路徑時，其他第三開關斷開第一輸出電晶體的閘極與其他第二電容器的第一端之間的訊號傳遞路徑。

在本發明之一實施例中，當第三開關之第一部分第三開關導通第一輸出電晶體的閘極與第二電容器之第一部分第二電容器的第一端之間的訊號傳遞路徑時，第三開關之第二部分第三開關斷開第一輸出電晶體的閘極與第二電容器之第二部分第二電容器的第一端之間的訊號傳遞路徑。

在本發明之一實施例中，當其中之一第四開關導通第二輸出電晶體的閘極與其中之一第二電容器的第一端之間的訊號傳遞路徑時，其他第四開關斷開第二輸出電晶體的閘極與其他第二電容器的第一端之間的訊號傳遞路徑。

在本發明之一實施例中，當第四開關之第一部分第四開關導通第二輸出電晶體的閘極與第二電容器之第一部分第二電容器的第一端之間的訊號傳遞路徑時，第四開關之第二部分第四開關斷開第二輸出電晶體的閘極與第二電容器之第二部分第二電容器的第一端之間的訊號傳遞路徑。

在本發明之一實施例中，上述之電容單元更具有第三端及第四端。電容單元的第三端耦接至第一輸出電晶體的閘極，電容單元的第四端耦接至第二輸出電晶體的閘極。

在本發明之一實施例中，上述之電容單元包括第三電 容器以及第四電容器。第三電容器具有第一端及第二端。第三電容器的第一端耦接至第一輸出電晶體的閘極，第三電容器的第二端耦接至輸出級電路的輸出端。第四電容器具有第一端及第二端。第四電容器的第二端耦接至第二輸出電晶體的閘極，第四電容器的第一端耦接至輸出級電路的輸出端。

在本發明之一實施例中，上述之輸出級電路的輸出端耦接至輸入級電路的輸入端，形成回授電路組態。

在本發明之一實施例中，上述之第一輸出電晶體的第二源/汲極耦接至第一系統電壓，第二輸出電晶體的第二源/汲極耦接至第二系統電壓。

在本發明之一實施例中，上述之控制訊號為輸入訊號對應的數位訊號的最高有效位元。

基於上述，在本發明之範例實施例中，輸出級電路包括電容單元以及開關單元。運算放大器電路利用控制訊號來切換開關單元，以讓電容單元可根據不同的電壓範圍來對運算放大器電路進行補償。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖3繪示本發明一實施例之運算放大器電路的概要示意圖。請參考圖3，本實施例之運算放大器電路300包括輸入級電路310、偏壓電路320以及輸出級電路330。輸入 級電路310具有反向輸入端INV與非反向輸入端IN，分別用以接收差動輸入訊號AVO、AVP。具體而言，在本實施例中，輸入級電路310包括N型場效電晶體MN1、MN2、MN3，P型場效電晶體MP1、MP2、MP3。N型場效電晶體MN1、MN2以及P型場效電晶體MP1、MP2各自形成差動輸入對。在本實施例中，運算放大器電路300的反向輸入端INV例如與輸出級電路330的輸出端OUT耦接。因此，前述兩個差動輸入對除了接收差動輸入訊號AVP以外，更接收輸出級電路330所輸出的輸出訊號AVO，以形成具有單增益的回授電路組態，但本發明並不限於此。在其他實施例中，輸入級電路310的反向輸入端也可接收對應於差動輸入訊號AVP的差動輸入訊號AVN(未繪示)。

在本實施例中，偏壓電路320耦接至輸入級電路320，用以提供偏壓電流IP5、IP6至輸入級電路310。在實務上偏壓電流IP5、IP6例如是以電流鏡組態的電晶體電路來實施，因此，輸入級電路310中的N型場效電晶體MN3與P型場效電晶體MP3用以配合偏壓電流IP5、IP6來偏壓差動輸入對，作為電流源。

在本實施例中，輸出級電路330包括互補式輸出電晶體對MP9、MN9、電容單元332以及開關單元334。輸出電晶體對MP9、MN9包括第一輸出電晶體MP9及第二輸出電晶體MN9。在此例中，兩者分別以P型場效電晶體以及N型場效電晶體來實施。第一輸出電晶體MP9的汲極經由輸出端OUT耦接至第二輸出電晶體MN9的汲極。第 一輸出電晶體MP9的源極耦接至第一系統電壓VDD，第二輸出電晶體MN9的源極耦接至第二系統電壓VSS。

當輸出級電路330需要提供大電流給所驅動的負載或下一級電路時，此運算放大器電路300會利用偏壓電路320中的偏壓點Va，使得第一輸出電晶體MP9的源極與閘極間具有較大的壓差，進而提供較大的電流給所驅動的負載或下一級電路。當輸出級電路330需要自所驅動的負載或下一級電路抽回較大的電流時，此運算放大器電路300會利用偏壓電路320中的偏壓點Vb，使得第二輸出電晶體MN9的源極與閘極間具有較大的壓差，進而自所驅動的負載或下一級電路抽回較大的電流。

在本實施例中，電容單元332用以對運算放大器電路330進行補償，以提高其穩定性。電容單元332具有第一端A及第二端B。電容單元332的第一端A耦接至開關單元334。電容單元332的第二端B耦接至輸出級電路330的輸出端OUT。具體而言，本實施例之電容單元332包括第一電容器CM1。第一電容器CM1具有第一端及第二端。第一電容器CM1的第一端耦接至電容單元332的第一端A，第一電容器CM1的第二端耦接至電容單元332的第二端B。

在本實施例中，開關單元334耦接在第一輸出電晶體MP9及第二輸出電晶體MN9的閘極之間，並且耦接至電容單元332的第一端A。開關單元334根據控制訊號S來決定導通第一輸出電晶體MP9的閘極與電容單元332的第 一端A之間的訊號傳遞路徑，或者導通第二輸出電晶體MN9的閘極與電容單元332的第一端A之間的訊號傳遞路徑。具體而言，本實施例之開關單元334包括第一開關SW1以及第二開關SW2。第一開關SW1具有第一端、第二端及控制端。第一開關SW1的第一端耦接至第一輸出電晶體MP9的閘極，第一開關SW1的第二端耦接至第一電容器CM1的第一端A，第一開關SW1的控制端受控於反相的控制訊號SB。第二開關SW2具有第一端、第二端及控制端。第二開關SW2的第二端耦接至第二輸出電晶體MN9的閘極，第二開關SW2的第一端耦接至第一電容器CM1的第一端A，第二開關SW2的控制端受控於控制訊號S。

在本實施例中，當第一開關SW1導通第一輸出電晶體MP9的閘極與第一電容器CM1的第一端A之間的訊號傳遞路徑時，第二開關SW2斷開第二輸出電晶體MN9的閘極與第一電容器CM1的第一端A之間的訊號傳遞路徑。相反地，當第二開關SW2導通第二輸出電晶體MN9的閘極與第一電容器CM1的第一端A之間的訊號傳遞路徑時，第一開關SW1斷開第一輸出電晶體MP9的閘極與第一電容器CM1的第一端A之間的訊號傳遞路徑。

本實施例之運算放大器電路300應用在數位控制類比電壓驅動電路100時，控制訊號S例如是數位訊號SD的最高有效位元。在數位訊號SD的最高有效位元為1(MSB=1)時，控制訊號S=1，反相控制訊號SB=0，兩者導 通第一輸出電晶體MP9的閘極與電容單元332的第一端A之間的訊號傳遞路徑，並且斷開第二輸出電晶體MN9的閘極與第一電容器CM1的第一端A之間的訊號傳遞路徑。換句話說，運算放大器電路330操作在高電位輸出V2至V3的電壓範圍時，開關單元334切換至第一輸出電晶體MP9的閘極與電容單元332的第一端A之間的訊號傳遞路徑，由第一電容器CM1對運算放大器電路330進行補償，以提高其穩定性。

另一方面，在數位訊號SD的最高有效位元為0(MSB=0)時，控制訊號S=0，反相控制訊號SB=1，兩者導通第二輸出電晶體MN9的閘極與第一電容器CM1的第一端A第一輸出電晶體之間的訊號傳遞路徑，並且斷開MP9的閘極與電容單元332的第一端A之間的訊號傳遞路徑。換句話說，運算放大器電路330操作在低電位輸出V1至V2的電壓範圍時，開關單元334切換至第二輸出電晶體MN9的閘極與第一電容器CM1的第一端A第一輸出電晶體之間的訊號傳遞路徑，由第一電容器CM1對運算放大器電路330進行補償，以提高其穩定性。

因此，在數位控制類比電壓驅動電路的應用中，針對運算放大器電路330穩定性的補償，本實施例之輸出級電路330內部只需設計單一個電容即可補償其穩定性。透過開關單元334的切換，此單一個電容可以在不同的電位輸出範圍對運算放大器電路330進行補償。因此，在本實施例之設計架構中，補償電容不會在晶片中佔據過大的面 積。另外，若要增加迴轉率，可藉由調整補償電容的電容值大小即可達成。

應注意的是，本實施例之控制訊號並不限於8位元的數位訊號的最高有效位元。控制訊號的實施態樣可以是任何位元數的數位訊號的任一位元，或者其他由設計者根據實際需求所設定的控制訊號。此外，本實施例之運算放大器電路的應用範圍也不限於數位控制類比電壓驅動電路。

圖4繪示本發明另一實施例之運算放大器電路的概要示意圖。請參考圖3及圖4，本實施例之運算放大器電路400類似於圖3的運算放大器電路300，兩者之間主要的差異例如在於電容單元432及開關單元434的電路結構，說明如下。

本實施例之電容單元432包括多個第二電容器。在此例中，為了簡要說明起見，圖4僅繪示兩個第二電容器CM2_1、CM2_2用以例示說明，其數量並不用以限制本發明。各第二電容器具有第一端及第二端。第二電容器CM2_1、CM2_2的第一端耦接至電容單元432的第一端A，第二電容器CM2_1、CM2_2的第二端耦接至電容單元432的第二端B。

在本實施例中，開關單元434包括多個第三開關以及多個第四開關。在此例中，為了簡要說明起見，圖4僅繪示兩個第三開關SW1_1、SW1_2以及兩個第四開關SW2_1、SW2_2用以例示說明，個別開關的數量並不用以限制本發明。在本實施例中，各第三開關具有第一端、第 二端及控制端。以第三開關SW1_1為例，第三開關SW1_1的第一端耦接至第一輸出電晶體MP9的閘極，第三開關SW1_1的第二端耦接至第二電容器CM2_1的第一端A，第三開關SW1_1的控制端受控於反相的控制訊號SB。第三開關SW1_2與其他電路元件的耦接關係可由圖4類推，在此不再贅述。值得一提的是，第三開關SW1_1、SW1_2的第二端是耦接至不同的第二電容器CM2_1、CM2_2的第一端A。

在本實施例中，各第四開關具有第一端、第二端及控制端。以第四開關SW2_1為例，第四開關SW2_1的第一端耦接至第二電容器CM2_1的第一端A，第四開關SW2_1的第二端耦接至第二輸出電晶體MN9的閘極，第四開關SW2_1的控制端受控於控制訊號S。第四開關SW2_2與其他電路元件的耦接關係可由圖4類推，在此不再贅述。值得一提的是，第四開關SW2_1、SW2_2的第一端是耦接至不同的第二電容器CM2_1、CM2_2的第一端A。

從另一觀點來看，若將第二電容器CM2_1、第三開關SW1_1以及第四開關SW2_1視為一個補償模組，則此補償模組即可執行如圖3的電容單元332及開關單元334的補償功能。因此，從此一觀點來看，本實施例之電容單元432及開關單元434可視為多個上述補償模組的並聯耦接。

在本實施例中，當各第三開關導通第一輸出電晶體MP9的閘極與各第二電容器的第一端A之間的訊號傳遞路徑時，各第四開關斷開第二輸出電晶體MN9的閘極與各 第二電容器的第一端A之間的訊號傳遞路徑。相反地，當各第四開關導通第二輸出電晶體MN9的閘極與各第二電容器的第一端A之間的訊號傳遞路徑時，各第三開關斷開第一輸出電晶體MP9的閘極與各第二電容器的第一端A之間的訊號傳遞路徑。

在多個第二電容的實施態樣中，當其中之一第三開關導通第一輸出電晶體MP9的閘極與其中之一第二電容器的第一端A之間的訊號傳遞路徑時，其他第三開關斷開第一輸出電晶體MP9的閘極與其他第二電容器的第一端A之間的訊號傳遞路徑。舉例而言，在本實施例中，當第三開關SW1_1導通第一輸出電晶體MP9的閘極與第二電容器CM2_1的第一端A之間的訊號傳遞路徑時，第三開關SW1_2斷開第一輸出電晶體MP9的閘極與第二電容器CM2_2的第一端A之間的訊號傳遞路徑。

類似地，在多個第二電容的實施態樣中，當其中之一第四開關導通第二輸出電晶體MN9的閘極與其中之一第二電容器的第一端之間的訊號傳遞路徑時，其他第四開關斷開第二輸出電晶體MN9的閘極與其他第二電容器的第一端之間的訊號傳遞路徑。舉例而言，在本實施例中，當第四開關SW2_1導通第二輸出電晶體MN9的閘極與第二電容器CM2_1的第一端A之間的訊號傳遞路徑時，第四開關SW2_2斷開第二輸出電晶體MN9的閘極與第二電容器CM2_2的第一端A之間的訊號傳遞路徑。

換句話說，在本實施例中，多個第三開關同時間只有 一個被導通，並且，多個第四開關同時間也只有一個被導通，但本發明並不限於此。在另一實施例中，多個第三開關中有可能部分同時被導通，另一部分同時被斷開。並且，多個第四開關中也有可能部分同時被導通，另一部分同時被斷開。

舉例而言，在三個以上的第二電容器的實施態樣中，當多個第三開關之第一部分第三開關，例如其中特定數個第三開關，導通第一輸出電晶體MP9的閘極與部分第二電容器的第一端A之間的訊號傳遞路徑時，第三開關之第二部分第三開關，例如剩下的其他第三開關，斷開第一輸出電晶體MP9的閘極與另一部分第二電容器的第一端A之間的訊號傳遞路徑。類似地，當多個第四開關之第一部分第四開關，例如其中特定數個第第四開關，導通第二輸出電晶體MN9的閘極與部分第二電容器的第一端A之間的訊號傳遞路徑時，第四開關之第二部分第四開關，例如剩下的其他第四開關，斷開第二輸出電晶體MN9的閘極與另一部分第二電容器的第一端A之間的訊號傳遞路徑。

圖5繪示本發明另一實施例之運算放大器電路的概要示意圖。請參考圖3及圖5，本實施例之運算放大器電路500類似於圖3的運算放大器電路300，兩者之間主要的差異例如在於電容單元532的電路結構，說明如下。

本實施例之電容單元532更具有第三端C及第四端D。電容單元532的第三端C耦接至第一輸出電晶體MP9的閘極，電容單元532的第四端D耦接至第二輸出電晶體 MN9的閘極。具體而言，在本實施例中，電容單元532更包括第三電容器CM3以及第四電容器CM4。第三電容器CM3具有第一端及第二端。第三電容器CM3的第一端耦接至第一輸出電晶體MP9的閘極，第三電容器CM3的第二端耦接至輸出級電路530的輸出端OUT。第四電容器CM4具有第一端及第二端。第四電容器CM4的第二端耦接至第二輸出電晶體MN9的閘極，第四電容器CM4的第一端耦接至輸出級電路530的輸出端OUT。

從電路操作的觀點來看，當第一開關SW1導通，第二開關SW2斷開時，第一電容器CM1與第三電容器CM3形成並聯組態，等效為一補償電容，以對運算放大器電路500進行補償。相反地，當第二開關SW2導通，第一開關SW1斷開時，第一電容器CM1與第四電容器CM4形成並聯組態，等效為另一補償電容，也可對運算放大器電路500進行補償。

綜上所述，在本發明之範例實施例中，輸出級電路包括電容單元以及開關單元。運算放大器電路利用控制訊號來切換開關單元，以讓電容單元可根據不同的電壓範圍來對運算放大器電路進行補償。此種設計結構除了可節省晶片面積，更可提高運算放大器電路的驅動能力。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧數位控制類比電壓驅動電路

110‧‧‧數位類比轉換器

120‧‧‧運算放大器

300、400、500‧‧‧運算放大器電路

310、410、510‧‧‧輸入級電路

320、420、520‧‧‧偏壓電路

330、430、530‧‧‧輸出級電路

332、432、532‧‧‧電容單元

334、434、534‧‧‧開關單元

A、B、C、D‧‧‧電容單元的各端點

MN1、MN2、MN3‧‧‧N型場效電晶體

MP1、MP2、MP3‧‧‧P型場效電晶體

AVO‧‧‧輸出訊號

AVO、AVP‧‧‧差動輸入訊號

INV‧‧‧輸入級電路的反向輸入端

IN‧‧‧輸入級電路的非反向輸入端

SD‧‧‧數位訊號

SA‧‧‧類比訊號

IP5、IP6、I7、I8‧‧‧偏壓電流

VDD‧‧‧第一系統電壓

VSS‧‧‧第二系統電壓

Va、Vb‧‧‧偏壓點

OUT‧‧‧輸出級電路的輸出端

CM1‧‧‧第一電容器

CM2‧‧‧第二電容器

CM3‧‧‧第三電容器

CM4‧‧‧第四電容器

S‧‧‧控制訊號

SB‧‧‧反相控制訊號

SW1‧‧‧第一開關

SW2‧‧‧第二開關

SW1_1、SW1_2‧‧‧第三開關

SW2_1、SW2_2‧‧‧第四開關

圖1繪示習知的數位控制類比電壓驅動電路的概要示意圖。

圖2繪示數位訊號對應數位類比轉換器110的輸出範圍的對照示意圖。

圖3繪示本發明一實施例之運算放大器電路的概要示意圖。

圖4繪示本發明另一實施例之運算放大器電路的概要示意圖。

圖5繪示本發明另一實施例之運算放大器電路的概要示意圖。

300‧‧‧運算放大器電路

310‧‧‧輸入級電路

320‧‧‧偏壓電路

330‧‧‧輸出級電路

332‧‧‧電容單元

334‧‧‧開關單元

A、B‧‧‧電容單元的各端點

MN1、MN2、MN3‧‧‧N型場效電晶體

MP1、MP2、MP3‧‧‧P型場效電晶體

AVO‧‧‧輸出訊號

AVO、AVP‧‧‧差動輸入訊號

INV‧‧‧輸入級電路的反向輸入端

IN‧‧‧輸入級電路的非反向輸入端

IP5、IP6、I7、I8‧‧‧偏壓電流

VDD‧‧‧第一系統電壓

VSS‧‧‧第二系統電壓

Va、Vb‧‧‧偏壓點

OUT‧‧‧輸出級電路的輸出端

CM1‧‧‧第一電容器

S‧‧‧控制訊號

SB‧‧‧反相控制訊號

SW1‧‧‧第一開關

SW2‧‧‧第二開關

Claims (16)

1. 一種運算放大器電路，包括：輸入級電路，具有輸入端，用以接收輸入訊號；偏壓電路，耦接至所述輸入級電路，用以提供偏壓電流至所述輸入級電路；以及輸出級電路，耦接至所述偏壓電路，具有輸出端，所述輸出級電路包括：輸出電晶體對，包括第一輸出電晶體及第二輸出電晶體，所述第一輸出電晶體的第一源/汲極經由所述輸出端耦接至所述第二輸出電晶體的第一源/汲極；電容單元，具有第一端及第二端，所述電容單元的第二端耦接至所述輸出級電路的輸出端；以及開關單元，耦接在所述第一及第二輸出電晶體的閘極之間，並且耦接至所述電容單元的第一端，其中所述開關單元根據控制訊號來決定導通所述第一輸出電晶體的閘極與所述電容單元的第一端之間的訊號傳遞路徑，或者導通所述第二輸出電晶體的閘極與所述電容單元的第一端之間的訊號傳遞路徑。
2. 如申請專利範圍第1項所述之運算放大器電路，其中所述電容單元包括：第一電容器，具有第一端及第二端，所述第一電容器的第一端耦接至所述電容單元的第一端，所述第一電容器的第二端耦接至所述電容單元的第二端。
3. 如申請專利範圍第2項所述之運算放大器電路，其中所述開關單元包括：第一開關，具有第一端、第二端及控制端，所述第一開關的第一端耦接至所述第一輸出電晶體的閘極，所述第一開關的第二端耦接至所述第一電容器的第一端，所述第一開關的控制端受控於反相的所述控制訊號；以及第二開關，具有第一端、第二端及控制端，所述第二開關的第二端耦接至所述第二輸出電晶體的閘極，所述第二開關的第一端耦接至所述第一電容器的第一端，所述第二開關的控制端受控於所述控制訊號。
4. 如申請專利範圍第3項所述之運算放大器電路，其中當所述第一開關導通所述第一輸出電晶體的閘極與所述第一電容器的第一端之間的訊號傳遞路徑時，所述第二開關斷開所述第二輸出電晶體的閘極與所述第一電容器的第一端之間的訊號傳遞路徑，以及當所述第二開關導通所述第二輸出電晶體的閘極與所述第一電容器的第一端之間的訊號傳遞路徑時，所述第一開關斷開所述第一輸出電晶體的閘極與所述第一電容器的第一端之間的訊號傳遞路徑。
5. 如申請專利範圍第1項所述之運算放大器電路，其中所述電容單元包括：多個第二電容器，所述各第二電容器具有第一端及第二端，所述各第二電容器的第一端耦接至所述電容單元的第一端，所述各第二電容器的第二端耦接至所述電容單元的第二端。
6. 如申請專利範圍第5項所述之運算放大器電路，其中所述開關單元包括：多個第三開關，所述各第三開關具有第一端、第二端及控制端，所述各第三開關的第一端耦接至所述第一輸出電晶體的閘極，所述各第三開關的第二端耦接至不同的所述第二電容器的第一端，所述各第三開關的控制端受控於反相的所述控制訊號；以及多個第四開關，所述各第四開關具有第一端、第二端及控制端，所述各第四開關的第二端耦接至所述第二輸出電晶體的閘極，所述各第四開關的第一端耦接至不同的所述第二電容器的第一端，所述各第四開關的控制端受控於所述控制訊號。
7. 如申請專利範圍第6項所述之運算放大器電路，其中當所述各第三開關導通所述第一輸出電晶體的閘極與所述各第二電容器的第一端之間的訊號傳遞路徑時，所述各第四開關斷開所述第二輸出電晶體的閘極與所述各第二電容器的第一端之間的訊號傳遞路徑，以及當所述各第四開關導通所述第二輸出電晶體的閘極與所述各第二電容器的第一端之間的訊號傳遞路徑時，所述各第三開關斷開所述第一輸出電晶體的閘極與所述各第二電容器的第一端之間的訊號傳遞路徑。
8. 如申請專利範圍第6項所述之運算放大器電路，其中當所述第三開關的其中之一第三開關導通所述第一輸出電晶體的閘極與所述第二電容器的其中之一第二電容器的 第一端之間的訊號傳遞路徑時，所述其他第三開關斷開所述第一輸出電晶體的閘極與所述其他第二電容器的第一端之間的訊號傳遞路徑。
9. 如申請專利範圍第6項所述之運算放大器電路，其中當所述第三開關之第一部分第三開關導通所述第一輸出電晶體的閘極與所述第二電容器之第一部分第二電容器的第一端之間的訊號傳遞路徑時，所述第三開關之第二部分第三開關斷開所述第一輸出電晶體的閘極與所述第二電容器之第二部分第二電容器的第一端之間的訊號傳遞路徑。
10. 如申請專利範圍第6項所述之運算放大器電路，其中當所述第四開關的其中之一第四開關導通所述第二輸出電晶體的閘極與所述第二電容器的其中之一第二電容器的第一端之間的訊號傳遞路徑時，所述其他第四開關斷開所述第二輸出電晶體的閘極與所述其他第二電容器的第一端之間的訊號傳遞路徑。
11. 如申請專利範圍第6項所述之運算放大器電路，其中當所述第四開關之第一部分第四開關導通所述第二輸出電晶體的閘極與所述第二電容器之第一部分第二電容器的第一端之間的訊號傳遞路徑時，所述第四開關之第二部分第四開關斷開所述第二輸出電晶體的閘極與所述第二電容器之第二部分第二電容器的第一端之間的訊號傳遞路徑。
12. 如申請專利範圍第1項所述之運算放大器電路，其中所述電容單元更具有第三端及第四端，所述電容單元 的第三端耦接至所述第一輸出電晶體的閘極，所述電容單元的第四端耦接至所述第二輸出電晶體的閘極。
13. 如申請專利範圍第12項所述之運算放大器電路，其中所述電容單元包括：第三電容器，具有第一端及第二端，所述第三電容器的第一端耦接至所述第一輸出電晶體的閘極，所述第三電容器的第二端耦接至所述輸出級電路的輸出端；以及第四電容器，具有第一端及第二端，所述第四電容器的第二端耦接至所述第二輸出電晶體的閘極，所述第四電容器的第一端耦接至所述輸出級電路的輸出端。
14. 如申請專利範圍第1項所述之運算放大器電路，其中所述輸出級電路的輸出端耦接至所述輸入級電路的輸入端，形成回授電路組態。
15. 如申請專利範圍第1項所述之運算放大器電路，其中所述第一輸出電晶體的第二源/汲極耦接至第一系統電壓，所述第二輸出電晶體的第二源/汲極耦接至第二系統電壓。
16. 如申請專利範圍第1項所述之運算放大器電路，其中所述控制訊號為所述輸入訊號對應的數位訊號的最高有效位元。