CN101800515B

CN101800515B - 具有增强回转率的输出缓冲电路

Info

Publication number: CN101800515B
Application number: CN2009100062670A
Authority: CN
Inventors: 陈怡然; 刘邦荣; 姜俊平; 吴宗佑
Original assignee: Himax Technologies Ltd
Current assignee: Himax Technologies Ltd
Priority date: 2009-02-10
Filing date: 2009-02-10
Publication date: 2012-01-04
Anticipated expiration: 2029-02-10
Also published as: CN101800515A

Abstract

本发明是有关于一种具有增强回转率的输出缓冲电路，第一、第二回转率增强晶体管用以增强输出级的来源晶体管、汲取晶体管的回转率。当处于稳态时，第一、第二控制电路分别关闭第一、第二回转率增强晶体管；当处于转态时，则分别开启第一、第二回转率增强晶体管。

Description

具有增强回转率的输出缓冲电路

技术领域

本发明涉及一种缓冲放大器，特别是涉及一种显示面板源极驱动器的低功率、高速输出缓冲电路。

背景技术

由于平面显示器(例如液晶显示器)解析度的逐渐增高，使得上千的输出缓冲放大器或缓冲电路必须制造于驱动集成电路内。为了在驱动集成电路内可以容纳这么多的缓冲放大器，因此必须减少每一缓冲放大器的面积，且必须降低每一缓冲放大器消耗的功率，特别是稳态(static)消耗功率。再者，鉴于大型显示面板中每一行(column)具有相当大的时间常数(time constant)，为了提供足够的驱动能力来驱动此大型面板，因此必须具有较小的稳定(settling)时间或者较大的回转率(slewrate)。简单来说，对于高解析度的大型显示面板而言，低功率、高速的输出缓冲电路是不可或缺的。

由此可见，上述现有的输出缓冲电路无法有效提供低消耗功率的高驱动能力，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的具有增强回转率的低功率、高速输出输出缓冲电路，以适用于高解析度/大型显示面板实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的输出缓冲电路存在的缺陷，而提供一种新型的具有增强回转率的输出缓冲电路，所要解决的技术问题是使其有效地对平面显示器的驱动电路提供高驱动能力，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种具有增强回转率(slewrate)的输出缓冲电路，包含：一输出级，包含一来源(source)晶体管(即电晶体，本文均称为晶体管)及一汲取(sink)晶体管，用以驱动一负载；一第一回转率增强晶体管，用以增强该来源晶体管及汲取晶体管其中一个的回转率；一第二回转率增强晶体管，用以增强该来源晶体管及汲取晶体管其中另一个的回转率；一第一控制电路，用以控制该第一回转率增强晶体管；以及一第二控制电路，用以控制该第二回转率增强晶体管；其中，当处于稳态时，该第一控制电路、第二控制电路分别关闭该第一回转率增强晶体管、第二回转率增强晶体管；当处于转态时，则分别开启该第一回转率增强晶体管、第二回转率增强晶体管。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的具有增强回转率的输出缓冲电路，其更包含一输入级，其包含至少一差动对(differential pair)，用以接收一输入信号。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种具有增强回转率(slew rate)的输出缓冲电路，包含：一输入级，用以接收一输入信号；一输出级，包含一来源(source)晶体管及一汲取(sink)晶体管，用以驱动一负载；一第一回转率增强晶体管，用以增强该汲取晶体管的电流汲取能力；一第二回转率增强晶体管，用以增强该来源晶体管的电流提供能力；一第一控制电路，用以控制该第一回转率增强晶体管；以及一第二控制电路，用以控制该第二回转率增强晶体管；其中，当处于稳态时，该第一控制电路、第二控制电路分别关闭该第一回转率增强晶体管、第二回转率增强晶体管；当处于高至低转态时，该第一控制电路开启该第一回转率增强晶体管；当处于低至高转态时，该第二控制电路开启该第二回转率增强晶体管。

前述的具有增强回转率的输出缓冲电路，其中所述的输入级包含至少一差动对(differential pair)。

前述的具有增强回转率的输出缓冲电路，其中所述的第一回转率增强晶体管为p型金氧半导体晶体管(PMOS)，其漏极(即汲极，本文均称为漏极)连接并控制该汲取晶体管的栅极；当处于高至低转态时，该开启的第一回转率增强晶体管开启该汲取晶体管，因而自该负载汲取电流。

前述的具有增强回转率的输出缓冲电路，其中所述的第一控制电路包含一p型金氧半导体晶体管(PMOS)，其宽度被设计使得该p型金氧半导体晶体管(PMOS)在稳态时，其漏极电位足够高而关闭该第一回转率增强晶体管；当处于高至低转态时，该p型金氧半导体晶体管(PMOS)的漏极电位足够低而开启该第一回转率增强晶体管。

前述的具有增强回转率的输出缓冲电路，其中所述的第二回转率增强晶体管为p型金氧半导体晶体管(PMOS)，其漏极连接并控制该输出级的输出节点；当处于低至高转态时，该开启的第二回转率增强晶体管提供电流至该负载。

前述的具有增强回转率的输出缓冲电路，其中所述的第二控制电路包含一p型金氧半导体晶体管(PMOS)，其宽度被设计使得该p型金氧半导体晶体管(PMOS)在稳态时，其漏极电位足够高而关闭该第二回转率增强晶体管；当处于低至高转态时，该p型金氧半导体晶体管(PMOS)的漏极电位足够低而开启该第二回转率增强晶体管。

本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种具有增强回转率(slew rate)的输出缓冲电路，包含：一输入级，用以接收一输入信号；一输出级，包含一来源(source)晶体管及一汲取(sink)晶体管，用以驱动一负载；一第一回转率增强晶体管，用以增强该来源晶体管的电流提供能力；一第二回转率增强晶体管，用以增强该汲取晶体管的电流汲取能力；一第一控制电路，用以控制该第一回转率增强晶体管；以及一第二控制电路，用以控制该第二回转率增强晶体管；其中，当处于稳态时，该第一控制电路、第二控制电路分别关闭该第一回转率增强晶体管、第二回转率增强晶体管；当处于低至高转态时，该第一控制电路开启该第一回转率增强晶体管；当处于高至低转态时，该第二控制电路开启该第二回转率增强晶体管。

前述的具有增强回转率的输出缓冲电路，其中所述的第一回转率增强晶体管为n型金氧半导体晶体管(NMOS)，其漏极连接并控制该来源晶体管的栅极(即闸极，本文均称为栅极)；当处于低至高转态时，该开启的第一回转率增强晶体管开启该来源晶体管，因而提供电流至该负载。

前述的具有增强回转率的输出缓冲电路，其中所述的第一控制电路包含一n型金氧半导体晶体管(NMOS)，其宽度被设计使得该n型金氧半导体晶体管(NMOS)在稳态时，其漏极电位足够低而关闭该第一回转率增强晶体管；当处于低至高转态时，该n型金氧半导体晶体管(NMOS)的漏极电位足够高而开启该第一回转率增强晶体管。

前述的具有增强回转率的输出缓冲电路，其中所述的第二回转率增强晶体管为n型金氧半导体晶体管(NMOS)，其漏极连接并控制该输出级的输出节点；当处于高至低转态时，该开启的第二回转率增强晶体管自该负载汲取电流。

前述的具有增强回转率的输出缓冲电路，其中所述的第二控制电路包含一n型金氧半导体晶体管(NMOS)，其宽度被设计使得该n型金氧半导体晶体管(NMOS)在稳态时，其漏极电位足够低而关闭该第二回转率增强晶体管；当处于高至低转态时，该n型金氧半导体晶体管(NMOS)的漏极电位足够高而开启该第二回转率增强晶体管。

本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：

根据本发明的一个实施例，第一回转率增强晶体管受控于第一控制电路，用以增强汲取晶体管的电流汲取能力，而第二回转率增强晶体管则受控于第二控制电路，用以增强来源晶体管的电流提供能力。其中，当处于稳态时，第一控制电路、第二控制电路分别关闭第一回转率增强晶体管、第二回转率增强晶体管。当处于高至低转态时，第一控制电路开启第一回转率增强晶体管；而当处于低至高转态时，第二控制电路开启第二回转率增强晶体管。

根据本发明的另一个实施例，第一回转率增强晶体管受控于第一控制电路，用以增强来源晶体管的电流提供能力，而第二回转率增强晶体管则受控于第二控制电路，用以增强汲取晶体管的电流汲取能力。其中，当处于稳态时，第一控制电路、第二控制电路分别关闭第一回转率增强晶体管、第二回转率增强晶体管。当处于低至高转态时，第一控制电路开启第一回转率增强晶体管；而当处于高至低转态时，第二控制电路开启第二回转率增强晶体管。

借由上述技术方案，本发明具有增强回转率的输出缓冲电路至少具有下列优点及有益效果：本发明可有效地对平面显示器的驱动电路提供高驱动能力。综上所述，本发明一种具增强回转率(slew rate)的输出缓冲电路。第一、第二回转率增强晶体管用以增强输出级的来源晶体管、汲取晶体管的回转率。当处于稳态时，第一、第二控制电路分别关闭第一、第二回转率增强晶体管；当处于转态时，则分别开启第一、第二回转率增强晶体管。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1显示本发明实施例的具有增强回转率(slew rate)的低功率、高速输出缓冲电路示意图。

图2显示本发明另一实施例的具有增强回转率的低功率、高速输出缓冲电路示意图。

10、20：输出缓冲电路 100、200：负载

M1-M2：第一差动对 M3-M4：电流镜

M6-M7：输出级 M5、M10、Mb：偏压晶体管

M8：第一回转率增强晶体管 M9：第二回转率增强晶体管

M11-M12：第二差动对 M13-M14：电流镜

M15-M17：第一控制电路 M18-M19：第一控制电路

Ib：电流源 in+：输入节点

in-：输入节点 out：输出节点

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有增强回转率的输出缓冲电路其具体实施方式、结构、特征及其功效，详细说明如后。

有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明，当可对本发明为达成预定目的所采取的技术手段及功效得一更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。

图1显示本发明实施例的具有增强回转率(slew rate)的低功率、高速输出缓冲电路10。在本实施例中，输出缓冲电路10可适用(但不限定)于驱动显示面板(例如液晶显示器，未显示于图式中)，特别是高解析度/大型显示面板。

输出缓冲电路10包含至少一差动对(differential pair)。在本实施例中，输出缓冲电路10包含第一差动对M1-M2及第二差动对M11-M12，二差动对是互相并联的。晶体管M1、M2、M11、M12为p型金氧半导体晶体管(PMOS)。第一差动对M1-M2(或称为PMOS(p型金氧半导体)输入级)受p型金氧半导体晶体管(PMOS)M5、Mb及电流源Ib的偏压，并以电流镜(currentmirror)M3-M4作为主动负载(active load)，该M3-M4为n型金氧半导体晶体管(NMOS)。第二差动对M11-M12受p型金氧半导体晶体管(PMOS)M10、Mb及电流源Ib的偏压，并以电流镜(n型金氧半导体晶体管)M13-M14作为主动负载。

互为串联的来源(source)晶体管(p型金氧半导体晶体管)M6及汲取(sink)晶体管(p型金氧半导体晶体管)M7共同形成输出缓冲电路10的输出级。输出级M6-M7的输出则用以驱动一负载100，其通常跟着显示面板的大小增减。在本实施例中，第一回转率增强晶体管(p型金氧半导体晶体管)M8是用以增强汲取(sink)晶体管M7的电流汲取能力。第一回转率增强晶体管M8受控于第一控制电路，其由p型金氧半导体晶体管(PMOS)M15、n型金氧半导体晶体管(NMOS)M16、M17所组成。在本实施例中，第二回转率增强晶体管(p型金氧半导体晶体管)M9是用以增强来源(source)晶体管M6的电流提供能力。第二回转率增强晶体管M9受控于第二控制电路，其由p型金氧半导体晶体管(PMOS)M18、n型金氧半导体晶体管(NMOS)M19所组成。

在电路的操作中，第一回转率增强晶体管M8在稳态(staticstate)时是关闭的，因此没有消耗功率。此处所称稳态是指输入节点in+的输入信号保持于高或低位准(而另一输入节点in-则连接至输出节点out)。类似的情形，第二回转率增强晶体管M9在稳态时也是关闭的。

在本实施例中，当处于高至低(high-to-low)转态时，第一控制电路M15-M17会打开晶体管M8，使得晶体管M8的漏极电位拉高。晶体管M8的漏极电性连接并控制汲取(sink)晶体管M7的栅极，使得汲取(sink)晶体管M7的栅至源极(gate-to-source)电压被拉高，因而自负载100汲取电流(或放电)。藉此，处于高至低(high-to-low)转态时的开启晶体管M8大大地增快反应时间(或回转率)，并因而增强了电流汲取能力。

当处于低至高(low-to-high)转态时，第二控制电路M18-M19会打开晶体管M9。由于晶体管M9的漏极电性连接至输出级M6-M7的输出节点out，因此晶体管M9会提供电流(或充电)给负载100。换句话说，晶体管M9提供辅助电流给负载100。藉此，处于低至高(low-to-high)转态时的开启晶体管M9大大地增快反应时间(或回转率)，并因而增强了电流提供能力。

晶体管M15的宽度可适当地设计使得晶体管M15的漏至源极(drain-to-source)电压VDS在稳态时可以保持足够小，因而第一控制电路M15-M17在稳态时，其输出电压足够大而足以关闭第一回转率增强晶体管M8。当处于高至低(high-to-low)转态时，通过第一控制电路M15-M17的电流会增强，因而增大晶体管M15的漏至源极(drain-to-source)电压VDS。藉此，第一控制电路M15-M17的输出变低，用以开启第一回转率增强晶体管M8。

类似的情形，晶体管M18的宽度可适当地设计使得晶体管M18的汲至源极(drain-to-source)电压VDS在稳态时可以保持足够小，因而第二控制电路M18-M19在稳态时，其输出电压足够大而足以关闭第二回转率增强晶体管M9。当处于低至高(low-to-high)转态时，通过第二控制电路M18-M19的电流会增强，因而增大晶体管M18的漏至源极(drain-to-source)电压VDS。藉此，第二控制电路M18-M19的输出变低，用以开启第二回转率增强晶体管M9。

图2显示本发明另一实施例的具有增强回转率的低功率、高速输出缓冲电路20。在本实施例中，输出缓冲电路20的电路架构类似于前一实施例的输出缓冲电路10。

输出缓冲电路20包含第一差动对(n型金氧半导体晶体管)M1-M2(或称为n型金氧半导体晶体管(NMOS)输入级)，其受n型金氧半导体晶体管(NMOS)M5、Mb及电流源I b的偏压，并以电流镜(current mirror)(p型金氧半导体晶体管)M3-M4作为主动负载(active load)。输出缓冲电路20还包含第二差动对(n型金氧半导体晶体管)M11-M12，其与第一差动对M1-M2互相并联。第二差动对M11-M12受n型金氧半导体晶体管(NMOS)M10、Mb及电流源Ib的偏压，并以电流镜(p型金氧半导体晶体管)M13-M14作为主动负载。互为串联的来源(source)晶体管(p型金氧半导体晶体管)M6及汲取(sink)晶体管(p型金氧半导体晶体管)M7共同形成输出缓冲电路20的输出级。输出级M6-M7的输出则用以驱动一负载200。在本实施例中，第一回转率增强晶体管(n型金氧半导体晶体管)M8是用以增强来源(source)晶体管M6的电流提供能力。第一回转率增强晶体管M8受控于第一控制电路，其由p型金氧半导体晶体管(PMOS)M15、p型金氧半导体晶体管(PMOS)M16、n型金氧半导体晶体管(NMOS)17所组成。在本实施例中，第二回转率增强晶体管(n型金氧半导体晶体管)M9是用以增强汲取(sink)晶体管M7的电流汲取能力。第二回转率增强晶体管M9受控于第二控制电路，其由p型金氧半导体晶体管(PMOS)M18、n型金氧半导体晶体管(NMOS)M19所组成。

在电路的操作中，第一回转率增强晶体管M8和第二回转率增强晶体管M9在稳态(static state)时是关闭的。在本实施例中，当处于低至高(low-to-high)转态时，第一控制电路M15-M17会打开晶体管M8，使得晶体管M8的漏极电位拉低。晶体管M8的漏极电性连接并控制来源(source)晶体管M6的栅极，使得来源(source)晶体管M6的源至栅极(source-to-gate)电压被拉高，因而提供电流(或充电)给负载200。藉此，处于低至高(low-to-high)转态时的开启晶体管M8大大地增快反应时间(或回转率)，并因而增强了电流提供能力。

当处于高至低(high-to-low)转态时，第二控制电路M18-M19会打开晶体管M9。由于晶体管M9的漏极电性连接至输出级M6-M7的输出节点out，因此晶体管M9会自负载200汲取电流。换句话说，晶体管M9自负载200辅助汲取电流。藉此，处于高至低(high-to-low)转态时的开启晶体管M9大大地增快反应时间(或回转率)，并因而增强了电流汲取能力。

晶体管M17的宽度可适当地设计使得晶体管M17的漏至源极(drain-to-source)电压VDS在稳态时可以保持足够小，因而第一控制电路M15-M17在稳态时，其输出电压足够小而足以关闭第一回转率增强晶体管M8。当处于低至高(l ow-to-high)转态时，通过第一控制电路M15-M17的电流会增强，因而增大晶体管M17的漏至源极(drain-to-source)电压VDS。藉此，第一控制电路M15-M17的输出变高，用以开启第一回转率增强晶体管M8。

类似的情形，晶体管M19的宽度可适当地设计使得晶体管M19的漏至源极(drain-to-source)电压VDS在稳态时可以保持足够小，因而第二控制电路M18-M19在稳态时，其输出电压足够小而足以关闭第二回转率增强晶体管M9。当处于高至低(high-to-low)转态时，通过第二控制电路M18-M19的电流会增强，因而增大晶体管M19的漏至源极(drain-to-source)电压VDS。藉此，第二控制电路M18-M19的输出变高，用以开启第二回转率增强晶体管M9。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims

1.一种具有增强回转率的输出缓冲电路，其特征在于其包含：

一输入级，用以接收一输入信号；

一输出级，包含一来源晶体管及一汲取晶体管，用以驱动一负载；

一第一回转率增强晶体管，用以增强该汲取晶体管的电流汲取能力；

一第二回转率增强晶体管，用以增强该来源晶体管的电流提供能力；

一第一控制电路，用以控制该第一回转率增强晶体管；以及

一第二控制电路，用以控制该第二回转率增强晶体管；

其中，当处于稳态时，该第一控制电路、第二控制电路分别关闭该第一回转率增强晶体管、第二回转率增强晶体管；当处于高至低转态时，该第一控制电路开启该第一回转率增强晶体管；当处于低至高转态时，该第二控制电路开启该第二回转率增强晶体管；

所述的第一回转率增强晶体管为p型金氧半导体晶体管，其漏极连接并控制该汲取晶体管的栅极；当处于高至低转态时，该开启的第一回转率增强晶体管开启该汲取晶体管，因而自该负载汲取电流；

所述的第二回转率增强晶体管为p型金氧半导体晶体管，其漏极连接并控制该输出级的输出节点；当处于低至高转态时，该开启的第二回转率增强晶体管提供电流至该负载。

2.根据权利要求1所述的具有增强回转率的输出缓冲电路，其特征在于其中所述的输入级包含至少一差动对。

3.根据权利要求1所述的具有增强回转率的输出缓冲电路，其特征在于其中所述的第一控制电路包含一p型金氧半导体晶体管，其宽度被设计使得该p型金氧半导体晶体管在稳态时，其漏极电位足够高而关闭该第一回转率增强晶体管；当处于高至低转态时，该p型金氧半导体晶体管的漏极电位足够低而开启该第一回转率增强晶体管。

4.根据权利要求1所述的具有增强回转率的输出缓冲电路，其特征在于其中所述的第二控制电路包含一p型金氧半导体组成晶体管，其宽度被设计使得该p型金氧半导体晶体管在稳态时，其漏极电位足够高而关闭该第二回转率增强晶体管；当处于低至高转态时，该p型金氧半导体晶体管的漏极电位足够低而开启该第二回转率增强晶体管。

5.一种具有增强回转率的输出缓冲电路，其特征在于其包含：

一输入级，用以接收一输入信号；

一第一回转率增强晶体管，用以增强该来源晶体管的电流提供能力；

一第二回转率增强晶体管，用以增强该汲取晶体管的电流汲取能力；

一第一控制电路，用以控制该第一回转率增强晶体管；以及

一第二控制电路，用以控制该第二回转率增强晶体管；

其中，当处于稳态时，该第一控制电路、第二控制电路分别关闭该第一回转率增强晶体管、第二回转率增强晶体管；当处于低至高转态时，该第一控制电路开启该第一回转率增强晶体管；当处于高至低转态时，该第二控制电路开启该第二回转率增强晶体管；

所述的第一回转率增强晶体管为n型金氧半导体晶体管，其漏极连接并控制该来源晶体管的栅极；当处于低至高转态时，该开启的第一回转率增强晶体管开启该来源晶体管，因而提供电流至该负载；

所述的第二回转率增强晶体管为n型金氧半导体晶体管，其漏极连接并控制该输出级的输出节点；当处于高至低转态时，该开启的第二回转率增强晶体管自该负载汲取电流。

6.根据权利要求5所述的具有增强回转率的输出缓冲电路，其特征在于其中所述的输入级包含至少一差动对。

7.根据权利要求5所述的具有增强回转率的输出缓冲电路，其特征在于其中所述的第一控制电路包含一n型金氧半导体晶体管，其宽度被设计使得该n型金氧半导体晶体管在稳态时，其漏极电位足够低而关闭该第一回转率增强晶体管；当处于低至高转态时，该n型金氧半导体晶体管的漏极电位足够高而开启该第一回转率增强晶体管。

8.根据权利要求5所述的具有增强回转率的输出缓冲电路，其特征在于其中所述的第二控制电路包含一n型金氧半导体晶体管，其宽度被设计使得该n型金氧半导体晶体管在稳态时，其漏极电位足够低而关闭该第二回转率增强晶体管；当处于高至低转态时，该n型金氧半导体晶体管的漏极电位足够高而开启该第二回转率增强晶体管。