CN106487374B - 一种高速模拟电压信号缓冲器、芯片及通信终端 - Google Patents

一种高速模拟电压信号缓冲器、芯片及通信终端 Download PDF

Info

Publication number
CN106487374B
CN106487374B CN201611270447.6A CN201611270447A CN106487374B CN 106487374 B CN106487374 B CN 106487374B CN 201611270447 A CN201611270447 A CN 201611270447A CN 106487374 B CN106487374 B CN 106487374B
Authority
CN
China
Prior art keywords
transistor
voltage signal
analog voltage
speed analog
signal buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611270447.6A
Other languages
English (en)
Other versions
CN106487374A (zh
Inventor
林升
白云芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanchip Tianjin Electronic Technology Co Ltd
Original Assignee
Vanchip Tianjin Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanchip Tianjin Electronic Technology Co Ltd filed Critical Vanchip Tianjin Electronic Technology Co Ltd
Priority to CN201611270447.6A priority Critical patent/CN106487374B/zh
Publication of CN106487374A publication Critical patent/CN106487374A/zh
Application granted granted Critical
Publication of CN106487374B publication Critical patent/CN106487374B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种高速模拟电压信号缓冲器、芯片及通信终端。该高速模拟电压信号缓冲器包括多个电阻、多个晶体管、两个电流源和一个运算放大器。本发明采用特殊的动态偏置调整方法，可以大幅提升电压缓冲器在输入信号变化时的工作电流，而在输入信号没有变化时保持其工作电流较小，从而在不提升整体功耗的前提下，大幅提升电压缓冲器的工作速度。

Description

一种高速模拟电压信号缓冲器、芯片及通信终端
技术领域
本发明涉及一种模拟电压信号缓冲器，尤其涉及一种采用动态偏置调整方法实现的高速模拟电压信号缓冲器，同时也涉及包括该高速模拟电压信号缓冲器的芯片及通信终端，属于模拟集成电路技术领域。
背景技术
在模拟集成电路中，模拟电压信号缓冲器是使用最为广泛的电路模块之一，其主要作用在于完成对微弱电压信号的缓冲，使得微弱的电压信号可以传输至较重的负载电路上。
图1所示为现有技术中，一个典型的模拟电压信号缓冲器(以下简称电压缓冲器)的基本结构。它主要是由一个差分入、单端输出的运算放大器(以下简称为运算放大器)构成，运算放大器的负输入端与输出端短接形成单位增益负反馈结构，运算放大器的正输入端作为电压缓冲器的输入端，运算放大器的输出作为电压缓冲器的输出端，其整体功能是输出端的电压信号跟随输入端信号变化。
在现有技术中，为了驱动较大的负载电路，通常采用提高电压缓冲器中运算放大器的工作电流的方法实现，但是这样会增加电压缓冲器的功耗。例如在申请号为201410359994.6的中国专利申请中，清华大学提供了一种带有高频补偿的模拟电压缓冲器电路。它包括：主电压缓冲器；与主电压缓冲器相连的主负载网络；高频补偿电路，高频补偿电路与主电压缓冲器相连，高频补偿电路包括：次电压缓冲器；与次电压缓冲器相连的次负载网络，次电压缓冲器通过次负载网络与主电压缓冲器相连，其中，在低频或直流时高频补偿电路不对主电压缓冲器构成影响，在高频时高频补偿电路对主电压缓冲器进行电流补偿。该电路能在高频时将补偿电流送入至主电压缓冲器以补偿主负载网络的负载电流效应进行电流补偿，提高电压缓冲器在高频输入下的线性，扩展工作带宽。
发明内容
本发明所要解决的首要技术问题在于提供一种高速模拟电压信号缓冲器。
本发明所要解决的另一技术问题在于提供一种包括该高速模拟电压信号缓冲器的芯片及通信终端。
为了实现上述发明目的，本发明采用下述技术方案：
根据本发明实施例的第一方面，提供一种高速模拟电压信号缓冲器，包括多个电阻、多个晶体管、两个电流源和一个运算放大器；其中，
第一晶体管和第二晶体管的栅极分别连接所述高速模拟电压信号缓冲器的输出端和输入端，第一晶体管和第二晶体管的源极均连接到第七晶体管的漏极，第一晶体管和第二晶体管的漏极分别连接到第三晶体管和第四晶体管的漏极；
第七晶体管的漏极和栅极分别连接到运算放大器的正输入端和输出端，第七晶体管的源极接地；
第三晶体管和第四晶体管的源极均连接电源，第一电阻串联在第三晶体管的栅极和漏极之间，第二电阻串联在第四晶体管的栅极和漏极之间，第三晶体管和第四晶体管的栅极短接在一起；
第五晶体管和第六晶体管的栅极分别连接第三晶体管和第四晶体管的漏极，第五晶体管和第六晶体管的源极均连接电源，第五晶体管和第六晶体管的漏极分别连接第十晶体管和第十一晶体管的漏极；
第十晶体管和第十一晶体管的源极均接地，第十晶体管和第十一晶体管的栅极短接在一起并连接至第十晶体管的漏极；第六晶体管和第十一晶体管的漏极均连接所述高速模拟电压信号缓冲器的输出端；
第八晶体管和第九晶体管的栅极分别连接所述高速模拟电压信号缓冲器的输出端和输入端，第八晶体管和第九晶体管的漏极均连接电源，第八晶体管和第九晶体管的源极分别通过第一电流源和第二电流源接地；
第三电阻串联在第八晶体管的源极和运算放大器的负输入端之间，第四电阻串联在第九晶体管的源极和运算放大器的负输入端之间。
其中较优地，所述运算放大器形成两级结构，第一级为五管全差分运算放大器，采用二极管连接方式形成共模反馈电路，以稳定第一级的输出共模电压；第二级为双输入单输出结构，形成电压缓冲器。
其中较优地，当所述电压缓冲器处于静态工作时，第一晶体管和第二晶体管的栅源电压差等于第八晶体管和第九晶体管的栅源电压差。
其中较优地，当第一晶体管和第二晶体管与第八晶体管和第九晶体管的尺寸相同时，第一级的静态工作电流等于所述电流源的输出电流，第二级的静态工作电流由第三晶体管、第四晶体管、第五晶体管和第六晶体管的镜像关系决定。
根据本发明实施例的第二方面，提供一种集成电路芯片，其中包括有上述的高速模拟电压信号缓冲器。
根据本发明实施例的第三方面，提供一种通信终端，其中包括有上述的高速模拟电压信号缓冲器。
与现有技术相比较，本发明所提供的高速模拟电压信号缓冲器采用特殊的动态偏置调整方法，可以大幅提升电压缓冲器在输入信号变化时的工作电流，而在输入信号没有变化时保持其工作电流较小，从而在不提升整体功耗的前提下，大幅提升电压缓冲器的工作速度。
附图说明
图1是现有技术中，一个典型的模拟电压信号缓冲器的基本结构示意图；
图2是本发明所提供的高速模拟电压信号缓冲器的电路原理图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容做进一步的详细说明。
如图2所示，本发明所提供的高速模拟电压信号缓冲器主要由电阻R1～R4、晶体管(优选为MOS管)M1～M11、电流源I1～I2和一个运算放大器A1组成，它们之间的具体连接关系说明如下：晶体管M1和M2的栅极分别连接至本高速模拟电压信号缓冲器的输出端Vout和输入端Vin上，晶体管M1和M2的源极均连接到晶体管M7的漏极，晶体管M1和M2的漏极分别连接到晶体管M3和M4的漏极上；晶体管M7的漏极和栅极分别连接到运算放大器A1的正输入端和输出端，晶体管M7的源极连接到地线上；晶体管M3和M4的源极均连接至电源VDD上，电阻R1串联在晶体管M3的栅极和漏极之间，电阻R2串联在晶体管M4的栅极和漏极之间，晶体管M3和M4的栅极短接在一起；晶体管M5和M6的栅极分别连接至晶体管M3和M4的漏极，晶体管M5和M6的源极均连接至电源VDD上，晶体管M5和M6的漏极分别连接至晶体管M10和M11的漏极；晶体管M10和M11的源极均连接至地线上，晶体管M10和M11的栅极短接在一起并连接至M10的漏极上；晶体管M6和M11的漏极均连接至本高速模拟电压信号缓冲器的输出端Vout上；晶体管M8和M9的栅极分别连接到本高速模拟电压信号缓冲器的输出端Vout和输入端Vin上，晶体管M8和M9的漏极均连接至电源VDD，晶体管M8和M9的源极分别通过电流源I1和I2连接至地线上；电阻R3串联在晶体管M8的源极和运算放大器A1的负输入端之间，电阻R4串联在晶体管M9的源极和运算放大器A1的负输入端之间。
该高速模拟电压信号缓冲器的工作原理如下：通过运算放大器A1所连接的外围电路，使该运算放大器A1形成了两级结构：第一级为五管全差分运算放大器，其采用二极管连接方式形成简单的共模反馈电路，以稳定第一级的输出共模电压。为了提高增益加入电阻R1与R2，这样对于差模输出电压而言，晶体管M3与M4的栅极相当于是虚地点，因此晶体管M3与M4表现的更像电流源。第二级为双输入单输出结构，形成电压缓冲器。当电压缓冲器处于静态工作时，由于单位增益负反馈的作用，有Vout＝Vin，此时由于内部反馈环路的作用，晶体管M1、M2的栅源电压差Vgs等于晶体管M8、M9的栅源电压差Vgs。当晶体管M1、M2与晶体管M8、M9的尺寸相同时，第一级的静态工作电流就等于电流源的输出(I1＝I2)，而第二级的静态工作电流由晶体管M3、M4和晶体管M5、M6的镜像关系决定。假设当电压缓冲器稳定时，Vout＝Vin＝VCM，晶体管M7的漏端电压为VCM—Vgs，因此晶体管M1与M2的栅源电压差均为Vgs，与晶体管M8和M9相同，因此当电压缓冲器处于静态时，第一级结构中每路电流均与I1相同。当Vin端出现一个向上的阶跃信号时，Vin端电压变为VCM+ΔV，此时Vout端还没有变化，因此在动态偏置环路的作用下，M7的漏端电压变为VCM－Vgs+ΔV/2，所以M1的栅源电压差变为Vgs－ΔV/2，而M2的栅源电压差变为Vgs+ΔV/2，因此M1支路电流消失，而M2支路出现瞬间大电流，再由于第二级的镜像作用，M11没有电流，M6流过很大的电流，因此短时间内将Vout值充电到VCM+ΔV，使得Vout与Vin再次相等，均为VCM+ΔV，而此时晶体管M7的漏电电压变为VCM+ΔV－Vgs，因此M1和M2的栅源电压差恢复为Vgs，工作电流退会到静态偏置值I1。
在本发明的一个实施例中，电阻R1～R4优选为30KΩ的贴片电阻，电流源I1和I2的工作电流优选为12uA。经过实验证实，该高速模拟电压信号缓冲器驱动80pF电容从0.8V变化到2.4V需时小于200ns而且平均工作电流约为220μA，失调电压约为±5mV，静态工作电流约140μA，瞬间动态电流平均为2mA。由此可以看出，本发明所提供的高速模拟电压信号缓冲器通过采用动态偏置调整方法仅在输入信号发生变化时其工作电流才会变大数倍，而在输入信号停止变化后工作电流退回较小的静态值，在保持较低的平均功耗基础上大幅提升了模拟电压信号缓冲器对变化信号的缓冲速度，从而实现了很高的动态驱动能力。
上述实施例中所示出的高速模拟电压信号缓冲器可以被用在芯片(例如模拟集成电路芯片)中。对于该模拟集成电路芯片中的高速模拟电压信号缓冲器的具体结构，在此就不再一一详述了。
另外，上述高速模拟电压信号缓冲器还可以被用在通信终端中，作为模拟集成电路的重要组成部分。这里所说的通信终端是指可以在移动环境中使用，支持GSM、EDGE、TD_SCDMA、TDD_LTE、FDD_LTE等多种通信制式的计算机设备，包括移动电话、笔记本电脑、平板电脑、车载电脑等。此外，本发明所提供的技术方案也适用于其他模拟集成电路应用的场合，例如通信基站等。
上面对本发明所提供的高速模拟电压信号缓冲器、芯片及通信终端进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质精神的前提下对它所做的任何显而易见的改动，都将构成对本发明专利权的侵犯，将承担相应的法律责任。

Claims (5)

1.一种高速模拟电压信号缓冲器，其特征在于包括多个电阻、多个晶体管、两个电流源和一个运算放大器；其中，
第一晶体管和第二晶体管的栅极分别连接所述高速模拟电压信号缓冲器的输出端和输入端，第一晶体管和第二晶体管的源极均连接到第七晶体管的漏极，第一晶体管和第二晶体管的漏极分别连接到第三晶体管和第四晶体管的漏极；
第七晶体管的漏极和栅极分别连接到运算放大器的正输入端和输出端，第七晶体管的源极接地；
第三晶体管和第四晶体管的源极均连接电源，第一电阻串联在第三晶体管的栅极和漏极之间，第二电阻串联在第四晶体管的栅极和漏极之间，第三晶体管和第四晶体管的栅极短接在一起；
第五晶体管和第六晶体管的栅极分别连接第三晶体管和第四晶体管的漏极，第五晶体管和第六晶体管的源极均连接电源，第五晶体管和第六晶体管的漏极分别连接第十晶体管和第十一晶体管的漏极；
第十晶体管和第十一晶体管的源极均接地，第十晶体管和第十一晶体管的栅极短接在一起并连接至第十晶体管的漏极；第六晶体管和第十一晶体管的漏极均连接所述高速模拟电压信号缓冲器的输出端；
第八晶体管和第九晶体管的栅极分别连接所述高速模拟电压信号缓冲器的输出端和输入端，第八晶体管和第九晶体管的漏极均连接电源，第八晶体管和第九晶体管的源极分别通过第一电流源和第二电流源接地；
第三电阻串联在第八晶体管的源极和运算放大器的负输入端之间，第四电阻串联在第九晶体管的源极和运算放大器的负输入端之间。
2.如权利要求1所述的高速模拟电压信号缓冲器，其特征在于：
当所述高速模拟电压信号缓冲器处于静态工作时，第一晶体管和第二晶体管的栅源电压差等于第八晶体管和第九晶体管的栅源电压差。
3.如权利要求1所述的高速模拟电压信号缓冲器，其特征在于：
当第一晶体管和第二晶体管与第八晶体管和第九晶体管的尺寸相同时，第一级的静态工作电流等于所述电流源的输出电流，第二级的静态工作电流由第三晶体管、第四晶体管、第五晶体管和第六晶体管的镜像关系决定。
4.一种集成电路芯片，其特征在于所述集成电路芯片中包括有权利要求1～3中任意一项所述的高速模拟电压信号缓冲器。
5.一种通信终端，其特征在于所述通信终端中包括有权利要求1～3中任意一项所述的高速模拟电压信号缓冲器。
CN201611270447.6A 2016-12-31 2016-12-31 一种高速模拟电压信号缓冲器、芯片及通信终端 Active CN106487374B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611270447.6A CN106487374B (zh) 2016-12-31 2016-12-31 一种高速模拟电压信号缓冲器、芯片及通信终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611270447.6A CN106487374B (zh) 2016-12-31 2016-12-31 一种高速模拟电压信号缓冲器、芯片及通信终端

Publications (2)

Publication Number Publication Date
CN106487374A CN106487374A (zh) 2017-03-08
CN106487374B true CN106487374B (zh) 2022-09-20

Family

ID=58285218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611270447.6A Active CN106487374B (zh) 2016-12-31 2016-12-31 一种高速模拟电压信号缓冲器、芯片及通信终端

Country Status (1)

Country Link
CN (1) CN106487374B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4057506A4 (en) * 2019-11-28 2022-11-02 Huawei Technologies Co., Ltd. OPERATIONAL AMPLIFIER, CHIP AND ELECTRONIC DEVICE
CN112468101B (zh) * 2021-01-28 2021-04-30 上海灵动微电子股份有限公司 超低静态功耗的缓冲器
CN117453605B (zh) * 2023-12-26 2024-04-12 深圳市芯波微电子有限公司 信号输出缓冲器、信号芯片和印制电路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714868A (zh) * 2008-09-30 2010-05-26 奇景光电股份有限公司 输出缓冲器及使用该输出缓冲器的源极驱动器
CN102412824A (zh) * 2011-12-02 2012-04-11 上海贝岭股份有限公司 一种差分参考电压缓冲器
CN103368515A (zh) * 2012-03-30 2013-10-23 中国科学院微电子研究所 一种巴特沃斯型滤波器
CN103575964A (zh) * 2012-07-19 2014-02-12 快捷半导体(苏州)有限公司 一种功率开关管的过流检测电路和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714555B1 (ko) * 2006-07-10 2007-05-07 삼성전기주식회사 넓은 이득 변동폭 및 넓은 대역폭을 갖는 가변이득 증폭기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714868A (zh) * 2008-09-30 2010-05-26 奇景光电股份有限公司 输出缓冲器及使用该输出缓冲器的源极驱动器
CN102412824A (zh) * 2011-12-02 2012-04-11 上海贝岭股份有限公司 一种差分参考电压缓冲器
CN103368515A (zh) * 2012-03-30 2013-10-23 中国科学院微电子研究所 一种巴特沃斯型滤波器
CN103575964A (zh) * 2012-07-19 2014-02-12 快捷半导体(苏州)有限公司 一种功率开关管的过流检测电路和方法

Also Published As

Publication number Publication date
CN106487374A (zh) 2017-03-08

Similar Documents

Publication Publication Date Title
Lee et al. Design of low-power analog drivers based on slew-rate enhancement circuits for CMOS low-dropout regulators
CN101621292B (zh) 开关电容积分器
CN102880219B (zh) 一种具有动态补偿特性的线性稳压器
US8193861B2 (en) Differential amplifier
Lu et al. A low-power high-speed class-AB buffer amplifier for flat-panel-display application
US10101758B2 (en) Linear regulator with real-time frequency compensation function
WO2023005806A1 (zh) 一种具有电源抑制功能的ldo电路、芯片及通信终端
CN106487374B (zh) 一种高速模拟电压信号缓冲器、芯片及通信终端
US7733182B2 (en) Hybrid class AB super follower
US7436261B2 (en) Operational amplifier
CN103684279A (zh) 用于改进mos晶体管线性度的电路
TWI516021B (zh) 射頻功率放大器與電子系統
US20240143006A1 (en) Adaptive overshoot-voltage suppression circuit, reference circuit, chip and communication terminal
CN110908423A (zh) 级联互补源极跟随器以及控制电路
EP3444945A1 (en) Oscillator
JP3491910B2 (ja) 演算増幅器
US20230327621A1 (en) Device for copying a current
JP3500353B2 (ja) ユニティーゲインバッファ
CN106656056B (zh) 用于运算放大器的动态电流源电路、芯片及通信终端
JP3217818U (ja) チップ回路用の超低圧二段リング型電圧制御発振器
US9229467B2 (en) Bandgap reference circuit and related method
CN112558668B (zh) 一种基于斩波技术的ldo电路
US20160056766A1 (en) Fast recovery scheme of transconductance gain for folded cascode amplifier
WO2015094198A1 (en) Low power electrostatic discharge robust linear driver
CN114840051A (zh) 低功耗高瞬态响应无片外电容低压差线性稳压器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant