CN103368515A - 一种巴特沃斯型滤波器 - Google Patents

Abstract

本发明公开了一种巴特沃斯型滤波器。该巴特沃斯型滤波器采用了数字可编程Gm单元实现了滤波器Q值和增益的可调谐功能，并采用5位电容阵列实现了滤波器的带宽可调谐，由一个一阶Gm-C低通滤波器、两个Tow-Thomas二阶节Gm-C低通滤波器通过级联法级联组成。本发明的巴特沃斯型滤波器解决了滤波器因工艺偏差所引起的带宽偏移和滤波器Q值变化导致滤波器性能变差的问题，并且可以实现小幅度的增益调节。

Description

一种巴特沃斯型滤波器

技术领域

本发明涉及微电子行业集成电路技术领域，尤其涉及一种巴特沃斯型滤波器。

背景技术

近年来，超宽带(UWB)系统成为一个通信领域研究的热门课题。UWB具有抗干扰性能强、传输速率高、发射功率小等诸多优势，主要应用与室内通信、高速WLAN、家庭网络、安全检测、位置测定、雷达等领域。目前，UWB技术主要有两种调制方案，一种是脉冲调制，一种是多边带调制。这两种法案互有优缺点，并都有研究成果陆续发表出来。

在中国，频谱段4.2-4.8GHz和6.2GHz-9GHz是可以作为超宽带系统应用的频段。在采用MB-UWB技术下，这些频段被分割成12个带宽为264MHz的子频段，因此，每一个信道的带宽为264MHz，经过混频器下变频之后，就需要一个具有264MHz带宽的低通滤波器进行信道滤波。面向UWB系统的低通滤波器设计主要采用跨导器-电容结构设计，实现方案主要有级联法和网络综合法两种，其中网络综合法的设计较为复杂，本发明采用级联法进行设计。

图1为现有技术中级联型巴特沃斯型滤波器采用的方案示意图。如图1所示，该巴特沃斯型滤波器的跨导单元均为固定的跨导单元，而各个电容为可调电容或可编程电容阵列，也就是说，其采用固定跨导单元而通过电容阵列实现巴特沃斯型滤波器带宽的调整。巴特沃斯型滤波器的Q值的大小决定了其带外抑制性能好坏，进而导致滤波器的幅频特性的好坏，如果Q值发生较大的变化，会导致巴特沃斯型滤波器的性能恶化，在Q值变大的情况下，通常会导致滤波器的幅频特性曲线在截止频率处出现一个“尖峰”，相反，在Q值变小的情况下，滤波器的带外抑制会变差。

申请人意识到上述巴特沃斯型低通滤波器存在如下缺点：由于跨导单元为固定值，仅仅通过改变电容阵列来调整滤波器带宽经常会导致电路的增益无法控制；另外，巴特沃斯型滤波器的幅频特性也受工艺变化影响很大。

发明内容

(一)要解决的技术问题

为解决上述的一个或多个问题，本发明提供了一种巴特沃斯型低通滤波器，以解决滤波器因工艺偏差造成的增益和幅频特性变差的问题。

(二)技术方案

根据本发明的一个方面，提供了一种巴特沃斯型滤波器。该巴特沃斯型滤波器包括：第一级1阶低通滤波器，其两差分输入端分别与巴特沃斯型滤波器的两差分信号输入端相连，包括固定不可调跨导单元和可编程电容阵列，用于为总体滤波器提供一个单级极点，进行第一级滤波；第二级托尔-汤姆斯型二阶节电路；其两差分输入端分别与第一级1阶低通滤波器的两差分输出端相连，包括可调跨导单元和可编程电容阵列，用于实现两个共轭极点，进行第二级滤波；第三级托尔-汤姆斯型二阶节电路，其两差分输入端分别与第二级托尔-汤姆斯型二阶节电路的两差分输出端相连，其两差分输出端分别与巴特沃斯型滤波器的两差分输出端相连，包括可调跨导单元和可编程电容阵列，用于实现两个共轭极点，进行第三级滤波。

(三)有益效果

从上述技术方案可以看出，本发明巴特沃斯型滤波器的有益效果是：

(1)本发明提供的巴特沃斯型滤波器，其带外抑制减小时，通过调节相应的可编程跨导单元来增大第二级托尔-汤姆斯型二阶节电路的Q值，也就是提高了总体滤波器电路的Q值，进而使带外抑制增加；相反，当滤波器在截止频率附近出现“尖峰”时，可以通过调节相应的可编程跨导单元来降低第二级托尔-汤姆斯型二阶节电路的Q值，也就是降低了总体滤波器电路的Q值，进而使“尖峰”消除，使带外抑制下降，这样，可以使总体滤波器的幅频特性变的更加符合预期目标；

(2)本发明提供的巴特沃斯型滤波器，其增益因工艺等因素发生变化时，通过同时调整第二级高Q值二阶节电路的增益和第三级低Q值二阶节电路的增益，可以将滤波器电路的增益调整到预期值；

(3)本发明提供的巴特沃斯型滤波器，以一个一阶跨导器-电容型低通滤波器和两个托尔-汤姆斯型二阶节电路级联的方式实现滤波器，可以分别对各级电路的参数进行调整，进而实现对整个滤波器总体电路的各个参数的控制；

(4)本发明提供的巴特沃斯型滤波器，其中的电容以电容阵列的方式实现，以方便对滤波器的带宽进行调节。当滤波器的带宽因工艺等因素变大时，可以增加电容阵列的控制字，使电容阵列的有效电容值变大，进而使滤波器带宽降低到预期值；相反，则可以通过降低电容阵列的有效电容值，使滤波器的带宽增大到预期值；

(5)本发明提供的巴特沃斯型滤波器，电路中所有可编程电路单元，均以8421BCD码字的方式实现，以实现对电路各项指标的调整以等步长的方式进行，而调整范围和调整精度也在设计之初按照上文中所述的调谐原理进行设计，以实现最佳的调谐性能。

附图说明

图1为现有技术巴特沃斯型低通滤波器结构示意图；

图2为本发明实施例5阶巴特沃斯型低通滤波器结构示意图；

图3为本发明实施例5阶巴特沃斯型低通滤波器中第一级1阶低通滤波器结构示意图；

图4为本发明实施例5阶巴特沃斯型低通滤波器中第二级托尔-汤姆斯型二阶节电路的结构示意图；

图5为本发明实施例5阶巴特沃斯型低通滤波器中第三级托尔-汤姆斯型二阶节电路的结构示意图；

图6为本发明实施例5阶巴特沃斯型低通滤波器中跨导单元的输入输出端定义示意图；

图7为本发明实施例5阶巴特沃斯型低通滤波器中固定跨导单元的电路原理图；

图8为本发明实施例5阶巴特沃斯型低通滤波器中第五跨导单元Gm5的电路原理图；

图9为本发明实施例5阶巴特沃斯型低通滤波器中第四跨导单元Gm4(或者第八跨导单元Gm8)的电路原理图；

图10为本发明实施例5阶巴特沃斯型低通滤波器中第q1跨导单元Gm_q1(或者第g1跨导单元Gm_g1)的电路原理图；

图11为本发明实施例5阶巴特沃斯型低通滤波器中第q2跨导单元Gm_q2(或者第g2跨导单元Gm_g2)的电路原理图；

图12为本发明实施例5阶巴特沃斯型低通滤波器中第q3跨导单元Gm_q3(或者第g3跨导单元Gm_g3)的电路原理图；

图13为本发明实施例5阶巴特沃斯型低通滤波器中第qfix跨导单元Gm_qfix的电路原理图；

图14为本发明实施例5阶巴特沃斯型低通滤波器中第gfix跨导单元Gm_gfix的电路原理图；

图15为本发明实施例5阶巴特沃斯型低通滤波器中可调谐电容阵列的电路原理图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明解决上述技术问题的技术方案如下：5阶巴特沃斯型低通滤波器的第二级和第三级通过托尔-汤姆斯型二阶节电路的Q值和增益的变化可以通过对可编程跨导单元的跨导值进行调整而实现，进而对总体滤波器的Q值和增益进行调整。而前面已经提到，滤波器的Q值与幅频特性直接相关，因此，对总体滤波器的Q值和增益进行调整，就可以改善因工艺偏差造成的总体滤波器幅频特性恶化和增益的变化问题。

在本发明的一个示例性实施例中，提供了一种巴特沃斯型低通滤波器。图2为本发明实施例巴特沃斯型低通滤波器的结构示意图。如图2所示，该5阶巴特沃斯型低通滤波器由依次连接的第一级1阶低通滤波器、第二级托尔-汤姆斯型二阶节电路和第三级托尔-汤姆斯型二阶节电路组成。其中，第一级1阶低通滤波器的第一差分输入端和第二差分输入端分别与5阶巴特沃斯型低通滤波器的第一差分信号输入端和第二差分信号输入端相连，其用于为总体滤波器提供一个单级极点，实现初步的滤波功能。第二级托尔-汤姆斯型二阶节电路的第一差分输入端和第二差分输入端分别与第一级1阶低通滤波器的第一差分输出端和第二差分输出端相连，其用于为总体滤波器提供两个极点，并提供较大的带外抑制。第三级托尔-汤姆斯型二阶节电路的第一差分输入端和第二差分输入端分别与第二级托尔-汤姆斯型二阶节电路的第一差分输出端和第二差分输出端相连，而第三级托尔-汤姆斯型二阶节电路的第一差分输出端和第二差分输出端分别与5阶巴特沃斯型低通滤波器的第一差分输出端和第二差分输出端相连，其用于为总体滤波器提供两个极点，并提供适当的带外抑制。

本实施例中，第一级1阶低通滤波器的通带范围为250MHz-270MHz；第二级托尔-汤姆斯型二阶节电路包括可调跨导单元和可编程电容阵列，其Q值范围为1.4-2.0；第三级托尔-汤姆斯型二阶节电路包括可调跨导单元和可编程电容阵列，其Q值范围为0.5-1.0；而巴特沃斯型滤波器的通带范围为250MHz-300MHz。

在本实施例中，第一级1阶低通滤波器为跨导器-电容型低通滤波器，图3为其结构示意图。如图3所示，该第一级1阶低通滤波器包括：

第零跨导单元Gm0，其两差分输入端作为该第一级1阶低通滤波器的差分输入端；

第一跨导单元Gm1，其两差分输入端与第零跨导单元Gm0的差分输出端相连接，其两差分输出端作为该第一级1阶低通滤波器的差分输出端，且该跨导单元的第一差分输出端与其自身第一差分输入端相连接，该跨导单元的第二差分输出端与其自身第二差分输入端相连接；

第一电容，其一端连接至地，另一端连接至第一跨导单元Gm1的第一差分输入端；

第二电容，其一端连接至地，另一端连接至第一跨导单元Gm1的第二差分输入端；

其中，第零跨导单元Gm0、第一跨导单元Gm1为固定不可调跨导单元；第一电容和第二电容均为可编程电容阵列，具体结构将在下文中详细阐述。

本实施例中，第二级托尔-汤姆斯型二阶节电路也是通过跨导器-电容电路实现。图4为第二级托尔-汤姆斯型二阶节电路的结构示意图。如图4所示，该二阶节电路包括：

第二跨导单元Gm2，其两差分输入端作为该二阶节电路的两差分输入端；

第五跨导单元Gm5，其两差分输入端与第二跨导单元Gm2的两差分输出端相连接，且该第五跨导单元Gm5的第一差分输入端和第一差分输出端通过第五电容C5连接至地电位GND；第二差分输入端和第二差分输出端通过第六电容C6连接至地电位GND，其三个开关控制端依次接在该二阶节电路的Q值控制端Q<2:0>；

第三跨导单元Gm3，其两差分输入端与第五跨导单元Gm5的两差分输出端相连接；

第四跨导单元Gm4，其第一差分输入端与第三跨导单元Gm3的第二差分输出端连接，并作为该二阶节电路的第一差分输出端，并通过第三电容C3连接至地电位GND；其第二差分输入端与第三跨导单元Gm3的第一差分输出端连接，并作为该二阶节电路的第二差分输出端，并通过第四电容C4连接至地电位GND；其两差分输出端分别连接至第五跨导单元Gm5的两差分输出端，其三个开关控制端依次接在该二阶节电路的增益控制端G<2:0>。

该第二级托尔-汤姆斯型二阶节电路为总体滤波器电路提供高的Q值，以提供较大的带外衰减量。

本实施例中，第三级托尔-汤姆斯型二阶节电路也是通过跨导器-电容电路实现。图5为第三级托尔-汤姆斯型二阶节电路的结构示意图。如图5所示，该第三级二阶节电路包括：

第六跨导单元Gm6，其两差分输入端作为该二阶节电路的两差分输入端；

第九跨导单元Gm9，其两差分输入端与第六跨导单元Gm6的两差分输出端相连接，且该第九跨导单元Gm9的第一差分输入端和第一差分输出端通过第九电容C9连接至地电位GND；第二差分输入端和第二差分输出端通过第十电容C10连接至地电位GND；

第七跨导单元Gm7，其两差分输入端与第九跨导单元Gm9的两差分输出端相连接；

第八跨导单元Gm8，其第一差分输入端与第七跨导单元Gm7的第二差分输出端连接，并作为该二阶节电路的第一差分输出端，并通过第三电容C7连接至地电位GND；其第二差分输入端与第七跨导单元Gm7的第一差分输出端连接，并作为该二阶节电路的第二差分输出端，并通过第八电容C8连接至地电位GND；其两差分输出端分别连接至第九跨导单元Gm9的两差分输出端，其三个开关控制端依次接在该二阶节电路的增益控制端G<2:0>。

本实施例中，所有跨导单元的输入/输出端口的定义如图6所示，跨导单元的差分输入信号正端为第一差分输入端，差分输入信号负端为第二差分输入端，差分输出信号负端为第一差分输入端，差分输出信号正端为第二差分输入端。

本实施例中，第零跨导单元、第一跨导单元、第二跨导单元、第三跨导单元、第六跨导单元、第七跨导单元和第九跨导单元均为相同的跨导单元，且均为固定不可调跨导单元，图7为它们的结构示意图。如图7所示，该类固定不可调跨导单元包括：

第一输入MOS管N1和第二输入MOS管N2，它们的栅极分别与跨导单元的差分信号正输入端和负输入端接在一起，它们的漏极分别与跨导单元的差分信号负输出端和正输出端接在一起，它们的衬底均与地电位GND相连，它们的源级连在一起；

第一负载MOS管P1和第二负载MOS管P2，它们的栅极连在一起，它们的漏极分别与第一输入MOS管N1和第二输入MOS管N2的漏极连在一起，它们的衬底和源级均与电源电位VDD相连；

第一共模反馈电阻R1和第二共模反馈电阻R2，它们的一端连在一起，接在第一负载MOS管P1和第二负载MOS管P2的栅极，它们各自的另外一端分别接在第一输入MOS管N1和第二输入MOS管N2的漏极，也就是分别接在第一负载MOS管P1和第二负载MOS管P2的漏极；

尾电流管N3，其漏极与第一输入MOS管N1和第二输入MOS管N2的源级相连，其衬底和源级均与地电位GND相连，其栅极接直流电压偏置端Vbias。

本实施例中，第五跨导单元为第一类可编程跨导单元。图8为第五跨导单元的结构示意图。如图8所示，该第一类可编程跨导单元包括：

第q1跨导单元(Gm_q1)，其第一差分输入端和第二差分输入端分别与该可编程跨导单元的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与可编程跨导单元的第一差分输出端和第二差分输出端相连，其开关控制端接可编程跨导单元的开关控制输入端(Q<0>)；

第q2跨导单元(Gm_q2)，其第一差分输入端和第二差分输入端分别与第q1跨导单元(Gm_q1)的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第q1跨导单元(Gm_q1)的第一差分输出端和第二差分输出端相连，其开关控制端接可编程跨导单元的开关控制输入端(Q<1>)；

第q3跨导单元(Gm_q3)，其第一差分输入端和第二差分输入端分别与第q2跨导单元(Gm_q2)的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第q2跨导单元(Gm_q2)的第一差分输出端和第二差分输出端相连，其开关控制端接可编程跨导单元的开关控制输入端(Q<2>)；

第qfix跨导单元(Gm_qfix)，其第一差分输入端和第二差分输入端分别与第q3跨导单元(Gm_q3)的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第q3跨导单元(Gm_q3)的第一差分输出端和第二差分输出端相连，

其中，第q1跨导单元、第q2跨导单元、第q3跨导单元均为开关控制可接入跨导单元。

本实施例中，第四跨导单元和第八跨导单元为第二类可编程跨导单元，它们两者的结构完全相同，图9为它们的结构示意图。如图9所示，该第二类可编程跨导单元包括：

第g1跨导单元(Gm_g1)，其第一差分输入端和第二差分输入端分别与该第二类可编程跨导单元的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第二类可编程跨导单元的第一差分输出端和第二差分输出端相连，其开关控制端接第二类可编程跨导单元的开关控制输入端(G<0>)；

第g2跨导单元(Gm_g2)，其第一差分输入端和第二差分输入端分别与第g1跨导单元(Gm_g1)的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第g1跨导单元(Gm_g1)的第一差分输出端和第二差分输出端相连，其开关控制端接可编程跨导单元的开关控制输入端(G<1>)；

第g3跨导单元(Gm_g3)，其第一差分输入端和第二差分输入端分别与第g2跨导单元(Gm_g2)的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第g2跨导单元(Gm_g2)的第一差分输出端和第二差分输出端相连，其开关控制端接可编程跨导单元的开关控制输入端(G<2>)；

第gfix跨导单元(Gm_gfix)，其第一差分输入端和第二差分输入端分别与第g3跨导单元(Gm_g3)的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第g3跨导单元(Gm_g3)的第一差分输出端和第二差分输出端相连。

其中，第g1跨导单元(Gm_g1)、第g2跨导单元(Gm_g2)和第g3跨导单元(Gm_g3)均为开关控制可接入跨导单元。

本实施例中，第q1跨导单元、第q2跨导单元、第q3跨导单元、第g1跨导单元、第g2跨导单元和第g3跨导单元均为开关控制可接入跨导单元，其中，第q1跨导单元和第g1跨导单元完全相同，第q2跨导单元和第g2跨导单元完全相同，第q3跨导单元和第g3跨导单元完全相同。区别是，这三组跨导单元的MOS管尺寸选取具有特定的关系，即第q1跨导单元和第g1跨导单元，第q2跨导单元和第g2跨导单元，第q3跨导单元和第g3跨导单元三组跨导单元的有效跨导值即依次呈现2倍关系，通过三位开关控制字的控制，实现可编程跨导单元的有效跨导值以8421BCD码的形式接入到主电路中。这些将在下文中阐述。图10为第q1跨导单元和第g1跨导单元的结构示意图。如图10所示，这种类型的电路中包括：

第一输入MOS管N4和第二输入MOS管N5，它们的栅极分别与第q1跨导单元(或者第g1跨导单元)的差分信号正输入端和负输入端接在一起，它们的漏极分别与第q1跨导单元(或者第g1跨导单元)的差分信号负输出端和正输出端接在一起，它们的衬底均与地电位GND相连，它们的源级连在一起；

第一负载MOS管P3和第二负载MOS管P4，它们的栅极连在一起，它们的漏极分别与第四输入MOS管N4和第五输入MOS管N5的漏极连在一起，它们的衬底和源级均与电源电位VDD相连；

第一共模反馈电阻R3和第二共模反馈电阻R4，它们的一端连在一起，接在第一负载MOS管P3和第二负载MOS管P4的栅极，它们各自的另外一端分别接在第一输入MOS管N4和第二输入MOS管N5的漏极，即分别接在第一负载MOS管P3和第二负载MOS管P4的漏极；

第一开关管P11，其源级和衬底均与电源电位VDD相连，其漏极与第一负载MOS管P3和第二负载MOS管P4的栅极相连；

第二开关管N16，其源级与第一共模反馈电阻R3和第二共模反馈电阻R4的连接点相连，其衬底与电源电位VDD相连，其漏极与第一负载MOS管P3和第二负载MOS管P4的栅极相连，其栅极与第一开关管P11的栅极相连；

电流管N6，其漏极与第一输入MOS管N4和第二输入MOS管N5的源级相连，其衬底和源级均与地电位GND相连，其栅极接直流电压偏置端Vbias；

第三开关管P12，其源级接在电流管N6的栅极，其衬底接电源电位VDD，其漏极与直流偏置电压Vbias相连；

第四开关管N17，其漏极与尾电流管N6的栅极相连，其栅极与第三开关管P12的漏极相连，其衬底和源级均与地电位GND相连；

第PX1开关管PX1，其源级和衬底均与电源电位VDD相连接，其栅极与第q1跨导单元(或者第g1跨导单元)的开关控制端S1相连，其漏极与第一开关管P11和第二开关管N16的栅极连接点相连；

第NX1开关管NX1，其源级和衬底均与地电位GND相连接，其栅极与第PX1开关管PX1的栅极相连，其漏极与第PX1开关管PX1的漏极相连。

在本实施例中，第q2跨导单元和第g2跨导单元完全相同，图11为它们的结构示意图。如图11所示，这种类型的电路中包括：

第一输入MOS管N7和第二输入MOS管N8，它们的栅极分别与第q2跨导单元(或者第g2跨导单元)的差分信号正输入端和负输入端接在一起，它们的漏极分别与第q2跨导单元(或者第g2跨导单元)的差分信号负输出端和正输出端接在一起，它们的衬底均与地电位GND相连，它们的源级接在一起；

第一负载MOS管P5和第二负载MOS管P6，它们的栅极连在一起，它们的漏极分别与第一输入MOS管N7和第二输入MOS管N8的漏极连在一起，它们的衬底和源级均与电源电位VDD相连；

第一共模反馈电阻R5和第二共模反馈电阻R6，它们的一端连在一起，接在第一负载MOS管P5和第二负载MOS管P6的栅极，它们各自的另外一端分别接在第一输入MOS管N7和第二输入MOS管N8的漏极，即分别接在第一负载MOS管P5和第二负载MOS管P6的漏极；

第一开关管P13，其源级和衬底均与电源电位VDD相连，其漏极与第一共模反馈电阻R5和第二共模反馈电阻R6的栅极相连；

第二开关管N18，其源级与第一共模反馈电阻R5和第二共模反馈电阻R6的连接点相连，其衬底与电源电位VDD相连，其漏极与第一负载MOS管P5和第二负载MOS管P6的栅极相连，其栅极与第一开关管P13的栅极相连；

尾电流管N9，其漏极与第一输入MOS管N7和第二输入MOS管N8的源级相连，其衬底和源级均与地电位GND相连，其栅极接直流电压偏置端Vbias；

第三开关管P14，其源级接在尾电流管N9的栅极，其衬底接电源电位VDD，其漏极与直流偏置电压Vbias相连；

第四开关管N19，其漏极与尾电流管N9的栅极相连，其栅极与第三开关管P14的漏极相连，其衬底和源级均与地电位GND相连；

第PX2开关管PX2，其源级和衬底均与电源电位VDD相连接，其栅极与第q2Gm单元(或者第g2Gm单元)的开关控制端S2相连，其漏极与第一开关管P13和第二开关管N18的栅极连接点相连；

第NX2开关管NX2，其源级和衬底均与地电位GND相连接，其栅极与第PX2开关管PX2的栅极相连，其漏极与第PX2开关管PX2的漏极相连。

在本实施例中，第q3跨导单元和第g3跨导单完全相同，图12为它们的结构示意图。如图12所示，它们的电路中包括：

第一输入MOS管N10和第二输入MOS管N11，它们的栅极分别与第q3Gm单元(或者第g3Gm单元)的差分信号正输入端和负输入端接在一起，它们的漏极分别与第q3Gm单元(或者第g3Gm单元)的差分信号负输出端和正输出端接在一起，它们的衬底均与地电位GND相连，它们的源级连在一起；

第一负载MOS管P7和第二负载MOS管P8，它们的栅极连在一起，它们的漏极分别与第一输入MOS管N10和第二输入MOS管N11的漏极连在一起，它们的衬底和源级均与电源电位VDD相连；

第一共模反馈电阻R7和第二共模反馈电阻R8，它们的一端连在一起，接在第一负载MOS管P7和第二负载MOS管P8的栅极，它们各自的另外一端分别接在第一输入MOS管N10和第二输入MOS管N11的漏极，即分别接在第一负载MOS管P7和第二负载MOS管P8的漏极；

第一开关管P15，其源级和衬底均与电源电位VDD相连，其漏极与第一负载MOS管P7和第二负载MOS管P8的栅极相连；

第二开关管N20，其源级与第一共模反馈电阻R7和第二共模反馈电阻R8的连接点相连，其衬底与电源电位VDD相连，其漏极与第一共模反馈电阻R7和第二共模反馈电阻R8的栅极相连，其栅极与第一开关管P15的栅极相连；

尾电流管N12，其漏极与第一输入MOS管N10和第二输入MOS管N11的源级相连，其衬底和源级均与地电位GND相连，其栅极接直流电压偏置端Vbias；

第三开关管P16，其源级接在尾电流管N12的栅极，其衬底接电源电位VDD，其漏极与直流偏置电压Vbias相连；

第四开关管N21，其漏极与尾电流管N12的栅极相连，其栅极与第三开关管P16的漏极相连，其衬底和源级均与地电位GND相连；

第一PX3开关管PX3，其源级和衬底均与电源电位VDD相连接，其栅极与第q3Gm单元(或者第g3Gm单元)的开关控制端S3相连，其漏极与第一开关管P15和第二开关管N20的栅极连接点相连；

第二NX3开关管NX3，其源级和衬底均与地电位GND相连接，其栅极与第一PX3开关管PX3的栅极相连，其漏极与第一PX3开关管PX3的漏极相连。

前文中所述的第q1跨导单元和第g1跨导单元，第q2跨导单元和第g2跨导单元，第q3跨导单元和第g3跨导单元三组Gm单元的MOS管尺寸选取具有特定的关系，是指：当第q1跨导单元和第g1跨导单元中各个MOS管的尺寸选定之后，第q1跨导单元和第g1跨导单元的有效跨导值就被确定下来。这时，令第q2跨导单元和第g2跨导单元中输入管N7和N8分别是第q1跨导单元和第g1跨导单元中输入管N4和N5的尺寸的2倍，第q2跨导单元和第g2跨导单元中负载管P5和P6分别是第q1跨导单元和第g1跨导单元中输入管P3和P4的尺寸的2倍，第q2跨导单元和第g2跨导单元中尾电流管N9是第q1跨导单元和第g1跨导单元中尾电流管N6的尺寸的2倍。这样，第q2跨导单元和第g2跨导单元的有效跨导值即为第q1跨导单元和第g1跨导单元的有效跨导值的2倍。令第q3跨导单元和第g3跨导单元中输入管N10和N11分别是第q2跨导单元和第g2跨导单元中输入管N7和N8的尺寸的2倍，第q3跨导单元和第g3跨导单元中负载管P7和P8分别是第q2跨导单元和第g2跨导单元中输入管P5和P6的尺寸的2倍，第q3跨导单元和第g3跨导单元中尾电流管N12是第q2跨导单元和第g2跨导单元中尾电流管N9的尺寸的2倍。这样，第q3跨导单元和第g3跨导单元的有效跨导值即为第q2跨导单元和第g2跨导单元的有效跨导值的2倍。因此，第q1跨导单元和第g1跨导单元，第q2跨导单元和第g2跨导单元，第q3跨导单元和第g3跨导单元三组跨导单元的有效跨导值即依次呈现2倍关系，通过三位开关控制字的控制，即可实现可编程跨导单元的有效跨导值以8421BCD码的形式接入到主电路中。

在实施例中，第qfix跨导单元和第gfix跨导单元均为固定不可调跨导单元，它们的结构与第零不可调跨导单元类似，但是，第qfix跨导单元、第gfix跨导单元和第零不可调跨导单元的区别是，它们三者的内部MOS管的尺寸选取各不相同，下文中将对此进行阐述。图13为第qfix跨导单元的结构示意图。如图13所示，第qfix跨导单元包括：

第一输入MOS管N13和第二输入MOS管N14，它们的栅极分别与第qfix跨导单元的差分信号正输入端和负输入端接在一起，它们的漏极分别与第qfix跨导单元的差分信号负输出端和正输出端接在一起，它们的衬底均与地电位GND相连，它们的源级连在一起；

第一负载MOS管P9和第二负载MOS管P10，它们的栅极连在一起，它们的漏极分别与第一输入MOS管N13和第二输入MOS管N14的漏极连在一起，它们的衬底和源级均与电源电位VDD相连；

第一共模反馈电阻R9和第二共模反馈电阻R10，它们的一端连在一起，接在第一负载MOS管P9和第二负载MOS管P10的栅极，它们各自的另外一端分别接在第一输入MOS管N13和第二输入MOS管N14的漏极，也就是分别接在第一负载MOS管P9和第二负载MOS管P10的漏极；

尾电流管N15，其漏极与第一输入MOS管N13和第二输入MOS管N14的源级相连，其衬底和源级均与地电位GND相连，其栅极接直流电压偏置端Vbias。

本实施例中，第gfix跨导单元为固定不可调跨导单元，它的结构与第零固定不可调跨导单元类似，图14为第gfix跨导单元的结构示意图。如图14所示，第qfix跨导单元包括：

第一输入MOS管N22和第二输入MOS管N23，它们的栅极分别与第gfix跨导单元的差分信号正输入端和负输入端接在一起，它们的漏极分别与第gfix跨导单元的差分信号负输出端和正输出端接在一起，它们的衬底均与地电位GND相连，它们的源级连在一起；

第一负载MOS管P17和第二负载MOS管P18，它们的栅极连在一起，它们的漏极分别与第一输入MOS管N22和第二输入MOS管N23的漏极连在一起，它们的衬底和源级均与电源电位VDD相连；

第一共模反馈电阻R11和第二共模反馈电阻R12，它们的一端连在一起，接在第一负载MOS管P17和第二负载MOS管P18的栅极，它们各自的另外一端分别接在第一输入MOS管N22和第二输入MOS管N23的漏极，也就是分别接在第一负载MOS管P17和第二负载MOS管P18的漏极；

尾电流管N24，其漏极与第一输入MOS管N22和第二输入MOS管N23的源级相连，其衬底和源级均与地电位GND相连，其栅极接直流电压偏置端Vbias。

本实施例中，第1-10电容均为5位以8421码字的形式实现的电容阵列，它们的结构完全相同，图15为它们的结构示意图。如图15所示，电容阵列中包括：第零电容单元(C_0)，其上极板与电容阵列的第一端(VIA)相连接；第一电容单元(C_1)，其上极板与第零电容单元(C_0)的下极板相连接；第二电容单元(C_2)，其上极板与第一电容单元(C_0)的上极板相连接；第三电容单元(C_3)，其上极板与第二电容单元(C_2)的上极板相连接；第四电容单元(C_4)，其上极板与第三电容单元(C_3)的上极板相连接；第五电容单元(C_5)，其上极板与第四电容单元(C_4)的上极板相连接；第六电容单元(C_6)，其上极板与第五电容单元(C_5)的上极板相连接，其下极板与第五电容单元(C_5)的下极板相连接；第七电容单元(C_fix)，其上极板与第六电容单元(C_6)的上极板相连接，其下极板与地电位(GND)相连接；第一开关管(NC1)，其源级和衬底均与地电位(GND)相连接，其漏极与第一电容单元(C_1)的下极板相连接，其栅极与电容阵列的第一开关控制端(SC1)相连接；第二开关管(NC2)，其源级和衬底均与地电位(GND)相连接，其漏极与第二电容单元(C_2)的下极板相连接，其栅极与电容阵列的第二开关控制端(SC2)相连接；第三开关管(NC3)，其源级和衬底均与地电位(GND)相连接，其漏极与第三电容单元(C_3)的下极板相连接，其栅极与电容阵列的第三开关控制端(SC3)相连接；第四开关管(NC4)，其源级和衬底均与地电位(GND)相连接，其漏极与第四电容单元(C_4)的下极板相连接，其栅极与电容阵列的第四开关控制端(SC4)相连接；第五开关管(NC5)，其源级和衬底均与地电位(GND)相连接，其漏极与第五电容单元(C_5)和第六电容单元(C_6)的下极板连接点相连接，其栅极与电容阵列的第五开关控制端(SC5)相连接；其中，第零电容单元(C_0)、第一电容单元(C_1)和第二电容单元(C_2)的电容大小相同，第三电容单元(C_3)为第二电容单元(C_2)的电容的大小的2倍，第四电容单元(C_4)为第三电容单元(C_3)的电容的大小的2倍，第五电容单元(C_5)和第六电容单元(C_6)的电容大小与第四电容单元(C_4)相同，第一开关管NC1-第五开关管NC5各自所在支路的有效电容值依次呈2倍关系，通过第一开关管NC1-第五开关管NC5控制，实现电容值以8421BCD码的形式接入主电路中，具体的设计方案在下文中有进一步阐述。

电路具体工作原理如下：

总体滤波器的系统函数由各级滤波器的系统函数相乘来实现。根据1阶低通滤波器、第二级托尔-汤姆斯型二阶节电路和第三级托尔-汤姆斯型二阶节电路的电路结构，可以推导出各自的传输函数，其中第一级1阶跨导器-电容低通滤波器的传输函数如下

$H\left(s\right)=\frac{G_{m0}}{s{C}_1+G_{m1}}$ (式1)

这里，G_m0和G_m1分别是图4中第零跨导单元Gm0的跨导值和第一跨导单元Gm1的跨导值。

第二级托尔-汤姆斯型二阶节电路的系统传输函数为

$H\left(s\right)=\frac{G_{m2}{G}_{m3}/C_3{C}_5}{s^2+s{G}_{m5}/C_5+G_{m3}{G}_{m4}/C_3{C}_5}$ (式2)

这里，各跨导单元的跨导值G_m2、G_m3、G_m4和G_m5分别对应与图5中所示的各跨导单元的跨导值，C₃和C₅的电容值相同，且与前面的C₁的电容值相同。

该二阶节电路的Q值和增益G分别为

$Q=\sqrt{G_{m3}{G}_{m4}}/G_{m5}$ (式3)

G＝G_m2/G_m4           (式4)

第三级托尔-汤姆斯型二阶节电路的系统传输函数为

$H\left(s\right)=\frac{G_{m6}{G}_{m7}/C_7{C}_9}{s^2+s{G}_{m9}/C_9+G_{m7}{G}_{m8}/C_7{C}_9}$ (式5)

这里，各跨导单元的跨导值G_m6、G_m7、G_m8和G_m9分别对应与图5中所示的各跨导的跨导值，C₇和C₉的电容值相同，且与前面的C₃和C₅的电容值相同。

该二阶节电路的Q值和增益G分别为：

$Q=\sqrt{G_{m7}{G}_{m8}}/G_{m9}$ (式6)

G＝G_m6/G_m8      (式7)

那么，5阶巴特沃斯型低通滤波器的系统函数为：

$H\left(s\right)=\frac{G_{m0}}{s{C}_1+G_{m1}}*\frac{G_{m2}{G}_{m3}/C_3{C}_5}{s^2+s{G}_{m5}/C_5+G_{m3}{G}_{m4}/C_3{C}_5}*\frac{G_{m6}{G}_{m7}/C_7{C}_9}{s^2+s{G}_{m9}/C_9+G_{m7}{G}_{m8}/C_7{C}_9}$ (式8)

由上面的式子可以看到，通过改变G_m2和G_m4的比值可以改变第二级高Q值二阶节电路的增益，通过改变G_m6和G_m8的比值可以改变第三级低Q值二阶节电路的增益，通过改变G_m3、G_m4和G_m5的大小可以改变第二级高Q值二阶节电路的Q值，通过改变G_m7、G_m8和G_m9的大小可以改变第三级低Q值二阶节电路的Q值。

本例中采用的幅频特性为巴特沃斯型，由此可以确定各级电路的设计参数。第一级跨导器-电容型低通滤波器的增益取为1，第二级高Q值二阶节电路的Q值为1.618，第三级低Q值二阶节电路的Q值为0.618，进而可以确定各级滤波器中跨导值和电容值的量级。一般来说，在芯片内部不会采用很大的电容值，这是为了降低芯片面积。但是为了实现较好的噪声性能，电容值也不宜太小，因为噪声的大小与电容的大小成反比关系。经过折中处理，电容值一般取1-2皮法比较合适，这样，就可以确定第一级跨导器-电容型低通滤波器的第零跨导单元和第一跨导单元的跨导值，进而可以确定其余两级滤波器中各个跨导单元的跨导值。

这里，采用可编程跨导单元和电容阵列设计电路需要遵循下面的一个原理：

设某一参数的预期数值为Yi，因各种不确定性因素造成实际的Yr会在Yi*(1±A)之间变化，其中，A为某一百分数。为了使得在极端情况下，通过调整Yr的大小来实现Yi，可以通过下面的方式来实现对Yr的进行可编程控制：

Yr＝Ymin+b_N-1*2^N-1*ΔY+b_N-2*2^N-2*ΔY+…+b₁*2*ΔY+b₀*ΔY                                           (式9)

其中，Ymin为可以实现的Yr的最小值，其满足：

$Y\min =\frac{1}{1+A}*\mathrm{Yi}$ (式10)

而ΔY为调节步长，它需要满足：

$\mathrm{\&Delta;Y}=\frac{2*A}{(2^N-1)(1-A^2)}*Y_i$ (式11)

这里面，N是调谐的控制位数，它的选取需要保证调谐精度ΔY/Yi以及调谐范围A均得到满足。

以此原理为基础，第四跨导单元Gm4、第五跨导单元Gm5和第八跨导单元Gm8的设计思路如下：

第四跨导单元Gm4和第八跨导单元Gm8完全相同，故采用相同的设计思路，它们的有效跨导值由公式3-7来确定。第四跨导单元Gm4的总的跨导值由第g1跨导单元Gm_g1、第g2跨导单元Gm_g2、第g3跨导单元Gm_g3和第gfix跨导单元Gm_gfix的跨导值共同决定，对应于式-11，第g1跨导单元Gm_g1的跨导值即为跨导调节步长，而调谐控制字位数为3，因工艺偏差可能造成的第四跨导单元Gm4的总的跨导值的变化范围A取为30％，再根据幅频特性的可接受范围确定调谐精度，即可确定各个跨导单元中的MOS管的尺寸。第八跨导单元Gm8中各个跨导单元中的MOS管的尺寸也按照此方式选取。

第五跨导单元Gm5的有效跨导值由公式3-7来确定。第五跨导单元Gm5的总的跨导值由第q1跨导单元Gm_q1、第q2跨导单元Gm_q2、第q3跨导单元Gm_q3和第qfix跨导单元Gm_qfix的跨导值共同决定，对应于式-11，第q1跨导单元Gm_q1的跨导值即为跨导调节步长，而调谐控制字位数为3，因工艺偏差可能造成的第五跨导单元Gm5的总的跨导值的变化范围A取为30％，再根据幅频特性的可接受范围确定调谐精度，即可确定各个跨导单元中的MOS管的尺寸。

同样的，以前面所述的调谐原理为基础，5阶巴特沃斯型低通滤波器中的所有电容阵列均采用相同的电容阵列，它们接入滤波器总体电路的有效电容值Ci由滤波器的截止频率和噪声等指标来确定，这在前文中有阐述。电容阵列的有效值由第零-七电容的电容值共同决定。在电容阵列中，第零电容C_0和第一电容C_1的串联电容值Cp为调谐步长ΔC，电容的调谐精度为ΔC/Ci，调谐控制字的位数为5，调谐范围A取为电容的工艺偏差20％，则可以确定电容阵列中各个电容的大小。

在实际应用中，当滤波器电路由于工艺偏差以及其他因素造成各项参数发生改变时，通过开关调整可编程Gm单元和电容阵列，即可实现滤波器各个指标的调整。

以上对本发明进行了详尽说明，包括到MOS层级的最小跨导单元的构造，本领域技术人员应当清楚，现有技术中，已经有了大量的固定跨导单元和可调跨导单元，其构造可能与本文中给出的相应构造不同，但同样可以应用于本发明中。此外，本发明的滤波器结构不仅可以用来设计巴特沃斯型幅频响应类型，还可以用来设计其他幅频响应类型，如切比雪夫型、椭圆函数型等，本专利所采用的幅频响应类型并不用以限制本发明的其他应用。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种巴特沃斯型滤波器，包括：

第一级1阶低通滤波器，其两差分输入端分别与巴特沃斯型滤波器的两差分信号输入端相连，包括固定不可调跨导单元和可编程电容阵列，用于为总体滤波器提供一个单级极点，进行第一级滤波；

第二级托尔-汤姆斯型二阶节电路，其两差分输入端分别与第一级1阶低通滤波器的两差分输出端相连，包括可调跨导单元和可编程电容阵列，用于实现两个共轭极点，进行第二级滤波；

第三级托尔-汤姆斯型二阶节电路，其两差分输入端分别与第二级托尔-汤姆斯型二阶节电路的两差分输出端相连，其两差分输出端分别与巴特沃斯型滤波器的两差分输出端相连，包括可调跨导单元和可编程电容阵列，用于实现两个共轭极点，进行第三级滤波。

2.根据权利要求1所述的巴特沃斯型滤波器，其中，所述第二级托尔-汤姆斯型二阶节电路由跨导单元和电容阵列构成，包括：

第二跨导单元(Gm2)，其两差分输入端作为该二阶节电路的两差分输入端；

第五跨导单元(Gm5)，其两差分输入端与第二跨导单元(Gm2)的两差分输出端相连接，且该第五跨导单元(Gm5)的第一差分输入端和第一差分输出端通过第五电容(C5)连接至地电位；第二差分输入端和第二差分输出端通过第六电容(C6)连接至地电位，其开关控制端依次接在该二阶节电路的Q值控制端(Q<2:0>)；

第三跨导单元(Gm3)，其两差分输入端与第五跨导单元(Gm5)的两差分输出端相连接；

第四跨导单元(Gm4)，其第一差分输入端与第三跨导单元(Gm3)的第二差分输出端连接，并作为该二阶节电路的第一差分输出端，并通过第三电容(C3)连接至地电位(GND)；其第二差分输入端与第三跨导单元(Gm3)的第一差分输出端连接，并作为该二阶节电路的第二差分输出端，并通过第四电容(C4)连接至地电位(GND)；其两差分输出端分别连接至第五跨导单元(Gm5)的两差分输出端，其开关控制端依次接在该二阶节电路的增益控制端(G<2:0>)。

3.根据权利要求2所述的巴特沃斯型滤波器，其中，所述第三级托尔-汤姆斯型二阶节电路由跨导单元和电容阵列构成，包括：

第六跨导单元(Gm6)，其两差分输入端作为该二阶节电路的两差分输入端；

第九跨导单元(Gm9)，其两差分输入端与第六跨导单元(Gm6)的两差分输出端相连接，且该第九跨导单元(Gm9)的第一差分输入端和第一差分输出端通过第九电容(C9)连接至地电位；第二差分输入端和第二差分输出端通过第十电容(C10)连接至地电位；

第七跨导单元(Gm7)，其两差分输入端与第九跨导单元(Gm9)的两差分输出端相连接；

第八跨导单元(Gm8)，其第一差分输入端与第七跨导单元(Gm7)的第二差分输出端连接，并作为该二阶节电路的第一差分输出端，并通过第三电容(C7)连接至地电位；其第二差分输入端与第七跨导单元(Gm7)的第一差分输出端连接，并作为该二阶节电路的第二差分输出端，并通过第八电容(C8)连接至地电位；其两差分输出端分别连接至第九跨导单元(Gm9)的两差分输出端，其开关控制端依次接在该二阶节电路的增益控制端(G<2:0>)。

4.根据权利要求3所述的巴特沃斯型滤波器，其中，所述第一级1阶低通滤波器包括：

第零跨导单元(Gm0)，其两差分输入端作为该第一级1阶低通滤波器的差分输入端；

第一跨导单元(Gm1)，其两差分输入端与第零跨导单元(Gm0)的差分输出端相连接，其两差分输出端作为该第一级1阶低通滤波器的差分输出端，且该第一跨导单元(Gm1)的第一差分输出端与其自身第一差分输入端相连接，该第一跨导单元(Gm1)的第二差分输出端与其自身第二差分输入端相连接；

第一电容(C1)，其一端连接至地，另一端连接至第一跨导单元(Gm1)的第一差分输入端；

第二电容(C2)，其一端连接至地，另一端连接至第一跨导单元(Gm1)的第二差分输入端。

5.根据权利要求4所述的巴特沃斯型滤波器，其中，所述第五跨导单元(Gm5)为第一类可编程跨导单元，该第一类可编程跨导单元包括：

第q1跨导单元(Gm_q1)，其第一差分输入端和第二差分输入端分别与该可编程跨导单元的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与可编程跨导单元的第一差分输出端和第二差分输出端相连，其开关控制端接可编程跨导单元的开关控制输入端(Q<0>)；

第q2跨导单元(Gm_q2)，其第一差分输入端和第二差分输入端分别与第q1跨导单元(Gm_q1)的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第q1跨导单元(Gm_q1)的第一差分输出端和第二差分输出端相连，其开关控制端接可编程跨导单元的开关控制输入端(Q<1>)；

第q3跨导单元(Gm_q3)，其第一差分输入端和第二差分输入端分别与第q2跨导单元(Gm_q2)的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第q2跨导单元(Gm_q2)的第一差分输出端和第二差分输出端相连，其开关控制端接可编程跨导单元的开关控制输入端(Q<2>)；

第qfix跨导单元(Gm_qfix)，其第一差分输入端和第二差分输入端分别与第q3跨导单元(Gm_q3)的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第q3跨导单元(Gm_q3)的第一差分输出端和第二差分输出端相连，

其中，第q1跨导单元、第q2跨导单元、第q3跨导单元均为开关控制可接入跨导单元，第qfix跨导单元(Gm_qfix)为固定跨导单元。

6.根据权利要求5所述的巴特沃斯型滤波器，其中，所述第四跨导单元(Gm5)和第八跨导单元(Gm8)为第二类可编程跨导单元，该第二类可编程跨导单元包括：

第g1跨导单元(Gm_g1)，其第一差分输入端和第二差分输入端分别与该第二类可编程跨导单元的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第二类可编程跨导单元的第一差分输出端和第二差分输出端相连，其开关控制端接第二类可编程跨导单元的开关控制输入端(G<0>)；

第g2跨导单元(Gm_g2)，其第一差分输入端和第二差分输入端分别与第g1跨导单元(Gm_g1)的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第g1跨导单元(Gm_g1)的第一差分输出端和第二差分输出端相连，其开关控制端接可编程跨导单元的开关控制输入端(G<1>)；

第g3跨导单元(Gm_g3)，其第一差分输入端和第二差分输入端分别与第g2跨导单元(Gm_g2)的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第g2跨导单元(Gm_g2)的第一差分输出端和第二差分输出端相连，其开关控制端接可编程跨导单元的开关控制输入端(G<2>)；

第gfix跨导单元(Gm_gfix)，其第一差分输入端和第二差分输入端分别与第g3跨导单元(Gm_g3)的第一差分输入端和第二差分输入端相连，其第一差分输出端和第二差分输出端分别与第g3跨导单元(Gm_g3)的第一差分输出端和第二差分输出端相连。

其中，第g1跨导单元(Gm_g1)、第g2跨导单元(Gm_g2)和第g3跨导单元(Gm_g3)均为开关控制可接入跨导单元，第gfix跨导单元(Gm_gfix)为固定跨导单元。

7.根据权利要求6所述的巴特沃斯型滤波器，其中，第一类可编程跨导单元的第qfix跨导单元(Gm_qfix)和第二类可编程跨导单元的第gfix跨导单元(Gm_gfix)的跨导值不同；

第q1跨导单元和第g1跨导单元，第q2跨导单元和第g2跨导单元，第q3跨导单元和第g3跨导单元三组跨导单元的有效跨导值即依次呈现2倍关系，通过三位开关控制字的控制，实现第一类可编程跨导单元或者第二类跨导单元的有效跨导值以8421BCD码的形式接入到巴特沃斯型滤波器中。

8.根据权利要求7所述的巴特沃斯型滤波器，其中，第零跨导单元(Gm0)、第一跨导单元(Gm1)、第二跨导单元(Gm2)、第三跨导单元(Gm3)、第六跨导单元(Gm6)、第七跨导单元(Gm7)和第九跨导单元(Gm9)均为固定不可调跨导单元。

9.根据权利要求8所述的巴特沃斯型滤波器，其中，所述第一电容、所述第二电容、所述第三电容、所述第四电容、所述第五电容、所述第六电容、所述第七电容、所述第九电容、所述第十电容均为5位以8421码字的形式的可编程电容阵列。

10.根据权利要求9所述的巴特沃斯型滤波器，其中，所述可编程电容阵列包括：

第零电容单元(C_0)，其上极板与电容阵列的第一端(VIA)相连接；

第一电容单元(C_1)，其上极板与第零电容单元(C_0)的下极板相连接；

第二电容单元(C_2)，其上极板与第一电容单元(C_0)的上极板相连接；

第三电容单元(C_3)，其上极板与第二电容单元(C_2)的上极板相连接；

第四电容单元(C_4)，其上极板与第三电容单元(C_3)的上极板相连接；

第五电容单元(C_5)，其上极板与第四电容单元(C_4)的上极板相连接；

第六电容单元(C_6)，其上极板与第五电容单元(C_5)的上极板相连接，其下极板与第五电容单元(C_5)的下极板相连接；

第七电容单元(C_fix)，其上极板与第六电容单元(C_6)的上极板相连接，其下极板与地电位(GND)相连接；

第一开关管(NC1)，其源级和衬底均与地电位(GND)相连接，其漏极与第一电容单元(C_1)的下极板相连接，其栅极与电容阵列的第一开关控制端(SC1)相连接；

第二开关管(NC2)，其源级和衬底均与地电位(GND)相连接，其漏极与第二电容单元(C_2)的下极板相连接，其栅极与电容阵列的第二开关控制端(SC2)相连接；

第三开关管(NC3)，其源级和衬底均与地电位(GND)相连接，其漏极与第三电容单元(C_3)的下极板相连接，其栅极与电容阵列的第三开关控制端(SC3)相连接；

第四开关管(NC4)，其源级和衬底均与地电位(GND)相连接，其漏极与第四电容单元(C_4)的下极板相连接，其栅极与电容阵列的第四开关控制端(SC4)相连接；

第五开关管(NC5)，其源级和衬底均与地电位(GND)相连接，其漏极与第五电容单元(C_5)和第六电容单元(C_6)的下极板连接点相连接，其栅极与电容阵列的第五开关控制端(SC5)相连接；

其中，第零电容单元(C_0)、第一电容单元(C_1)和第二电容单元(C_2)的电容大小相同，第三电容单元(C_3)为第二电容单元(C_2)的电容的大小的2倍，第四电容单元(C_4)为第三电容单元(C_3)的电容的大小的2倍，第五电容单元(C_5)和第六电容单元(C_6)的电容大小与第四电容单元(C_4)相同，第一开关管NC1-第五开关管NC5各自所在支路的有效电容值依次呈2倍关系，通过第一开关管NC1-第五开关管NC5控制，实现电容值以8421BCD码的形式接入主电路中。

11.根据权利要求9所述的巴特沃斯型滤波器，其中，第一级1阶低通滤波器的通带范围为250MHz-270MHz；第二级托尔-汤姆斯型二阶节电路的Q值范围为1.4-2.0；第三级托尔-汤姆斯型二阶节电路的Q值范围为0.5-1.0；而巴特沃斯型滤波器的通带范围为250MHz-300MHz。

Images