CN104811160B - 一种Gm‑C滤波器的频率自调谐方法 - Google Patents

Abstract

本发明属于集成电路设计范畴，具体为一种Biquad双二次结构滤波器截止频率自调谐方法。在Biquad结构的跨导‑电容滤波器电路中同时存在低通输出端和带通输出端；对于带通滤波器而言，在中心频率的前后附近取两个频率点f1和f2，f1<f2，本发明通过输入到滤波器的两个频率f1和f2且幅值相等的测试信号，检测并比较带通输出端的信号幅值大小，从而判断中心频率的偏移方向，以此控制负载电容值的改变，这样即可以同时实现带通中心频率和低通截止频率的自调谐。本发明方法实现的调谐电路模块不会因被调谐电路设计参数的改变而改变，有很强的通用性。同时基于数字控制字调谐可实现电路模块的复用和节省功耗。

Description

一种Gm-C滤波器的频率自调谐方法

技术领域

本发明属于滤波器技术领域，具体涉及一种滤波器截止频率自校正的方法，该方法可以用在基于跨导电容（G_m-C）的Biquad双二次结构的滤波器中。

背景技术

模拟滤波器是通信芯片的模拟基带处理部分很重要的一个模块，可以实现接收机对带外干扰的抑制。而滤波器的截止频率对工艺角极为敏感，会有高达30%左右的偏差，严重降低了整个通信系统的比特误码率。因此频率调谐是滤波器的不可缺少的一部分。

发明内容

本发明的目的在于提供一种通用性强、功耗小的G_m-C滤波器的频率自调谐方法。

本发明实现的频率自调谐方法可以提供独立的控制单元，为多个滤波器复用。首先滤波器工作在off-line模式，此时直接将调谐所需的信号注入至滤波器电路中；然后，滤波器电路进入自调谐过程；当自调谐过程完成后将电容阵列的控制字锁存，滤波器就可进入工作模式。可见，根据此方法，可将调谐电路做成一个独立模块，在对多个双二次结构级联的高阶滤波器进行频率校正时，可实现模块的复用。同时此方法可实现大的调谐范围。

图1为滤波器的一个双二次（biquad）模块，图中Vlout+和Vlout-为低通输出端的正负极，Vbout+和Vbout-为带通输出端的正负极。设运算跨导放大器OTA1，OTA2，OTA3和OTA4的跨导分别为，，和，则低通传递函数为：

（1）

其截止频率为：

（2）

带通传递函数为：

（3）

其中心频率为：

（4）

因此，低通传递函数的截止频率等于带通传递函数的中心频率。当对带通的中心频率进行校正时，就可同时完成对带通截止频率的校正。其中，C₁、C ₂为两个负载电容。

取，并将这两个负载电容做成一个电容阵列（DCCA），表达式为

（5）

（6）

（7）

其中，为在典型工艺角下得到所需的滤波器截止频率时的负载电容值，（i=0,1,…n,)为数控电容阵列的控制字。为单比特电容值，由和电容阵列的比特数n决定，比特数越多越小，此时调谐的精度也越高。这样的电容分配方式可覆盖大约的工艺偏差。

在Biquad结构的跨导-电容滤波器电路中，同时存在低通输出端和带通输出端。低通的截止频率等于带通的中心频率。图2所示为滤波器的带通输出端的幅频特性曲线，分别对应于中心频率偏小（点划线）、理想情况下（虚线）及中心频率偏大（实线）三种情况。在理想的特性曲线上取中心频率f0的前后附近两个频率点f1和f2（f1<f2），使得这两个频点的增益相同，其中 f0=（f1+f2）/2。如果f1和f2的实际中心频率大于（f1+f2）/2，f1处的增益小于f2处的增益。如果f1和f2的实际中心频率小于（f1+f2）/2，f1处的增益大于f2处的增益。

本发明提供的频率自调谐方法，利用一个锁幅环路，实施对存在于不同时刻的两个模拟电平的比较，根据两个模拟电平的大小关系判断频率的偏移方向，并相应增加或减小负载电容的一个比特电容值；再进行下一次比较，不断循环，使得这两个模拟电平逐渐接近，最后达到幅值相等以完成调谐。

在Biquad结构的跨导-电容滤波器电路中，同时存在低通输出端和带通输出端。低通的截止频率等于带通的中心频率。对于带通滤波器而言，在中心频率的前后附近可以取两个频率点f1和f2（f1<f2），这两个频点的增益相同。如果f1和f2的实际中心频率大于（f1+f2）/2，则f1处的增益小于f2处的增益；如果f1和f2的实际中心频率小于（f1+f2）/2，则f1处的增益大于f2处的增益。本发明通过输入到滤波器的两个频率分别为f1和f2且幅值相等的测试信号，检测并比较带通输出端的信号幅值大小，从而判断中心频率的偏移方向，并以此控制负载电容值的改变，这样就可以同时实现带通中心频率和低通截止频率的自调谐。

本发明提供的频率自调谐方法，其具体实现如图3所示。将频率分别为f1和f2且幅值相等的两个测试信号各自通过一个开关连接到滤波器的输入端（例如，f1频率信号连接开关S1，f2频率信号连接开关S2），在任意时刻只有一个开关导通。

根据设计指标得到的理想滤波器的带通幅频特性曲线，选择频率f1和f2的大小：设中心频率为f0，令f1=0.9f0，过f1点作一条平行于x轴横线，与幅频特性曲线的另一个交点的频率即为f2。此时，f0=（f1+f2）/2，如图2所示。

将滤波器的带通输出端连接到PD（峰值检测）电路中，得到输出信号的幅值电平。用复位信号Reset使数字电路为初始状态A0，此时开关S1闭合，S2断开；PD输出端得到频率为f1的信号的幅值电平Vf1，将该电平输入到比较器中，与此时的参考电平Vref作比较：

当Vf1>Vref，则比较器输出高电平，该高电平信号使得Up/Down Counter(计数器)输出码字Q[n:0]增加，输出码字连接到DAC（数模转换器）使得参考电平Vref增加并不断接近Vf1；当达到最终状态时，输出码字Q[n:0]在相邻的两组码字间切换，此时认为计数器达到稳定；当Vf1<Vref时，计数器码字先减小然后达到稳定；计数器的输出码字同时连接到数字逻辑电路中，数字电路判断计数器达到稳定后，使计数器输出保持稳定（同时稳定Vref电平），数字电路进入中间状态A1。此时开关S1断开，S2闭合，滤波器输入频率为f2的信号；将滤波器的输出端的信号幅值Vf2与此时的Vref电平作比较：

若Vf2>Vref ，则比较器输出高电平，使数字电路进入结果执行状态A2，并使数字电路的输出b[n:0]增加一个比特，同时使开关S1闭合，开关S2断开，计数器开始计数；若Vf2<Vref，使数字电路进入结果执行状态A3，并使数字电路的输出b[n:0]减小一个比特，同时使开关S1闭合，开关S2断开，计数器开始计数。

在结果执行状态A2或A3完成b[n:0]增加或减小一个比特的操作后，立即进入初始状态A0，完成一个循环过程。

状态机转换示意图如图4所示。

本发明的突出改进方面在于，通过比较滤波器的带通目标中心频率前后两个频率的等幅输入信号的输出幅值，根据比较结果判断带通中心频率或低通截止频率的偏移方向，然后改变负载电容的大小，实现截止频率的自校正。该方法实现的调谐电路模块不会因被调谐电路设计参数的改变而改变，有很强的通用性。同时基于数字控制字调谐可实现电路模块的复用和节省功耗。

附图说明

图1为双二次结构（Biquad）的电路图。

图2 为本发明提出的调谐原理示意图。

图3为本发明提出的调谐电路的具体实现方式。

图4为调谐过程中数字电路的状态机转换示意图。

图5 为DCCA阵列的位数为6时码字逐渐稳定的示意图。起始的输出码字为011111，在时钟沿的激励下，开始上升计数，最后稳定在110000与110001之间。

图中英文标识含义说明：图1：OTA(运算跨导放大器)，Vi(输入)，Vlout(低通输出)，Vbout(带通输出)。图2：Signal1(输入信号1），Signal2(输入信号2)，Filter(滤波器)，Vbp(滤波器带通输出信号)，PD(峰值检测电路)，Comparator(比较器)，Co(比较器输出电平信号)，Digital(数字逻辑电路)，DCCA(数字控制电容阵列)，DAC(模数转换器)，Vref(模数转换器输出电平信号)，Up/Down Counter(计数器)。

具体实施方式

本发明利用Biquad结构滤波器的带通特性，给被调谐电路两个频率分别为f1和f2且幅值相等的信号。在理想情况下，若滤波器的中心频率没有偏移，则两个信号通过滤波器后幅值应该相等。本发明通过输入到滤波器两个频率分别为f1和f2且幅值相等的测试信号，检测并比较带通输出端的信号幅值大小，就可判断频率偏移的趋势；然后根据判断的定性结果逐渐改变负载电容的大小，从而调节带通滤波器的中心频率或截止频率。具体的调谐过程如图5所示。由于开始时中心频率偏大，因此控制电容阵列DCCA的码字不断增加，最后稳定在110000和110001之间，此时调谐过程完成，将得到的控制字锁存。此仿真电路的目标频率为590MHz，根据最后DCCA的调谐结果得到的调谐误差约为4%。此时调谐电路可继续对下一级Biquad电路进行调节或切断电源以节省功耗。

此仿真电路的目标频率为590MHz，根据最后DCCA的调谐结果得到的调谐误差约为4%。在较低频率应用中，负载电容可以选取较大的值，此时单比特电容值相对于总的电容值有更小的比例，可以实现更高的精度。

Claims (1)

1.一种频率自调谐方法，其特征在于：利用一个锁幅环路，实施对存在于不同时刻的两个模拟电平的比较，根据两个模拟电平的大小关系判断频率的偏移方向，并相应增加或减小负载电容的一个比特电容值；再进行下一次比较，不断循环，使得这两个模拟电平逐渐接近，最后达到幅值相等以完成调谐；

在Biquad结构的跨导-电容滤波器电路中，同时存在低通输出端和带通输出端；低通的截止频率等于带通的中心频率；对于带通滤波器而言，在中心频率的前后附近取两个频率点f1和f2，f1<f2，这两个频点的增益相同；通过在不同时刻分别输入到滤波器的两个频率分别为f1和f2且幅值相等的测试信号，检测并比较带通输出端的信号幅值大小，从而判断中心频率的偏移方向，并以此控制负载电容值的改变，这样就同时实现带通中心频率和低通截止频率的自调谐；

将频率分别为f1和f2且幅值相等的两个测试信号各自通过一个开关连接到滤波器的输入端：设f1频率信号连接开关S1，f2频率信号连接开关S2，在任意时刻只有一个开关导通；

将滤波器的带通输出端连接到PD电路中，得到输出信号的幅值电平；用复位信号Reset使数字电路为初始状态A0，此时开关S1闭合，S2断开；PD输出端得到频率为f1的信号的幅值电平Vf1，将该电平输入到比较器中，与此时的参考电平Vref作比较：

当Vf1>Vref，则比较器输出高电平，该高电平信号使得计数器输出码字Q[n:0]增加，输出码字连接到DAC使得参考电平Vref增加并不断接近Vf1；当达到最终状态时，输出码字Q[n:0]在相邻的两组码字间切换，此时认为计数器达到稳定；当Vf1<Vref时，计数器码字先减小然后达到稳定；计数器的输出码字同时连接到数字逻辑电路中，数字电路判断计数器达到稳定后，使计数器输出保持稳定，数字电路进入中间状态A1；

此时开关S1断开，S2闭合，滤波器输入频率为f2的信号；将滤波器的输出端的信号幅值Vf2与此时的Vref电平作比较：

若Vf2>Vref ，则比较器输出高电平，使数字电路进入结果执行状态A2，并使数字电路的输出b[n:0]增加一个比特，同时使开关S1闭合，开关S2断开，计数器开始计数；若Vf2<Vref，使数字电路进入结果执行状态A3，并使数字电路的输出b[n:0]减小一个比特，同时使开关S1闭合，开关S2断开，计数器开始计数；

在结果执行状态A2或A3完成b[n:0]增加或减小一个比特的操作后，立即进入初始状态A0，完成一个循环过程。