CN1302621C - 针对阻塞信号的具有增加动态范围的有源连续时间滤波器 - Google Patents

针对阻塞信号的具有增加动态范围的有源连续时间滤波器 Download PDF

Info

Publication number
CN1302621C
CN1302621C CNB01820080XA CN01820080A CN1302621C CN 1302621 C CN1302621 C CN 1302621C CN B01820080X A CNB01820080X A CN B01820080XA CN 01820080 A CN01820080 A CN 01820080A CN 1302621 C CN1302621 C CN 1302621C
Authority
CN
China
Prior art keywords
inverting input
integrator
output
full balance
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB01820080XA
Other languages
English (en)
Other versions
CN1666416A (zh
Inventor
吉泽淳
雅尼斯·特斯维德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Columbia University in the City of New York
Original Assignee
Columbia University in the City of New York
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Columbia University in the City of New York filed Critical Columbia University in the City of New York
Publication of CN1666416A publication Critical patent/CN1666416A/zh
Application granted granted Critical
Publication of CN1302621C publication Critical patent/CN1302621C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1408—Balanced arrangements with diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/145—Balanced arrangements with transistors using a combination of bipolar transistors and field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45484—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit
    • H03F3/45488—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with bipolar transistors as the active amplifying circuit by using feedback means
    • H03F3/45493—Measuring at the loading circuit of the differential amplifier
    • H03F3/45511—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1217—Frequency selective two-port networks using amplifiers with feedback using a plurality of operational amplifiers
    • H03H11/1252—Two integrator-loop-filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0025—Gain control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0088—Reduction of intermodulation, nonlinearities, adjacent channel interference; intercept points of harmonics or intermodulation products
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45318—Indexing scheme relating to differential amplifiers the AAC comprising a cross coupling circuit, e.g. two extra transistors cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45366—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their gates only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45402—Indexing scheme relating to differential amplifiers the CMCL comprising a buffered addition circuit, i.e. the signals are buffered before addition, e.g. by a follower
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45418—Indexing scheme relating to differential amplifiers the CMCL comprising a resistor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45652—Indexing scheme relating to differential amplifiers the LC comprising one or more further dif amp stages, either identical to the dif amp or not, in cascade
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45722—Indexing scheme relating to differential amplifiers the LC comprising one or more source followers, as post buffer or driver stages, in cascade in the LC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/12—Frequency selective two-port networks using amplifiers with feedback
    • H03H11/1291—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators
    • H03H11/245—Frequency-independent attenuators using field-effect transistor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/109—Means associated with receiver for limiting or suppressing noise or interference by improving strong signal performance of the receiver when strong unwanted signals are present at the receiver input

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Networks Using Active Elements (AREA)

Abstract

公开了一种可提高阻塞信号抑制特性的有源滤波器(100)。线性电阻器如固定值电阻器(3、4)用于滤波器(100)的输入级(72)，以便抑制任何阻塞信号。增益补偿级(57)添加到使用电阻器(24)的输出级(23)上，为了抵销与输入固定值电阻器(3、4)相关的增益变化，所述电阻器(24)的制造技术与输入电阻器(3、4)的制造技术相同。在一典型实施例中，固定值电阻器(3、4)由多晶硅制成。

Description

针对阻塞信号的具有增加动态范围的有源连续时间滤波器
技术领域
本发明涉及一种电子电路，特别是一种有源滤波器。
本申请要求于2000年10月27日提交的美国临时专利申请No.60/243,939的优先权，其通过参考合并到本申请中。
背景技术
无线电通信接收器必须接收所希望的预定频率的信号，同时滤掉所不希望的其它频率的信号。所不希望的信号比所希望的信号具有更大信号强度。这些所不希望的信号被称作“阻塞信号(blocker)”，由于滤去阻塞信号的滤波器必须在其线性区域工作，以便避免失真，所以，这是难以解决的问题。因此，必须对施加到滤波器输入端的所有信号的最大振幅进行限制，以便阻塞信号不会引起饱和、截断或微小失真形式如滤波器中的互调(互调的典型方法为频带外三阶输入截点或IIP3)。结果，必须适当限制整个范围的待处理信号的强度，所述信号包括阻塞信号和所希望的信号。这就意味着，可将所希望的信号限定到极小的幅值并能够降低到滤波器的噪声最低限度以下，所述所希望信号的数量级小于阻塞信号。
为了保证信-噪比在合理的范围内，滤波器的噪声必须保持极小，这样就导致很大的芯片面积和具有很大的功耗，所述滤波器可方便地由如积分器电路来实现。因此，在集成电路芯片上实现这些滤波器很困难，迫使使用其它在花费和尺寸上都有损失的技术。
现有技术中已知的一项制造无线电通信接收器的技术为文献Mihai Banu & Yannis Tsividis， An Elliptic Continuous-Time CMOS Filter with On-Chip Automatic Tuning，SC-20 IEEE Journal of Solid-StateCircuit，1114，1114-1121(Dec.1985)中所描述的有源(active)RC技术。该项技术使用了全平衡积分器级，每一级包括电阻器、电容器和运算放大器。全平衡运算提高了滤波器共模干扰抑制性能，所述全平衡运算是指每一积分器具有两个输出端，其中每一输出端的信号在幅值上彼此相同，但极性相反。由于以这种方式所设计的有源滤波器的频率响应依赖于芯片元件的电阻和电容值，还由于这些值随制造容差和温度变化而变化，所描述的技术用来调整有源滤波器中的电阻器，以便补偿滤波器的频率响应中所不希望的变化。具体而言，现有技术描述了有源滤波器中的所包含的作为其三极管或非饱合区的MOSFET运算的所有电阻元件，将其设计为并偏压作为可变电阻器，可通过施加到MOSFET上的栅电压来调整所述电阻器的电阻。这项技术的缺点为：有源滤波器输入端上很大的阻塞信号迫使作为可变电阻的MOSFET进入非线性区工作，因此，引起如上所述的有源滤波器的输出信号失真。
                    发明内容
本发明的一个目的是处理所希望的信号和抑制阻塞信号，而不会引起过大的功耗或芯片面积。该目的可通过在有源滤波器的输入级上提供线性电阻元件来实现。尽管滤波器输入端上有很大的阻塞信号，输入级的固定值电阻器的响应保持线性。输入级能够充分减小阻塞信号，以致阻塞信号不会迫使次级MOSFET进入非线性区域工作。增益补偿级被添加到有源滤波器中，以便抵销由使用线性电阻和可变MOSFET电阻元件而引起的任何滤波器增益变化。
在本发明的一典型实施例中，所提供的有源滤波器具有第一全平衡有源积分器，其带有线性电阻元件如在输入级的固定值电阻器；至少一个中间全平衡有源积分器，其在输入级上带有可变电阻；及可变增益输出级，其可补偿由固定值电阻器与可变电阻器的不匹配而引起的增益变化。
在另一典型实施例中，固定值电阻器为多晶硅电阻器。
在另一典型实施例中，可变电阻器为可调金属氧化硅场效应晶体管(MOSFET)。
在另一典型实施例中，可变增益输出级的增益与线性电阻器的电阻和可变电阻器的电阻的比率相等。
在另一典型实施例中，有源滤波器包括连接到滤波器输出端的相位均衡器电路。
在另一典型实施例中，有源滤波器包括与不同积分器级互连的耦合电容器。
附图说明
图1为根据本发明一典型实施例的电路图；
图2为图1所示的实施例中有用的的实现全平衡放大器的电路图；
图3为用于图1所示的可变电阻器的栅电压源的电路框图；
图4为在图3电路中所使用的四分之一分频器的电路图；
图4A为在图3电路中所使用的电压转换器的电路图；
图5为在图3电路中所使用的参考滤波器的电路图；
图6为在图3电路中所使用的倍压器的电路图；
图7为在图3电路中所使用的低通滤波器的电路图；
图8为在图3电路中所使用的电荷泵的电路图；
图9为用于图1所示的电路输出端的相位平衡器电路的电路图；
具体实施方式
在图1中示出了根据本发明的一典型实施例，用于直接转换或零中间频率接收器的低通滤波器。所描述的实施例具有截止频率为1.29MHz、频带内的增益为8.5dB、在10MHz处频带外抑制的增益为64dB。
在工作过程中，在滤波器的输入端1和2输入全平衡输入信号。对于本说明书和权利要求来说，全平衡意指在电路的每一输入端上的信号在幅值上彼此相等，但具有相反的极性(即，信号的彼此相位差为180°)，且电路的每一输出端的信号彼此相等，但具有相反的极性。输入信号通过第一全平衡积分器72，所述第一全平衡积分器72包括：线性(如：固定值)电阻器3和4，全差分放大器8，线性电容器7和9，可变电阻器37、38、39和40。全差分放大器8具有非反相输入端5、反相输入端6、反相输出端10和非反相输出端11。参考图2详细描述全差分放大器8。线性电容器7和可变电阻器39并联在放大器8的非反相输入端5和反相输出端10之间。同样，线性电容器9和可变电阻器40并联在放大器8的反相输入端6和非反相输出端11之间。线性电阻器3和4优选为标称电阻为5kΩ的多晶硅电阻器。可变电阻器37、38、39和40优选为MOSFET，在其栅极引出端上的预定偏压使所述MOSFET工作为三极管或工作在非饱和区，以便具有5kΩ的标称电阻。MOSFET晶体管的栅电压VG控制MOSFET器件的通道电阻，从而使MOSFET器件作为压控电阻。下面参照图3-8详细说明可变MOSFET电阻器37、38、39和40的栅电压VG。线性电容器7和9优选由多晶硅片组成且每一多晶硅片的电容为17.7pF。
当经过积分器72之后，在输出节点10和11上的全平衡输出信号中的阻塞信号部分减弱。积分器72的输出信号接着输出到第一中间全平衡有源积分器71，首先经过可变电阻器12和13。所实现的可变MOSFET电阻器12和13与可变MOSFET电阻器39和40相同。信号接着经过平衡放大器17和线性电容器16和18。全平衡放大器17与全平衡放大器8相同。类似于线性电容器7和9，线性电容器16和18优选由多晶硅片形成，每一多晶硅片的电容为23.7pF。
第一中间积分器级71在引出端19和20上提供了全平衡输出信号，并使全平衡输出信号中的阻塞信号进一步得到减小。信号接着进入第二中间积分器21，除了具有线性反馈电容器65和66之外，所述第二中间积分器21与第一中间积分器71相同，所述每一个线性反馈电容器的电容为35.3pF。将引出端19和20上的信号分别施加到第二中间积分器21的可变MOSFET输入电阻器77和78上，所述输入电阻器77和78分别连接到第二中间积分器21的全平衡放大器89的反相输入端82和非反相输入端81上。第二中间积分器21在引出端51和52上提供了阻塞信号进一步减小的全平衡输出信号。引出端51和52上的信号被施加到与第二中间积分器级21相同的第三中间积分器级22。第三中间积分器22分别通过可变MOSFET输入电阻器85和86接收引出端51和52上的信号，所述输入电阻器85和86分别连接到积分器22的全平衡放大器90的反相输入端87和非反相输入端88上。第三中间积分器22在引出端53和54上提供了阻塞信号进一步减小的全平衡输出信号。
将引出端53和54上的信号分别通过可变MOSFET电阻器56和55施加到最后积分器23上，所述电阻器56和55分别连接到积分器23的全平衡放大器91的反相输入端60和非反相输入端59上。除了输入级上为可变MOSFET电阻器55和56(而不是固定值电阻3和4)和电容为17.7pF的反馈线性电容器70和71外，最后积分器23和起始积分器72相同。由最后积分级所提供的信号为引出端26和27上的全平衡信号。在这个级上，阻塞信号接近完全从输出信号中消除。然而，由于线性电阻器3和4的物理结构与MOSFET的物理结构不同，所以在不变电阻器的值和可变电阻器(即MOSFET)的值在制造公差和温度变化上没有相关性，所述制造公差和温度变化会引起所不希望的滤波器增益变化。结果，利用可变增益输出级57可补偿所不希望的增益变化。
引出端26和27上的信号通过可变MOSFET电阻器28和29进入可变增益输出级57，每一个电阻器的标称电阻为5kΩ。信号接着通过具有线性反馈电阻器32和34的放大器33。所选择的线性电阻器32和34用于抵销由线性电阻器3和4所引起的效应变化。在图1所示的典型实施例中，示出了有源滤波器100的增益与线性输出电阻器32和34的电阻成正比并与线性输入电阻器3和4的电阻的两倍成反比。因此，电阻器32和34优选为标称电阻为10kΩ的多晶硅电阻器，所述多晶硅电阻器保证了滤波器的标称增益为0dB。放大器33的非反相和反相输出端连接到有源滤波器100的非反相和反相输出端36和35上。
如图1所示，本典型实施例使用了四个分别连接在引出端6和44、5和45、11和46及10和47之间的耦合电容器43A、43B、43C、43D，及四个分别连接在引出端44和60、45和59、46和27及47和26之间的耦合电容器58A、58B、58C、58D。调整这些耦合电容器的电容就相应地调整了有关滤波器频率响应图的传输零点的设置。在一典型实施例中，两组耦合电容器43A、43B、43C、43D和58A、58B、58C、58D其中每一个都包括多晶硅片电容器，其中，第一组43A、43B、43C、43D的电容其中每一个的电容为2.46pF及第二组58A、58B、58C、58D的电容其中每一个的电容为0.904pF。
此外，如图1所示，每一积分器72、71、21和22具有第二组用于从次级积分器的输出端接收反馈信号的信号输入端。具体而言，可变MOSFET电阻器37和38分别在引出端19和20将第二积分器71的反相和非反相输出端连接到第一全平衡放大器8在引出端5和6处的非反相和反相输入端。结果，在积分器72的全平衡放大器8的反相和非反相输出端10和11所出现的信号表示两个输入信号(即，出现在引出端1、2的平衡基本输入信号和出现在引出端19、20上平衡反馈输入信号)之和的积分。同样，可变MOSFET电阻器41和42分别在引出端51和52处将第三积分器21的放大器89的反相和非反相输出端连接到第二积分器71的放大器17的引出端14和15处的非反相和反相输入端。而且，在引出端53和54处的积分器22的放大器90的反相和非反相输出端分别通过可变MOSFET电阻器79和80反馈到积分器21的全平衡放大器89的非反相和反相输入端81和82，及在引出端26和27处的积分器23的全平衡放大器91的反相和非反相输出端分别通过可变MOSFET电阻器83和84反馈到积分器22的全平衡放大器90的非反相和反相输入端88和87。在电路100中的所有的MOSFET可变电阻器12、13、24、25、28、29、37、38、39、40、41、42、55、56、77、78、79、80、83、84、85和86优选为相同的。在图1所示的典型实施例中，所有可变电阻器为n沟道MOSFETS。
现在参考图2，示出了图1所示的用于滤波器100中的全平衡放大器8的典型实施例。图1所示的其它放大器17、89、90、91和93具有相同的结构。全平衡放大器8的工作特性对本领域专业技术人员来说是熟知的。
输入信号分别施加到全平衡放大器8的引出端101和103的非反相和反相输入端上，其中，电压依次施加到npn双极结晶体管(BJT)113和115的基极引出端上。晶体管113和115的发射极引出端在节点117处连接在一起并连接到n沟道MOSFET电流源109的漏极，所述n沟道MOSFET电流源109的源极连接到地端105。晶体管113和115的集电极引出端分别在节点131和133连接到p-沟道MOSFET 127和129的漏极引出端上。晶体管127和129的栅极引出端在节点135连接在一起。
节点131连接到npn BJT 123的基极引出端。晶体管123的发射极引出端112连接到MOSFET电流源107的漏极引出端，接着将所述MOSFET电流源107的源极引出端连接到地节点105。引出端112还起到第一(非反相)全平衡输出端的作用。同样，节点133连接到npnBJT 125的基极引出端。晶体管125的发射极引出端114连接到n-沟道MOSFET电流源111的漏极引出端，使所述MOSFET电流源111的源极引出端连接到地节点105。引出端114还起到放大器8的第二(反相)全平衡输出端的作用。
晶体管127和129的源极引出端在电源电压节点137处连接在一起。晶体管123和125的集电极引出端还连接到电源电压节点137。
放大器8使用了共模式反馈伺服电路160。两个npn BJTs 145和149具有在节点151处连接在一起的发射极引出端，所述节点151连接到n-沟道MOSFET电流源110的漏极引出端上，所述MOSFET电流源110的源极引出端连接到地节点105。晶体管145的基极引出端153连接到电阻器141和143的接合点上，所述电阻器141和143其中每一个的标称电阻为40KΩ。电阻器141连接在晶体管145的基极引出端153和放大器8的反相输出端114之间，而电阻器143连接在晶体管145的基极引出端153和放大器8的非反相输出端112之间。晶体管145的集电极引出端连接到电源电压节点137上。
晶体管149的基极引出端155连接到外部电压源上，未示出。晶体管149的集电极引出端连接到p-沟道MOSFET 147的漏极引出端上。晶体管147的漏极引出端还连接到栅极引出端135上，如前所述，所述栅极引出端135连接到晶体管对127和129的共连接栅极引出端上。晶体管147的源极引出端连接到电源电压节点137上。电压源139连接在地节点105和电源电压节点137之间。
在工作期间，放大器8放大了引出端101和103上的全平衡输入信号，还分别在引出端112和114上提供了全平衡放大信号。在引出端112和114上非反相和反相输出信号优选为在幅值上相同，但具有相反的极性(即，输出信号的彼此相位差为180°)。在任何时候，引出端112和114的信号的平均值可由引出端155上的电压来设定，在本实施例中引出端155的电压为1.5V。
为了保证图1的滤波器100的MOSFET工作在三极管的深度工作饱和区中，并因此作为由图1的电路的可变电阻器所控制的线性栅极电压，当利用共0.8μm BiCMOS技术使可变MOSFET电阻器的标称沟道电阻为5kΩ、沟道宽度为18μm、沟道长度为10μm及源极和漏极的电压为1.5V时，有必要使施加到作为可变电阻的MOSFETs上的栅极电压VG大约为4V。由于在多数低功率无线应用中所使用的电源电压为低电压电池，如提供2.7V电源电压的锂电池，所需的电路增强了驱动滤波器中的MOSFET的栅极控制电压。此外，电路电源VG还将通过调整MOSFET可变电阻的电阻来控制总有源滤波器的频率响应，结果需要调整电路来控制VG并因此截止频率。图3示出了图1所示的用于控制可变MOSFET电阻器的栅电压的调整电路。
参照图3，外部参考时钟180为1/4分频器181提供信号，所述1/4分频器181对其它调整电路缓冲时钟，因此，调整电路对参考时钟电压电平不敏感。下面参照图4对1/4分频器181进行详细说明。1/4分频器187的输出端连接到参考滤波器182，倍压器183和电压电平转换电路189，所述电压电平转换电路189输出到电荷泵电路186。在一典型实施例中，所选择的参考滤波182为带有截频3.84MHz的二阶MOSFET-C Butterworth低通滤波器，在有源滤波器的通频带以外对电路进行调整，所述二阶MOSFET-C Butterworth低通滤波器保证了进行频率比较。参照图5对参考滤波器182进行详细说明。
参考滤波器182的输出还提供到倍压器183。倍压器183的输出通过环路滤波器184，所述环路滤波器184消除由电压倍增所产生的高频信号并使DC电压通过至电荷泵186。下面将分别参照图6和图7详细说明倍压器和低通滤波器。下面参照图8详细说明电荷泵186，所述电荷泵186增强了其输入端185上的电压，以便在引出端188产生足够大的VG用来调整作为图1所示的有源滤波器100的可变电阻器的MOSFET。电荷泵188的输出反馈到参考滤波器182，保证了VG输出端188将随温度变化而变化，以便保持图1所示的主有源滤波器100的所希望的频率响应。
参考图4，示出了图3描述的1/4分频器181的一典型实施例。图3的参考时钟180的输出分别施加到1/4分频器181的非反相和反相输入端404和406。在本典型实施例中，图3的参考时钟180设置用来输出100mVpp的频率为15.36MHz的时钟信号。输入时钟信号进入第一基于数字除法器400的触发器。本专业普通技术人员对数字除法器400的工作是熟知的。在引出端404和406上的输入时钟信号可由数字除法器级400进行分频，并且除法器级400的非反相和反相输出分别提供到引出端410和412上。在引出端410和412上输出信号的频率为引出端404和406上输入时钟信号的一半频率。引出端410和412上的平衡信号接着进入与第一数字除法器级400相同的第二数字除法器402。第二数字除法器级402分别在引出端414和416提供非反相和反相输出信号，而输出信号频率为引出端404和406上输入时钟信号的频率的1/4。在本典型实施例中，Vcc为2.7V及输出信号幅度通常为400mVpp。
在图4A中，示出了电平转换电路的一典型实施例。图4的1/4分频器的非反相和反相输出端414和416上的信号分别进入电平转换电路的输入端418和420。输入端418和420上的信号分别施加到两个p-沟道MOSFET晶体管436和434的栅极引出端上。晶体管436和434的漏极引出端分别连接到两个n-沟道MOSFET晶体管438和440的漏极引出端上，所述n-沟道MOSFET晶体管438和440其中每一个具有连接到地节点424的基部和源极引出端。此外，晶体管438和440的栅极引出端两者都连接到晶体管438的漏极引出端上。输入晶体管434和436的基部引出端每一个都连接到电源电压节点Vdd 428上，而两个输入晶体管434和436的源极引出端连接到p-沟道MOSFET 430的漏极引出端上。晶体管430的源极和基部引出端依次连接到Vdd电源电压节点428上，而晶体管430的栅极引出端连接到引出端426，用来接收偏压Bbias。晶体管440和436的各个漏极引出端两者连接到n-沟道MOSFET 442的栅极引出端上，所述n-沟道MOSFET 442的源极和基部引出端连接到地节点424上。晶体管442的漏极引出端连接到p-沟道MOSFET 432的漏极引出端上，所述p-沟道MOSFET 432的基部和源极引出端依次连接到Vdd电源电压节点428上及其栅极引出端连接到引出端Vbias 426上。在Vdd电源电压节点428和地节点424之间的电压除法器电路可在引出端Vbias 426上产生电压。所选择的Vbias 426引出端的电压用来确保大约10μA的电流通过MOSFET 430。晶体管442和432的漏极引出端的接合点作为电压电平转换器的输出引出端422。在输出引出端上的信号作为用于电荷泵的时钟，所述电荷泵将参照图8进行描述。
在图5中示出了图3所示的二阶MOSFET-C Butterworth低通参考滤波器182的一典型实施例。图3和图4所示的1/4分频器181的各个输出信号呈现在参考滤波器182的非反相和反相输入端500和501上。非反相输入端500上的输入信号通过可变n-沟道MOSFET电阻器502并施加到节点508上，而反相输入端501上的输入信号通过可变n-沟道MOSFET电阻器504并施加到节点506上。MOSFET电阻器502和504的电阻都由施加到前述的其各个栅极电压VG来控制。信号接着进入全差分放大器514、反馈电容器512和516和可变n-沟道MOSFET反馈电阻器510和518。电容器512和516优选以与图1所示的有源滤波器100的线性电容器的相同方式制造，且每一电容器的电容为5.62pF。差分放大器514与图1所示的有源滤波器100中所使用的放大器相同。
节点506和508上的信号还分别连接到可变n-沟道MOSFET反馈电阻器522和524上。MOSFET反馈电阻器522连接在节点506和参考滤波器182的反相输出端538之间，而MOSFET反馈电阻器524连接在节点508和参考滤波器182的非反相输出端539之间。
当通过第一积分器级后，节点520上的信号通过可变n-沟道MOSFET电阻器528到530，而节点521上的信号通过可变n-沟道MOSFET电阻器526到531。平衡信号接着进入差分放大器535和线性反馈电容器533和534。电容器533和534还优选以与图1所示的有源滤波器100中的线性电容器相同的方式制造，且每一个电容器的电容为11.25pF。全差分放大器535分别在节点536和537上提供反相和非反相输出。节点536和537分别连接到参考滤波器182的输出引出端538和539。
在图6中，示出了在图3的电路中所使用的倍压器183的一典型实施例。本领域所属普通技术人员对倍压器的工作原理是熟知的。来自图3和图5所示的MOSFET-C参考滤波器182的非反相和反相信号输出分别进入倍压器的引出端552和553。图3和图4所示的1/4分频器181的非反相和反相信号输出分别进入倍压器的引出端550和551。在输出端554和555分别输出两个非反相和两个反相输入电压信号的各自乘积。
在图7中，示出了在图3的电路中所使用的环路滤波器184的一典型实施例。环路滤波器为本专业普通技术人员所熟知的共单极低通滤波器。图3和图6所示的倍压器183的非反相和反相输出信号分别呈现在输入端600和601。图7所示的低通滤波器过滤输入信号，以便去除所不希望的由倍压器所产生的高频成份并保留用于调整图1所示的MOSFET可变电阻器所需要的DC电压VG。如图3和图8所示，所过滤的信号呈现在信号端的输出端Vin 185上。
参考图8，示出了图3所示的调整电路中所使用的电荷泵电路的一典型实施例。本专业人员对基于Dickson倍乘器的电荷泵是熟知的。参见J.F.Dickson  On-Chin High Voltage Generation in NMOS Integrated Circuits Using an Improved Voltage Multiplier Technique，IEEE Journal ofSolid-State Circuits，June 1976，at 374，其内容通过参考合并到本申请中。来自图3和图7所示的低通滤波器184输出端185上的电压信号施加到常规运算放大器207的非反相输入端。运算放大器207的反相输入端连接到其输出端205上，所述输出端205依次连接到二极管连接的npn BJT 211的发射极引出端及连接到反相器255的输入端上，所述反相器255的输出端连接到p-沟道MOSFET 257的栅极引出端256上。晶体管211的基极和集电极引出端连接到p-沟道MOSFET 257的漏极引出端。MOSFET 257的栅极引出端256经由反相器255受到运算放大器207的DC反馈电压的反相的偏置，所述反相器255接通MOSFET 257，以便为二极管连接的晶体管211提供电流，MOSFET 257的源极引出端连接到标称电压为2.7V的VCC电源电压节点258。在晶体管211的发射极引出端和运算放大器207的输出端205上的其余电流通过电阻器203到地节点201。当节点205设置为0.5V和电阻器203设置为25KΩ时，这种配置通过MOSFET 257的漏极会产生约20μA的电流。
节点213的电压施加到二极管连接的npnBJT 233的集电极和基极引出端。晶体管233的发射极连接到第一电荷泵级，所述第一电荷泵级包括二极管连接的BJT 235和电容器243。节点213还连接到反相器的p-沟道MOSFET 223和231的源极引出端，所述反相器分别由n-沟道和p-沟道MOSFET对221、223和227、231组成。MOSFET 221和223的栅极引出端422连接到图3和图4A所示的电压电平转换器189的输出端。从电压转换器189进入引出端422的信号的幅值为CMOS电平，且信号的频率为3.84MHz。p-沟道MOSFET 223的漏极引出端在节点225连接到n-沟道MOSFET 221的漏极引出端。节点225分别连接到n-沟道和p-沟道MOSFET晶体管227和231的栅极引出端。p-沟道MOSFET 231的漏极引出端在节点229连接到n-沟道MOSFET227的漏极引出端。n-沟道MOSFET 221和227的源极引出端其中每一个连接到地节点201。
MOSFET 221、223和227和231的功能为两个串联的反相器电路，所述反相器的作用为幅值调节器，以便控制施加到节点422的输入信号的幅值，因此导致电荷泵输出电压可由下式确定：VG＝(n+1)Vin，其中，VG为施加到如图1所示的可变MOSFET电阻器的栅极引出端的电压，n为电荷泵级的数加上1，及Vin为输入端185上的信号。
节点225连接到奇数电荷泵级的电容器上。因此，在本实施例中，n等于7并有6个电荷泵级，节点225连接到电容器C1 243、C3(没有示出)和C5 245上。相反，节点229连接到偶数电荷泵级的电容器上。因此，在所述的本典型实施中，引出端229连接到电容器C2 244、C4(没有示出)和C6 247上。每一个电荷泵级电容器243、244、245和247的电容为0.5pF。
电荷泵电容器依次还连接到二极管连接的BJT 235、237、239和241的集电极和基极引出端。因此，C1 243连接到节点261，C2连接到节点259，C3和C4及其相关的二极管连接的BJT没有示出，C5 245连接到节点257及C6连接到节点255。二极管连接的BJT与连接到BJT 237的集电极和基极引出端259的发射极引出端串连，及与连接到引出端253的最后级BJT 241的发射极引出端相串连，所述引出端253提供了所希望的VG输出电压。输出电压端253还连接到电容为10pF的电容器C7 249，及连接到n-沟道MOSFET有源负载251的漏极引出端，所述有源负载251提供了用于电荷泵的下拉工作的放电路径。MOSFET负载251的源极引出端连接到地节点201。晶体管251的栅极引出端连接到n-沟道MOSFET 270的节点271处的栅极和漏极引出端。节点271依次连接到用于通过电阻器接收Vbias的引出端272。电压Vbias可由VCC电压电源节点258和地节点201之间的分压电路而产生。所选择的电压Vbias用来确保约为10μA的电流通过MOSFET晶体管270。
在图8所示的电荷泵的典型实施例中，使用了可减小电路中附加电容的多晶硅对多晶硅或金属对金属的电容器。因此，输出电压VG与输入Vin电压之间的相关性可由下式确定：VG＝(n+1)Vin，其中，n为电荷泵级的数加上1，结果，在本典型实施例中，n为7及由图3和图7所示的低通滤波器产生的Vin约为0.5V，VG为4V，这就足以保证了图1所示的电路中可调整MOSFET电阻器在三极管区工作。
在图9中，示出了图1所示的有源滤波器中所使用的相位平衡器电路。这种电路对本专业技术人员来说是熟知的。电路用来线性化图1所示的实施例的五阶滤波器的组延迟特性。图1所示的有源滤波器100的输出端35和36上的输出信号分别输出到相位平衡电路的输入端303和301。信号接着进入两个电路路径。在第一路径中，在输入端303、301上所收的信号分别施加到电容器305和307。信号接着分别进入全平衡放大器318，反馈电容器319和321及连接在放大器输入端315和312和放大器输出端329和327之间的可变n-沟道MOSFET反馈电阻器325和323。在放大器输出端329和327上信号进入第二电路路径，首先进入可变n-沟道MOSFET电阻器331和337，接着分别进入第二全平衡放大器348、连接在放大器输入端345和343和放大器输出端351和353之间的反馈电容器347和349。
在第二电路路径中，输入端301上输入信号通过可变MOSFET电阻器335和电容器339连接到输入端345和343、各个全平衡放大器348。引出端303上的输入信号通过可变电阻器333和电容器341连接到输入端345和343、各个全平衡放大器348。在节点351和353上的放大器348的平衡输出信号通过可变MOSFET电阻器313、311分别施加到全平衡放大器318的输入端315、317。
在所示的典型实施例中，除了在图1的有源滤波器100的相同栅极电压下每一个可变MOSFET电阻器的标称电阻为10kΩ，及每一个电容器339、341、347和349的电容为21.3pF，同时每一个电容器205、307、319和321的电容为8.3pF外，全平衡放大器318、348，电容器305、307、319、321、339、341、347和349，及可变MOSFET电阻器311、313、323、325、331、333、335和337在结构上与图1所示的有源滤波器100的积分器72、71、21、22和23的全平衡放大器、线性电容器和可变MOSFET电阻器相同。在图9的电路中控制可变MOSFET电阻器的栅极电压与控制图1的电路中控制可变MOSFET电阻器的栅极电压相同，并由图3所示的电路而产生。
在前述的典型实施例中仅示出了本发明的原理。本专业技术人员根据本申请的描述很容易对所描述的实施例进行各种改变。具体而言，本发明可用于具有多个频率响应形状的滤波器，而不简单用于所示的直接转换或零中间频率接收器的低通滤波器。而且，在附图中所示的电路布局有可能产生偏差。例如，有可能消除图1所示的电路100中的耦合电容器43A、43B、43C和43D和58A、58B、58C和58D。因此，就可以充分理解，本专业技术人员能够设计许多系统和方法，尽管所述许多系统和方法没有示出或描述，这样就具体了本发明的原理，所述本发明的原理可由权利要求来限定。

Claims (7)

1.一种具有第一滤波器输入端、第二滤波器输入端、第一滤波器输出端和第二滤波器输出端的有源滤波器，包括：
第一全平衡积分器，包括：第一全平衡放大器，其具有第一非反相输入端、第一反相输入端、第一反相输出端和第一非反相输出端；第一电容元件和第一可变电阻元件，其并连在所述第一非反相输入端和所述第一反相输出端之间；第二电容元件和第二可变电阻元件，其并联在所述第一反相输入端和所述第一非反相输出端之间；第一线性电阻元件，其连接在所述第一滤波器输入端和所述第一非反相输入端之间；第二线性电阻元件，其连接在所述第二滤波器输入端和所述第一反相输入端之间；第三可变电阻元件，其具有第一和第二端，所述第一端连接到所述第一非反相输入端；及第四可变电阻元件，其具有第一和第二端，所述第一端连接到所述第一反相输入端；
最后全平衡积分器，其包括：第二全平衡放大器，其具有第二非反相输入端、第二反相输入端、第二反相输出端和第二非反相输出端；第三电容元件和第五可变电阻元件，其并联在所述第二非反相输入端和所述第二反相输出端之间；第四电容器元件和第六可变电阻元件，其并联在所述第二反相输入端和所述第二非反相输出端之间；第七可变电阻元件，其具有第一和第二端，所述第一端连接到所述第二非反相输入端；及第八可变电阻元件，其具有第一和第二端，所述第一端连接到所述第二反相输入端；
滤波器增益补偿级，其包括：第三全平衡放大器，其具有第三非反相输入端、第三反相输入端、连接到所述第一滤波器输出端的第三反相输出端和连接到所述第二滤波器输出端的第三非反相输出端；第三线性电阻元件，其连接在所述第三非反相输入端和所述第三反相输出端之间；第四线性电阻元件，其连接在所述第三反相输入端和所述第三非反相输出端之间；第九可变电阻元件，其连接在所述第三非反相输入端和所述第二非反相输出端之间；及第十可变电阻元件，其连接在所述第三反相输入端和所述第二反相输出端之间；
至少一个中间全平衡积分器，其依次连接在所述第一和最后全平衡积分器之间，每一个中间全平衡积分器包括：第四全平衡放大器，其具有第四非反相输入端、第四反相输入端、第四反相输出端和第四非反相输出端；第五电容元件，其连接在所述第四非反相输入端和所述第四反相输出端之间；第六电容元件，其连接在所述第四反相输入端和所述第四非反相输出端之间；第十一可变电阻元件，其连接在所述第四非反相输入端和连接到前向相邻中间全平衡积分器的全平衡积分器中的各个放大器的非反相输出端之间；第十二可变电阻元件，其连接在所述第四反相输入端和连接到前向相邻中间全平衡积分器的全平衡积分器中的各个放大器的反相输出端之间；第十三可变电阻元件，其连接在所述第四非反相输入端和连接到后向相邻所述的中间全平衡积分器的全平衡积分器中的各个放大的反相输出之间；及第十四可变电阻元件，其连接在所述第四反相输入端和连接到后向相邻所述中间全平衡积分器的全平衡积分器中的各个放大器的非反相输出之间；并且
其中，所述第三可变电阻元件的所述第二端连接到中间全平衡积分器的至少其中之一的各个放大器的反相输出端，所述中间全平衡积分器后向连接到所述第一全平衡积分器；所述第四可变电阻元件的所述第二端连接到中间全平衡积分器至少其中之一的各个放大器的非反相输出端，所述中间全平衡积分器后向连接到所述第一全平衡积分器；所述第七可变电阻元件的所述第二端连接到中间全平衡积分器至少其中之一的各个放大器的非反相输出端，所述中间全平衡积分器前向连接到所述最后全平衡放大器；及所述第八可变电阻元件的所述第二端连接到中间全平衡积分器至少其中之一的各个放大器的反相输出端，所述中间全平衡积分器前向连接到所述最后全平衡放大器。
2.根据权利要求1所述的有源滤波器，其中所述第一和第二线性电阻元件为固定值多晶硅电阻器。
3.根据权利要求1所述的有源滤波器，其中所述第一和第二可变电阻元件为金属氧化物半导体场效应晶体管，其每一个具有源极、漏极和栅极引出端，其中，在所述源极和漏极引出端之间的电阻可由施加到所述栅极引出端上的电压来调整。
4.根据权利要求1所述的有源滤波器，其中所述滤波器增益补偿级的增益与所述第一线性电阻元件对所述第一可变电阻器元件的比率相等。
5.根据权利要求1所述的有源滤波器，其中所述第三线性电阻元件的电阻是所述第一线性电阻元件的电阻的两倍。
6.根据权利要求1所述的有源滤波器，还包括连接到所述第一和第二滤波器输出端的相位均衡器。
7.根据权利要求1所述的有源滤波器，其中所述至少一个中间全平衡积分器包括至少第一、第二和第三中间全平衡积分器，还包括：
第七电容元件，其连接在所述第一反相输入端和所述第二中间全平衡积分器的第四全平衡放大器的所述第四反相输出端之间；
第八电容元件，其连接在所述第一非反相输入端和所述第二中间全平衡积分器的第四全平衡放大器的所述第四非反相输出端之间；
第九电容元件，其连接在所述第一非反相输出端和所述第二中间全平衡积分器的第四全平衡放大器的所述第四非反相输入端之间；
第十电容元件，其连接在所述第一反相输出端和所述第二中间全平衡积分器的第四全平衡放大器的所述第四反相输入端之间；
第十一电容元件，其连接在所述第二反相输入端和所述第二中间全平衡积分器的第四全平衡放大器的所述第四反相输出端之间；
第十二电容元件，其连接在所述第二非反相输入端和所述第二中间全平衡积分器的第四全平衡放大器的所述第四非反相输出端之间；
第十三电容元件，其连接在所述第二非反相输出端和所述第二中间全平衡积分器的第四全平衡放大器的所述第四非反相输入端之间；和
第十四电容元件，其连接在所述第二反相输出端和所述第二中间全平衡积分器的第四全平衡放大器的所述第四反相输入端之间。
CNB01820080XA 2000-10-27 2001-10-29 针对阻塞信号的具有增加动态范围的有源连续时间滤波器 Expired - Fee Related CN1302621C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24393900P 2000-10-27 2000-10-27
US60/243,939 2000-10-27

Publications (2)

Publication Number Publication Date
CN1666416A CN1666416A (zh) 2005-09-07
CN1302621C true CN1302621C (zh) 2007-02-28

Family

ID=22920720

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB01820080XA Expired - Fee Related CN1302621C (zh) 2000-10-27 2001-10-29 针对阻塞信号的具有增加动态范围的有源连续时间滤波器

Country Status (5)

Country Link
EP (1) EP1338089A4 (zh)
JP (1) JP2004512766A (zh)
CN (1) CN1302621C (zh)
AU (1) AU2002230815A1 (zh)
WO (1) WO2002035756A2 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7010330B1 (en) 2003-03-01 2006-03-07 Theta Microelectronics, Inc. Power dissipation reduction in wireless transceivers
CN101425792B (zh) * 2008-11-21 2012-01-11 中国科学院微电子研究所 一种负反馈型混合积分器的双二阶单元

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823092A (en) * 1985-05-28 1989-04-18 Wolfson Microelectronics Limited MOS transconductance amplifier for active filters
US5736909A (en) * 1996-02-02 1998-04-07 Philips Electronics North America Corporation Monolithic continuous-time analog filters
US6268765B1 (en) * 1997-12-15 2001-07-31 Texas Instruments Incorporated 2.5V, 30-100 MHz 7th order equiripple delay continuous-time filter and variable gain amplifier

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4509019A (en) * 1983-01-27 1985-04-02 At&T Bell Laboratories Tunable active filter
EP0897612A2 (en) * 1997-02-07 1999-02-24 Koninklijke Philips Electronics N.V. Transistorized two-port variable-conductance network

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823092A (en) * 1985-05-28 1989-04-18 Wolfson Microelectronics Limited MOS transconductance amplifier for active filters
US5736909A (en) * 1996-02-02 1998-04-07 Philips Electronics North America Corporation Monolithic continuous-time analog filters
US6268765B1 (en) * 1997-12-15 2001-07-31 Texas Instruments Incorporated 2.5V, 30-100 MHz 7th order equiripple delay continuous-time filter and variable gain amplifier

Also Published As

Publication number Publication date
AU2002230815A1 (en) 2002-05-06
EP1338089A2 (en) 2003-08-27
WO2002035756A3 (en) 2002-08-15
JP2004512766A (ja) 2004-04-22
CN1666416A (zh) 2005-09-07
EP1338089A4 (en) 2006-05-31
WO2002035756A2 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
CN1249919C (zh) 可变增益放大器
US7034606B2 (en) VGA-CTF combination cell for 10 Gb/s serial data receivers
US8558611B2 (en) Peaking amplifier with capacitively-coupled parallel input stages
CN103051298B (zh) 可编程增益放大电路和可编程增益放大器
US7368987B2 (en) Circuit configuration having a feedback operational amplifier
US8410846B2 (en) Variable gain amplifier
CN1993884A (zh) 跨导体电路
CN1494763A (zh) 具有高线性度和单调相关的偏移电压的自动增益控制电路
CN101924527A (zh) 一种具有精确增益步长的宽带可编程增益放大器
Hori et al. A widely tunable CMOS Gm-C filter with a negative source degeneration resistor transconductor
US20080297258A1 (en) Variable impedance circuit; and variable impedance system, filter circuit, amplifier, and communication system using the same
KR0151397B1 (ko) 집적 회로화된 필터 및 필터셀
CN111865244B (zh) 一种数字控制可变增益放大器
CN206498384U (zh) 可变增益放大器
CN1302621C (zh) 针对阻塞信号的具有增加动态范围的有源连续时间滤波器
US7375583B2 (en) Low noise lowpass filter
US20100295594A1 (en) Source Follower Attenuator
US20070159240A1 (en) Lowpass biquad VGA filter
US7196573B1 (en) Systems and methods for creating complex poles
CN1292537C (zh) 相位补偿的阻抗变换器
CN1795608A (zh) 跨导体电路中的改进或关于跨导体电路的改进
CN113489465A (zh) 一种放大器电路
CN103368515A (zh) 一种巴特沃斯型滤波器
US6873205B1 (en) Active continuous-time filter with increased dynamic range in the presence of blocker signals
JP2919487B2 (ja) 積分回路およびアクティブフィルタ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070228

Termination date: 20161029

CF01 Termination of patent right due to non-payment of annual fee