CN111865244B - 一种数字控制可变增益放大器 - Google Patents

Abstract

本发明公开了一种数字控制可变增益放大器，包括三级VGA电路和输出缓冲电路，三级VGA电路中第一、二级由可变跨导放大器和恒定跨阻放大器组成，第三级由可变跨导放大器和可变跨阻放大器组成，两级VGA电路之间采用高通滤波器来消除每个VGA单元产生的直流偏置电压，保证电路的可靠性，输出缓冲器用于驱动100Ω差动负载阻抗。本发明通过在第三级VGA电路同时引入可变跨导级和可变跨阻级，避免了晶体管数量过多导致的不匹配问题，同时实现了高增益、精确的增益步长以及恒定的带宽，有较好的线性度，有利于实现宽动态范围系统。

Description

一种数字控制可变增益放大器

技术领域

本发明属于可变增益放大器设计技术领域，具体涉及一种数字控制可变增益放大器。

背景技术

由于存在低大气衰减，近年来对于几个毫米波光谱窗口，如35GHz、77GHz、95GHz和140GHz的研究和设计受到越来越广泛的关注，现有的应用包括60GHz无线通信、77GHz避碰雷达和94GHz成像等。在这些应用中，无源毫米波成像系统具有体积小、重量轻、功耗低等优点；作为无源波成像接收机的重要组成部分，基带VGA用于抵消输入信号电平的变化，并保持输出信号电平稳定，从而使得接收机的动态范围最大化。

毫米波成像接收机的VGA设计面临着宽带宽、高增益、高线性度、低噪声和低功率等诸多挑战。根据系统计算，VGA带宽应大于3.5GHz，增益应高于55dB，为了实现宽动态范围系统，避免失配问题，应同时实现大的增益控制范围和精确的增益步长，而现有的几种带宽VGA结构的性能不足以满足上述要求。

发明内容

针对现有技术中的上述不足，本发明提供的数字控制可变增益放大器解决了现有的数控可调增益放大器实现宽动态范围时，易出现失配且难以实现增益控制的精确的增益步长的问题。

为了达到上述发明目的，本发明采用的技术方案为：一种数字控制可变增益放大器，包括依次连接的第一级VGA电路、第二级VGA电路、第三级VGA电路和输出缓冲电路；

所述第一级VGA电路的第一输入端和第二输入端共同作为数控可变增益放大器的输入端，其第一输出端通过高通滤波器与所述第二级VGA电路的第一输入端连接，其第二输出端通过高通滤波器与所述第二级VGA电路的第二输入端连接；

所述第二级VGA电路的第一输出端通过高通滤波器与所述第三级VGA电路的第一输入端连接，其第二输出端通过高通滤波器与所述第三级VGA电路的第二输出端连接；

所述第三级VGA电路的第一输入端与所述输出缓冲电路的第一输出端连接，其第二输出端与所述输出缓冲电路的第二输入端连接；

所述输出缓冲电路的第一输出端和第二输出端共同作为数控可变增益放大器的输出端与100Ω差动负载连接；

所述第一级VGA电路、第二级VGA电路和第三级VGA电路中的跨导控制端均与所述数控装置连接。

进一步地，所述第一级VGA电路、第二级VGA电路和第三级VGA电路均包括相互连接的可变跨导放大器和恒定跨阻放大器；

所述可变跨导放大器包括k个输入对晶体管；

每个所述输入对晶体管的输入端V+共同作为当前VGA电路的第一输入端，每个所述输入对晶体管的输出端V-共同作为当前级VGA电路的第二输入端；

第一个所述输入对晶体管的输入端V+侧的晶体管的漏极分别与第2k个输入对晶体管输入端V+侧的晶体管的漏极及第2k+1个输入对晶体管输出端V-侧的晶体管的漏极连接，并作为可变跨导放大器的第一输出端与恒定跨阻放大器的第一输入端连接；

第一个所述输入对晶体管输出端V-侧的晶体管的漏极分别与第2k个输入端晶体管输出端V-侧的晶体管的漏极及第2k+1个输入对晶体管输入端V+侧的晶体管的漏极连接，并作为可变跨导放大器的第二输出端与恒定跨阻放大器的第二输入端连接；

每个所述输入对晶体管中的两个晶体管的源极相互连接并作为其对应的跨导控制端，并与一个晶体管的漏极连接，该晶体管的源极接地；

第2~n个所述输入对晶体管中的跨导控制端连接的晶体管的基极与一个数据选择器的输出端连接，每个所述数据选择器的接地端均接地，其输入端相互连接并与第一个输入对晶体管连接的晶体管的基极连接，其信号控制端均数控装置连接；

其中，k=1,2,3,...,n, k为自然数，n为输入对晶体管总数；

所述恒定跨阻放大器包括PMOS管T1、PMOS管T2、PMOS管T3、PMOS管T4、PMOS管T5和PMOS管T6；

所述PMOS管T1的漏极作为恒定跨阻放大器的第一输入端，其源极分别与所述PMOS管T3的源极、PMOS管T4的源极和PMOS管T2的源极连接，所述PMOS管T2的漏极作为恒定跨阻放大器的第二输入端；

所述PMOS管T3的漏极分别与第一反馈电阻的一端和PMOS管T5的漏极连接，所述PMOS管T5的源极接地，所述PMOS管T5的基极和第一反馈电阻的另一端均与可变跨导放大器的第一输出端连接，所述PMOS管T4的漏极分别与第二反馈电阻的一端和PMOS管T6的漏极连接，所述PMOS管T6的源极接地，所述PMOS管T6的基极和第二反馈电阻的另一端均与可变跨导放大器的第二输出端连接；

所述PMOS管T3的基极作为当前VGA电路的第一输出端，所述PMOS管T4的基极作为当前VGA电路的第二输出端。

进一步地，所述第一级VGA电路中的可变跨导放大器包括5个输入对晶体管。

进一步地，所述第二级VGA电路中的可变跨导放大器包括11个输入对晶体管。

进一步地，所述第三级VGA电路中的可变跨导放大器包括11个输入对晶体管，且在所述第三级VGA电路的恒定跨阻放大器中，所述第一反馈电阻和第二反馈电阻均替换为相同电路结构的第一反馈电阻网络和第二反馈电阻网络；

所述第一反馈电阻网络和第二反馈电阻网络均包括反馈电阻Rf；

所述反馈电阻Rf的一端分别与电阻R1的一端、电阻R2的一端和电阻R3的一端连接并作为第一反馈电阻网络A+端与PMOS管T3的漏极连接，或作为第二反馈电阻网络的A+端与PMOS管T4的漏极连接，所述电阻R1的另一端通过开关SW0与电阻R4的一端连接，所述电阻R2的另一端通过开关SW1与电阻R5的一端连接，所述电阻R3的另一端通过开关SW2与电阻R6的一端连接，所述反馈电阻Rf的另一端、电阻R4的另一端、电阻R5的另一端和电阻R6的另一端相互连接并作为第一反馈电阻网络B+端PMOS管T5的基极连接，或作为第二反馈电阻网络的B+端与PMOS管T6的基极连接；

所述开关SW0、开关SW1和开关SW2的开关控制端与数控装置连接。

进一步地，所述高通滤波器为RC网络构成的高通滤波器。

进一步地，所述第三级VGA电路的第一输出端和输出缓冲电路的第一输入端之间以及第三级VGA电路的第二输出端和输出缓冲电路的第二输入端之间均连接有一个隔直电容。

本发明的有益效果为：

（1）本发明通过在三级VGA电路同时引入可变跨导级和可变跨阻级，避免了晶体管数量过多导致的不匹配问题；

（2）本发明在相邻两级VGA电路之间采用高通滤波器来消除每个VGA单元产生的直流偏置电压，保证了电路的可靠性；

（3）本发明可调增益放大器实现了高增益、精确的增益步长以及恒定的带宽，有较好的线性度，有利于实现宽动态范围系统。

附图说明

图1为本发明提供的数字控制可变增益放大器结构图。

图2为本发明提供的数字控制可变增益放大器拓扑结构示意图。

图3为本发明提供的第一级VGA电路原理图。

图4为本发明提供的第一/第二反馈电阻网络电路图。

图5为本发明提供的增益频率响应后仿真结果图。

图6为本发明提供的增益与控制代码特性后仿真结果图。

具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

实施例1：

本发明基于改进的Cherry-Hooper放大器增益单元，三级VGA电路中第一、二级由可变跨导放大器和恒定跨阻放大器组成，第三级由可变跨导放大器和可变跨阻放大器组成，两级VGA电路之间采用高通滤波器来消除每个VGA单元产生的直流偏置电压，保证电路的可靠性，输出缓冲器用于驱动100Ω差动负载阻抗。

如图1-2所示，本发明中的数字控制可变增益放大器，包括依次连接的第一级VGA电路、第二级VGA电路、第三级VGA电路和输出缓冲电路；

第一级VGA电路的第一输入端和第二输入端共同作为数控可变增益放大器的输入端，其第一输出端通过高通滤波器与第二级VGA电路的第一输入端连接，其第二输出端通过高通滤波器与第二级VGA电路的第二输入端连接；第二级VGA电路的第一输出端通过高通滤波器与第三级VGA电路的第一输入端连接，其第二输出端通过高通滤波器与第三级VGA电路的第二输出端连接；第三级VGA电路的第一输入端与输出缓冲电路的第一输出端连接，其第二输出端与输出缓冲电路的第二输入端连接；输出缓冲电路的第一输出端和第二输出端共同作为数控可变增益放大器的输出端与100Ω差动负载连接；第一级VGA电路、第二级VGA电路和第三级VGA电路中的跨导控制端均与数控装置连接。

其中，三级VGA电路作为数控可变增益放大器的核心电路，实现步长确定及恒定带宽的控制，相邻两级VGA电路之间采用高通滤波器来消除每个VGA电路产生的直流偏置电压，该高通滤波器由RC网络构成。

图2中的第三级VGA电路的第一输出端和输出缓冲电路的第一输入端之间、第三级VGA电路的第二输出端和输出缓冲电路的第二输入端之间均连接有一个隔直电容；第一级VGA电路、第二级VGA电路和第三级VGA电路均包括相互连接的可变跨导放大器和恒定跨阻放大器；

可变跨导放大器包括k个输入对晶体管；

每个输入对晶体管的输入端V+共同作为当前VGA电路的第一输入端，每个输入对晶体管的输出端V-共同作为当前级VGA电路的第二输入端；

第一个输入对晶体管的输入端V+侧的晶体管的漏极分别与第2k个输入对晶体管输入端V+侧的晶体管的漏极及第2k+1个输入对晶体管输出端V-侧的晶体管的漏极连接，并作为可变跨导放大器的第一输出端与恒定跨阻放大器的第一输入端连接；

第一个输入对晶体管输出端V-侧的晶体管的漏极分别与第2k个输入端晶体管输出端V-侧的晶体管的漏极及第2k+1个输入对晶体管输入端V+侧的晶体管的漏极连接，并作为可变跨导放大器的第二输出端与恒定跨阻放大器的第二输入端连接；

每个输入对晶体管中的两个晶体管的源极相互连接并作为其对应的跨导控制端，并与一个晶体管的漏极连接，该晶体管的源极接地；

第2~n个输入对晶体管中的跨导控制端连接的晶体管的基极与一个数据选择器的输出端连接，每个数据选择器的接地端均接地，其输入端相互连接并与第一个输入对晶体管连接的晶体管的基极连接，其信号控制端均数控装置连接；

其中，k=1,2,3,...,n, k为自然数，n为输入对晶体管总数；

恒定跨阻放大器包括PMOS管T1、PMOS管T2、PMOS管T3、PMOS管T4、PMOS管T5和PMOS管T6；

PMOS管T1的漏极作为恒定跨阻放大器的第一输入端，其源极分别与PMOS管T3的源极、PMOS管T4的源极和PMOS管T2的源极连接，PMOS管T2的漏极作为恒定跨阻放大器的第二输入端；

PMOS管T3的漏极分别与第一反馈电阻的一端和PMOS管T5的漏极连接，PMOS管T5的源极接地，PMOS管T5的基极和第一反馈电阻的另一端均与可变跨导放大器的第一输出端连接，PMOS管T4的漏极分别与第二反馈电阻的一端和PMOS管T6的漏极连接，PMOS管T6的源极接地，PMOS管T6的基极和第二反馈电阻的另一端均与可变跨导放大器的第二输出端连接；

PMOS管T3的基极作为当前VGA电路的第一输出端，PMOS管T4的基极作为当前VGA电路的第二输出端。

具体地，第一级VGA电路中的可变跨导放大器包括5个输入对晶体管，其可变跨导由数控装置的数字控制位进行控制；第二级VGA电路中的可变跨导放大器包括11个输入对晶体管，其可变跨导由数控装置的数字控制位进行控制；第三级VGA电路中的可变跨导放大器包括11个输入对晶体管，其可变跨导由数控装置的数字控制位进行控制，且在第三级VGA电路的恒定跨阻放大器中，第一反馈电阻和第二反馈电阻均替换为相同电路结构的第一反馈电阻网络和第二反馈电阻网络；

如图4所示，第一反馈电阻网络和第二反馈电阻网络均包括反馈电阻Rf；

反馈电阻Rf的一端分别与电阻R1的一端、电阻R2的一端和电阻R3的一端连接并作为第一反馈电阻网络A+端与PMOS管T3的漏极连接，或作为第二反馈电阻网络的A+端与PMOS管T4的漏极连接，电阻R1的另一端通过开关SW0与电阻R4的一端连接，电阻R2的另一端通过开关SW1与电阻R5的一端连接，电阻R3的另一端通过开关SW2与电阻R6的一端连接，反馈电阻Rf的另一端、电阻R4的另一端、电阻R5的另一端和电阻R6的另一端相互连接并作为第一反馈电阻网络B+端PMOS管T5的基极连接，或作为第二反馈电阻网络的B+端与PMOS管T6的基极连接；

开关SW0、开关SW1和开关SW2的开关控制端与数控装置连接，其开关的控制信号与可变跨导放大器的数控信号为不同的数控信号，基于第三级VGA电路中反馈电阻网络与数控装置连接的设置，使得第三级VGA电路中的恒定跨阻放大器成为可变跨阻放大器。

实施例2：

本实施例提供了上实施例1中各级VGA电路的工作原理：

如图3所示，第一级VGA电路中的五个输入对晶体管的跨导分别为g_m1、g_m2、g_m2ˊ、g_m3、g_m3ˊ，g_m2和g_m2ˊ对具有相同的跨导值，但极性相反，当数控装置的数字控制信号输入C₀时，通过数据选择器控制MOS开关选中跨导对g_m2；当数字控制信号输入C₀非时，通过数据选择器控制MOS开关选择跨导对g_m2ˊ，g_m3和g_m3ˊ对的工作原理和g_m2和g_m2ˊ对相同，当数字控制信号输入C₁时，通过数据选择器控制MOS开关选中跨导对g_m3；当数控装置的数字控制信号输入C₁非时，通过数据选择器控制MOS开关选择跨导对g_m3ˊ，图2中恒定跨阻放大器中，偏置电压为V_P1、V_P2的四个PMOS管为负载管，两个R_f均为反馈电阻、输入差分对以及尾电流源I₂，实现了6dB步长、12dB动态范围的可变增益单元。

同理，第二级VGA电路与第一级VGA电路具有相似的工作原理，11个输入对晶体管的跨导分别为gm₁、gm₂~gm₆、gm_2ˊ~gm_6ˊ，其中gm_i（i=2、3、4、5、6、）和gm_iˊ对（i=2、3、4、5、6、）分别具有相同的跨导值，但极性相反，当数字控制信号直接输入时，通过数据选择器控制MOS开关选中跨导对gm_i（i=2、3、4、5、6、），当数字控制信号取非后输入时，通过数据选择器控制MOS开关选择跨导对gm_iˊ（i=2、3、4、5、6、），实现对跨导的控制，其恒定跨阻级同第一级VGA单元结构一致，实现了3dB步长、15dB动态范围的可变增益单元，同时在第一级VGA单元Gm₁₂输出端和第二级VGA单元Gm₂₁输入端之间，增加了由RC网络构成的高通滤波器，以消除VGA单元产生的直流偏置电压；

第三级VGA电路与第二级VGA单元Gm₂₁结构相同，11个输入对晶体管的跨导分别为gm₁、gm₂~gm₆、gm_2ˊ~gm_6ˊ，其中gm_i（i=2、3、4、5、6、）和gm_iˊ对（i=2、3、4、5、6、）分别具有相同的跨导值，但极性相反，当数字控制信号直接输入时，通过数据选择器控制MOS开关选中跨导对gm_i（i=2、3、4、5、6、），当数字控制信号取非再输入时，通过数据选择器控制MOS开关选择跨导对gm_iˊ（i=2、3、4、5、6、），实现对跨导的控制，其可变跨阻放大器Gm₃₂用数字控制的反馈电阻网络替换反馈电阻R_f，实现可变跨阻，避免了增益控制需求导致输入对晶体管的增多而引起的失配，可变跨阻放大器Gm₃₂的数字控制反馈电阻网络结构如图4所示， 由四路并联的电阻构成，其中一路为反馈电阻R_f，三路为开关控制的两个相同阻值的串联电阻，当开关闭合时两个电阻串联，并且与反馈电阻R_f并联，得到电阻网络的阻值；当开关断开时由反馈电阻R_f决定电阻网络的阻值，开关由数字控制信号进行控制，可变跨导放大器的数字控制信号和反馈电阻网络的开关控制信号为不同的数字控制位信号，在可变跨导放大器Gm₃₁的两个输入端分别连接由RC网络构成的高通滤波器，以消除VGA单元产生的直流偏置电压，通过同时使用可变跨导级和可变跨阻级，实现了0.5dB步长、3.5dB动态范围的可变增益单元。

实施例3：

本实施例中的数字控制可变增益放大器具有0.5-dB步长和恒定带宽，通过采用可变跨导级和可变跨阻级，实现了超过3.5 GHz的恒定带宽，其后仿真结果如图5所示；60dB以上的高增益，30.5dB的增益范围，精确的0.5dB增益步长，仿真结果与设计值(0.5dB)之间的最大步长误差小于±0.15dB，如图6所示。

Claims (6)

1.一种数字控制可变增益放大器，其特征在于，包括依次连接的第一级VGA电路、第二级VGA电路、第三级VGA电路和输出缓冲电路；

所述第一级VGA电路的第一输入端和第二输入端共同作为数控可变增益放大器的输入端，其第一输出端通过高通滤波器与所述第二级VGA电路的第一输入端连接，其第二输出端通过高通滤波器与所述第二级VGA电路的第二输入端连接；

所述第二级VGA电路的第一输出端通过高通滤波器与所述第三级VGA电路的第一输入端连接，其第二输出端通过高通滤波器与所述第三级VGA电路的第二输入端连接；

所述第三级VGA电路的第一输出端与所述输出缓冲电路的第一输入端连接，其第二输出端与所述输出缓冲电路的第二输入端连接；

所述输出缓冲电路的第一输出端和第二输出端共同作为数控可变增益放大器的输出端与100Ω差动负载连接；

所述第一级VGA电路、第二级VGA电路和第三级VGA电路中的跨导控制端均与所述数控装置连接；

所述第一级VGA电路、第二级VGA电路和第三级VGA电路均包括相互连接的可变跨导放大器和恒定跨阻放大器；

所述可变跨导放大器包括n个输入对晶体管；

每个所述输入对晶体管的输入端V+共同作为当前VGA电路的第一输入端，每个所述输入对晶体管的输出端V-共同作为当前级VGA电路的第二输入端；

第一个所述输入对晶体管的输入端V+侧的晶体管的漏极分别与第2k个输入对晶体管输入端V+侧的晶体管的漏极及第2k+1个输入对晶体管输出端V-侧的晶体管的漏极连接，并作为可变跨导放大器的第一输出端与恒定跨阻放大器的第一输入端连接；

第一个所述输入对晶体管输出端V-侧的晶体管的漏极分别与第2k个输入端晶体管输出端V-侧的晶体管的漏极及第2k+1个输入对晶体管输入端V+侧的晶体管的漏极连接，并作为可变跨导放大器的第二输出端与恒定跨阻放大器的第二输入端连接；

每个所述输入对晶体管中的两个晶体管的源极相互连接并作为其对应的跨导控制端，并与一个晶体管的漏极连接，该晶体管的源极接地；

第2~n个所述输入对晶体管中的跨导控制端连接的晶体管的栅极与一个数据选择器的输出端连接，每个所述数据选择器的接地端均接地，其输入端相互连接并与第一个输入对晶体管的源极连接的晶体管的栅极连接，其信号控制端均与数控装置连接；

其中，k=1,2,3,...,n, k为自然数，n为输入对晶体管总数；

所述恒定跨阻放大器包括PMOS管T1、PMOS管T2、PMOS管T3、PMOS管T4、PMOS管T5和PMOS管T6；

所述PMOS管T1的漏极作为恒定跨阻放大器的第一输入端，其源极分别与所述PMOS管T3的源极、PMOS管T4的源极和PMOS管T2的源极连接，所述PMOS管T2的漏极作为恒定跨阻放大器的第二输入端；

所述PMOS管T3的漏极分别与第一反馈电阻的一端和PMOS管T5的漏极连接，所述PMOS管T5的源极经电流源接地，所述PMOS管T5的栅极和第一反馈电阻的另一端均与可变跨导放大器的第一输出端连接，所述PMOS管T4的漏极分别与第二反馈电阻的一端和PMOS管T6的漏极连接，所述PMOS管T6的源极接地，所述PMOS管T6的栅极和第二反馈电阻的另一端均与可变跨导放大器的第二输出端连接；

所述PMOS管T3的漏极作为当前VGA电路的第一输出端，所述PMOS管T4的漏极作为当前VGA电路的第二输出端。

2.根据权利要求1所述的数字控制可变增益放大器，其特征在于，所述第一级VGA电路中的可变跨导放大器包括5个输入对晶体管。

3.根据权利要求1所述的数字控制可变增益放大器，其特征在于，所述第二级VGA电路中的可变跨导放大器包括11个输入对晶体管。

4.根据权利要求1所述的数字控制可变增益放大器，其特征在于，所述第三级VGA电路中的可变跨导放大器包括11个输入对晶体管，且在所述第三级VGA电路的恒定跨阻放大器中，所述第一反馈电阻和第二反馈电阻均替换为相同电路结构的第一反馈电阻网络和第二反馈电阻网络；

所述第一反馈电阻网络和第二反馈电阻网络均包括反馈电阻Rf；

所述反馈电阻Rf的一端分别与电阻R1的一端、电阻R2的一端和电阻R3的一端连接并作为第一反馈电阻网络A+端与PMOS管T3的漏极连接，或作为第二反馈电阻网络的A+端与PMOS管T4的漏极连接，所述电阻R1的另一端通过开关SW0与电阻R4的一端连接，所述电阻R2的另一端通过开关SW1与电阻R5的一端连接，所述电阻R3的另一端通过开关SW2与电阻R6的一端连接，所述反馈电阻Rf的另一端、电阻R4的另一端、电阻R5的另一端和电阻R6的另一端相互连接并作为第一反馈电阻网络B+端PMOS管T5的栅极连接，或作为第二反馈电阻网络的B+端与PMOS管T6的栅极连接；

所述开关SW0、开关SW1和开关SW2的开关控制端与数控装置连接。

5.根据权利要求1所述的数字控制可变增益放大器，其特征在于，所述高通滤波器为RC网络构成的高通滤波器。

6.根据权利要求1所述的数字控制可变增益放大器，其特征在于，所述第三级VGA电路的第一输出端和输出缓冲电路的第一输入端之间以及第三级VGA电路的第二输出端和输出缓冲电路的第二输入端之间均连接有一个隔直电容。

Images