JP5877168B2 - 多段差動増幅器 - Google Patents

多段差動増幅器 Download PDF

Info

Publication number
JP5877168B2
JP5877168B2 JP2013022562A JP2013022562A JP5877168B2 JP 5877168 B2 JP5877168 B2 JP 5877168B2 JP 2013022562 A JP2013022562 A JP 2013022562A JP 2013022562 A JP2013022562 A JP 2013022562A JP 5877168 B2 JP5877168 B2 JP 5877168B2
Authority
JP
Japan
Prior art keywords
differential amplifier
multistage
stage
offset
transistor size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013022562A
Other languages
English (en)
Other versions
JP2014155015A (ja
Inventor
遼 北村
遼 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2013022562A priority Critical patent/JP5877168B2/ja
Priority to US14/765,851 priority patent/US10084420B2/en
Priority to PCT/JP2013/007600 priority patent/WO2014122715A1/ja
Priority to CN201380072210.5A priority patent/CN104969465B/zh
Publication of JP2014155015A publication Critical patent/JP2014155015A/ja
Application granted granted Critical
Publication of JP5877168B2 publication Critical patent/JP5877168B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45038—One or more current sources are added or changed as balancing means to reduce the offset of the dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45051—Two or more differential amplifiers cascade coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45352—Indexing scheme relating to differential amplifiers the AAC comprising a combination of a plurality of transistors, e.g. Darlington coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45591—Indexing scheme relating to differential amplifiers the IC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45594—Indexing scheme relating to differential amplifiers the IC comprising one or more resistors, which are not biasing resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45601—Indexing scheme relating to differential amplifiers the IC comprising one or more passive resistors by feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Description

本発明は、多段差動増幅器に関する。例えば、無線通信において信号を増幅する多段差動増幅器に関する。
差動増幅器は、他の増幅器と比較して同相のノイズを除去できるという利点を有し、通信機器（例えば携帯電話機、又は無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）に対応した通信端末）のベースバンド信号を増幅するために広く用いられる。
従来の差動増幅器として、差動増幅器が多段に接続され、Ｉｎｖｅｒｓｅ Ｓｃａｌｉｎｇが適用された多段差動増幅器が知られている（例えば非特許文献１参照）。非特許文献１のＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇでは、各段の差動増幅器におけるトランジスタサイズが、後段に向かって順に半分になるように回路設計される。
また、差動増幅器が多段に接続され、各段の差動増幅器のＤＣオフセットをキャリブレーションにより補正する多段差動増幅器が知られている（例えば特許文献１参照）。
特開２０１１−０５５０５５号公報
Ｅｄｕａｒｄ Ｓａｃｋｉｎｇｅｒ ａｎｄ Ｗｉｌｈｅｌｍ Ｃ．Ｆｉｓｃｈｅｒ， 「Ａ ３−ＧＨｚ ３２−ｄＢ ＣＭＯＳ Ｌｉｍｉｔｉｎｇ Ａｍｐｌｉｆｉｅｒ ｆｏｒ ＳＯＮＥＴ ＯＣ−４８ Ｒｅｃｅｉｖｅｒｓ」，ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，ＤＥＣＥＭＢＥＲ ２０００，ｖｏｌ．３５，ＮＯ．１２，Ｐ１８８４−Ｐ１８８８
非特許文献１及び特許文献１では、多段差動増幅器を広帯域化すると、多段差動増幅器のゲインが低下することがあった。
本発明は、上述事情に鑑みてなされたものであって、広帯域化とゲイン低下抑制とを両立できる多段差動増幅器を提供する。
本開示の多段差動増幅器は、直列に接続された複数の差動増幅器と、入力される信号の直流成分を遮断する直流成分遮断部と、を備え、前記直流成分遮断部は、前記複数の差動増幅器間に配置され、前記直流成分遮断部の直後に配置された第１の差動増幅器のトランジスタサイズは、前記直流成分遮断部の２段前に配置された第２の差動増幅器のトランジスタサイズ以上である。
本開示によれば、広帯域化とゲイン低下抑制とを両立できる。
第１の実施形態における多段差動増幅器の回路構成例を示す回路図 第１の実施形態における多段差動増幅器が有するＨＰＦの構成例を示す回路図 第１の実施形態における多段差動増幅器のトランジスタサイズ、ＤＣオフセットのばらつきの一例を示す模式図 第１の実施形態における多段差動増幅器と同様に回路を構成した場合の従来の多段差動増幅器のトランジスタサイズ、ＤＣオフセットのばらつきの一例を示す模式図 第１の実施形態における多段差動増幅器の回路構成の変形例１を示す回路図 第１の実施形態における多段差動増幅器の回路構成の変形例２を示す回路図 第２の実施形態における多段差動増幅器の回路構成例を示す回路図 第３の実施形態における多段差動増幅器の回路構成例を示す回路図 第４の実施形態における多段差動増幅器の回路構成例を示す回路図 第５の実施形態における多段差動増幅器の回路構成例を示す回路図 第５の実施形態におけるＣｈｅｒｒｙ−Ｈｏｏｐｅｒ型の可変利得増幅器のトランジスタレベルの回路構成例を示す回路図 第６の実施形態における多段差動増幅器の回路構成例を示す回路図 第６の実施形態における多段差動増幅器におけるトランジスタサイズ、ＤＣオフセットのばらつき、及びＩＱ振幅誤差ワースト値の一例を示す模式図 第６の実施形態における多段差動増幅器と同様に回路を構成した場合の従来の多段差動増幅器のトランジスタサイズ、ＤＣオフセットのばらつき、及びＩＱ振幅誤差ワースト値の一例を示す模式図 ＩＱ信号の位置ずれの一例を示す模式図 差動増幅器における帯域幅と寄生容量の関係の一例を示す模式図 差動増幅器のトランジスタレベルの回路構成例を示す回路図 ＤＣオフセットと各ＤＣオフセットの発生確率との関係の一例を示す模式図 トランジスタサイズに対するＤＣオフセットのばらつきの一例を示す模式図 差動増幅器に入力されるＤＣオフセットに対する差動増幅器のゲイン特性の一例を示す模式図 Ｉｎｖｅｒｓｅ Ｓｃａｌｉｎｇが適用された非特許文献１の多段差動増幅器の構成を示す回路図
以下、本開示の実施形態について、図面を参照して説明する。
（本開示の一形態を得るに至った経緯）
例えばＩＥＥＥ８０２．１１に準拠したミリ波帯の近距離無線システムは、広帯域（例えば帯域幅８８０ＭＨｚ）なベースバンド信号（以下、単に「広帯域信号」とも称する）を処理する。そのため、広帯域信号を扱うシステムでは、例えば従来の通信機器のベースバンド信号を扱う差動増幅器と比較すると、広帯域な差動増幅器が必要となる。
図１６は、差動増幅器により処理可能な信号の帯域幅と差動増幅器が有するトランジスタの寄生容量との関係を示す模式図である。この帯域幅は、一般的にトランジスタの寄生容量が大きい程小さくなる。よって、差動増幅器を広帯域化する場合、トランジスタの寄生容量を削減する必要がある。トランジスタの寄生容量はトランジスタサイズに比例するので、寄生容量を削減するためにはトランジスタサイズを小さくする必要がある。
一方、トランジスタサイズを小さくすると、差動増幅器の信号が入力されるトランジスタペア（例えば図１７の入力端子Ｍ１ａ，Ｍ１ｂ）の特性（例えば閾値電圧）のミスマッチが大きくなる。この場合、差動増幅器に入力される差動信号のプラス側とマイナス側のＤＣ電圧の差分（以下、ＤＣオフセットとも呼ぶ）のばらつきが大きくなる。図１７は、差動増幅器の回路構成例を示す回路図である。
同一の特性を有するトランジスタを複数製造しようとする場合、例えば正規分布に従ってトランジスタの特性（例えばＤＣオフセット）にばらつきが発生する。図１８は、ＤＣオフセットと各ＤＣオフセットの発生確率との関係を示す模式図である。
トランジスタの閾値電圧のばらつきは、一般的にトランジスタサイズＳの２乗根に反比例する。差動増幅器のＤＣオフセットのばらつきは、一般的にトランジスタの閾値電圧のばらつき量に比例する。従って、差動増幅器のＤＣオフセットのばらつきは、図１９に示すように、トランジスタサイズＳの２乗根に反比例する。
また、図２０に示すように、差動増幅器のＤＣオフセットの絶対値が大きくなる程、差動増幅器のゲイン（利得）は減少し、ＤＣオフセットの絶対値が小さくなる程、差動増幅器のゲインは増大する。従って、差動増幅器のＤＣオフセットのばらつきが大きくなると、差動増幅器のゲインがばらつき、ゲインが低減されることがある。
このように、差動増幅器の帯域幅拡大とＤＣオフセットのばらつき低減及びゲイン低減とは、トレードオフの関係にある。
次に、非特許文献１及び特許文献１に基づく技術について考察する。
図２１は、Ｉｎｖｅｒｓｅ Ｓｃａｌｉｎｇが適用された非特許文献１の多段差動増幅器の構成を示す回路図である。
図２１では、第１段の差動増幅器のトランジスタサイズが「８ｘ」、第２段の差動増幅器のトランジスタサイズが「４ｘ」、第３段の差動増幅器のトランジスタサイズが「２ｘ」、第４段の差動増幅器のトランジスタサイズが「１ｘ」である。「ｘ」は所定値を示す。
多段差動増幅器では、前段の差動増幅器のトランジスタの寄生容量よりも、後段の差動増幅器のトランジスタの寄生容量の方が、多段差動増幅器の出力に対する寄与度が大きい。Ｉｎｖｅｒｓｅ Ｓｃａｌｉｎｇを適用した場合、後段に向かってトランジスタサイズが小さくなるので、全段の差動増幅器のトランジスタサイズを同一に構成した場合と比較すると、帯域幅を拡大できる。
また、差動増幅器により発生したＤＣオフセットは、交流成分とともに各段の差動増幅器により増幅される。従って、多段差動増幅器の入力端に近い差動増幅器において発生するＤＣオフセットの影響は、多段差動増幅器の出力端に近い差動増幅器において発生するＤＣオフセットの影響よりも大きい。
Ｉｎｖｅｒｓｅ Ｓｃａｌｉｎｇでは、多段差動増幅器の入力端に近い程、差動増幅器が有するトランジスタのトランジスタサイズが大きい。従って、入力端に近い程、差動増幅器が発生するＤＣオフセットのばらつきを小さくし、多段差動増幅器の最終段の差動増幅器に入力されるＤＣオフセットのばらつきを低減する。
しかし、非特許文献１のＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇを、ミリ波帯（例えばＩＥＥＥ８０２．１１ａｄに準拠する周波数帯）を含む高周波数帯域において通信する近距離無線システムに適用する場合、以下の事情を考慮する必要がある。
近年の通信システムでは、一層広帯域信号を扱うシステムが増加している。例えば、２０ＭＨｚ程度のベースバンド帯域幅を扱う従来の通信機器と比較すると、ミリ波通信を行う通信機器では８８０ＭＨｚのベースバンド帯域幅を扱うので、ベースバンド帯域幅が４０倍以上となる。そのため、帯域幅を満たすために寄生容量を更に削減する必要があり、各段の差動増幅器のトランジスタサイズをより小さくする必要があるので、ＤＣオフセットのばらつき低減が困難になる。従って、広帯域幅とゲイン低減との両立が困難になる。
また、広帯域信号を増幅する場合、差動増幅器一段あたりのゲインが低くなるので、受信機として規格により定められた受信感度を実現するためには、従来よりも多段に差動増幅器を接続する。この場合、広帯域幅を実現してＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇを実施すると、多段差動増幅器の出力端に近い差動増幅器のトランジスタサイズが小さくなる。よって、多段差動増幅器の出力端に近い差動増幅器において、大きなＤＣオフセットのばらつきが発生し、最終段の差動増幅器に入力される。従って、多段差動増幅器のゲインにばらつきが発生し、ゲインが低下する可能性がある。
特許文献１では、キャリブレーション後のＤＣオフセットの変動（例えば温度変化などによる変動）に追従できず、同様にゲインが低下する可能性がある。
以下では、広帯域化とゲイン低下抑制とを両立できる多段差動増幅器について説明する。
以下の実施形態における多段差動増幅器は、例えば、ＷｉＦｉ（Ｗｉｒｅｌｅｓｓ Ｆｉｄｅｌｉｔｙ）、ＷＩＧＩＧ（Ｗｉｒｅｌｅｓｓ Ｇｉｇａｂｉｔ）の規定に従った無線機に搭載される。また、多段差動増幅器は、広周波信号（例えば帯域幅１００ＭＨｚ以上）を処理する。
（第１の実施形態）
図１は、第１の実施形態における多段差動増幅器１０００の回路構成例を示す回路図である。多段差動増幅器１０００は、入力端子５１０及び出力端子５２０を含む。また、多段差動増幅器１０００は、第１−１段の差動増幅器１１０、第１−２段の差動増幅器１２０、及び第１−３段の差動増幅器１３０を含む。また、多段差動増幅器１０００は、第２−１段の差動増幅器２１０、第２−２段の差動増幅器２２０、及び第２−３段の差動増幅器２３０を含む。また、多段差動増幅器１０００は、ＨＰＦ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ）４１０を含む。図１は、６段の多段差動増幅器の例である。
各差動増幅器（例えば差動増幅器１１０，１２０，１３０，２１０，２２０，２３０）を特に区別しない場合、単に「差動増幅器１００」とも称する。
多段差動増幅器１０００は、複数の差動増幅器１００が直列に接続される。多段差動増幅器１０００に含まれる差動増幅器１００の配置位置は、多段差動増幅器１０００の入力端、出力端、又はＨＰＦによって、セグメントに区分される。また、多段差動増幅器１０００の入力端から出力端に向かって、第１のセグメントＳｅｇ１、第２のセグメントＳｅｇ２、・・・の順に並ぶ。図１では、多段差動増幅器１０００の入力端子５１０からＨＰＦ４１０までの範囲が、第１のセグメントであり、ＨＰＦ４１０から多段差動増幅器１０００の出力端子５２０の範囲が、第２のセグメントである。
各セグメントには、１つ以上の差動増幅器が含まれる。セグメントに複数の差動増幅器が含まれる場合、多段差動増幅器１０００の入力端から出力端に向かって、第１段の差動増幅器、第２段の差動増幅器、・・・の順に並ぶ。
「第Ｘ−Ｙ段」の差動増幅器は、「第Ｘのセグメントにおける第Ｙ段」の差動増幅器であることを示す。
入力端子５１０から入力された差動ベースバンド信号は、第１−１段の差動増幅器１１０、第１−２段の差動増幅器１２０、及び第１−３段の差動増幅器１３０を介して、ＨＰＦ４１０に出力される。また、ＨＰＦ４１０から出力された差動ベースバンド信号は、第２−１段の差動増幅器２１０、第２−２段の差動増幅器２２０、及び第２−３段の差動増幅器２３０を介して、出力端子５２０から出力される。
各差動増幅器１００は、例えば同様に構成され、例えば図１７のように回路が構成される。差動増幅器１００に入力される入力信号Ｖｉｎ＋は、差動ベースバンド信号の正相側であり、入力信号Ｖｉｎ−は、差動ベースバンド信号の逆相側である。
ＨＰＦ４１０は、ＨＰＦ４１０に入力される信号に含まれる直流成分を遮断する。例えば、ＨＰＦ４１０は、前段のセグメントにおける各差動増幅器により発生し、ＨＰＦ４１０に入力されたＤＣオフセットを遮断（キャンセル）する。ＨＰＦ４１０は、直流成分遮断部の一例である。
ＨＰＦ４１０は、第２−１段の差動増幅器２１０のＤＣバイアス電圧（ＶＤＤ）を与える機能を有してもよい。
図２は、ＨＰＦ４１０の回路構成例を示す回路図である。ＨＰＦ４１０は、例えばコンデンサ４１１，４１２及びコイル４１３，４１４を含む。ＨＰＦ４１０を備えることで、簡単な構成により、前段にある第１のセグメントＳｅｇ１における各差動増幅器１００において発生したＤＣオフセットを一旦キャンセルできる。従って、多段差動増幅器１０００の出力端に最も近い、第２のセグメントＳｅｇ２の最終段の差動増幅器である第２−３段の差動増幅器２３０へのＤＣオフセットの影響を軽減できる。
従って、多段差動増幅器１０００においてセグメント毎にＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇを実行した場合、各セグメントにおける最終段の差動増幅器に入力されるＤＣオフセットを抑制できる。従って、各セグメントにおける最終段の差動増幅器が有するトランジスタが所望の動作領域において動作しない状況を回避でき、所望のゲインを確保できる。
次に、差動増幅器１００が有するトランジスタのトランジスタサイズＳの設定例について説明する。
本実施形態では、トランジスタサイズＳは、少なくともトランジスタのゲート幅に基づき、例えば以下の式により表される。
Ｓ＝Ｌ×Ｗ、又はＳ＝Ｗ
ここで、Ｌ：トランジスタのゲート長、Ｗ：トランジスタのゲート幅、である。
多段差動増幅器１０００では、第Ｘ−Ｙ段の差動増幅器１００のトランジスタサイズＳをＳＸ−Ｙとした場合、下記の（式１）を満たすトランジスタサイズを設計する。
Ｓ１−１≧Ｓ１−２
Ｓ２−１≧Ｓ２−２ ・・・（式１）
Ｓ２−１≧Ｓ１−２
つまり、各セグメントにおいて、差動増幅器１００のトランジスタサイズをＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇにより設計する（図３参照）。例えば、第１−１段の差動増幅器１１０のトランジスタサイズを「１６ｘ」とする。「ｘ」は所定値を示す。同様に、例えば、第１−２段の差動増幅器１２０のトランジスタサイズを「８ｘ」、第１−３段の差動増幅器１３０のトランジスタサイズを「４ｘ」とする。また、例えば、第２−１段の差動増幅器２１０のトランジスタサイズを「１６ｘ」、第２−２段の差動増幅器２２０のトランジスタサイズを「８ｘ」、第２−３段の差動増幅器２３０のトランジスタサイズを「４ｘ」とする。
Ｓ１−１≧Ｓ１−２とすることで、第１−１段の差動増幅器１１０において発生するＤＣオフセットのばらつきが、影響度が比較的小さい第１−２段の差動増幅器１２０のＤＣオフセットのばらつきよりも低減される。第１−１段の差動増幅器１１０のＤＣオフセットは、信号が中継される差動増幅器１２０においても増幅されるので、第１−２段の差動増幅器１２０よりも、第１−３段の差動増幅器１３０に入力されるＤＣオフセットのばらつきへの影響度が大きい。
従って、各段の差動増幅器１００のトランジスタサイズが第１のセグメントＳｅｇ１において徐々に小さくなるので、トランジスタサイズの増加を抑制でき、寄生容量の増加を抑制できる。また、効率良く第１−３段の差動増幅器１３０に入力されるＤＣオフセットを低減できる。
同様に、Ｓ２−１≧Ｓ２−２とすることで、各段の差動増幅器１００のトランジスタサイズが第２のセグメントＳｅｇ２において徐々に小さくなるので、トランジスタサイズの増加を抑制でき、寄生容量の増加を抑制できる。また、効率良く第２−３段の差動増幅器２３０に入力されるＤＣオフセットを低減できる。
更に、Ｓ２−１≧Ｓ１−２とすることで、従来のＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇを適用した場合には過剰に小さく設計される、ＨＰＦ４１０よりも後段の差動増幅器２１０，２２０のトランジスタサイズを、大きく設計できる。これにより、第２−３段の差動増幅器２３０に入力されるＤＣオフセットのばらつきを低減できる。
なお、Ｓ１−２≧Ｓ１−３の条件は、満たしても満たさなくてもよい。つまり、セグメント内の第１段から最終段の２段前までのいずれかの差動増幅器（ここでは、差動増幅器１１０）のトランジスタサイズが、この差動増幅器の直後に配置された差動増幅器（ここでは差動増幅器１２０）のトランジスタサイズ以上でもよい。また、セグメント内の最終段の１段前の差動増幅器（ここでは、差動増幅器１２０）のトランジスタサイズが、この差動増幅器の直後に配置された差動増幅器（ここでは差動増幅器１３０）のトランジスタサイズ以上でなくてもよい。この場合でも、最終段の差動増幅器１３０から出力されたＤＣオフセットを、直後のＨＰＦ４１０により遮断でき、後続するセグメントへのＤＣオフセットの影響を抑制できる。
なお、第２−１段の差動増幅器２１０は、直流成分遮断部の直後に配置された第１の差動増幅器の一例である。第１−２段の差動増幅器１２０は、直流成分遮断部の２段前に配置された第２の差動増幅器の一例である。
このように、各セグメントの最終段の差動増幅器１３０，２３０に入力されるＤＣオフセットのばらつきを低減できるので、多段差動増幅器１０００のゲインの低下を抑制できる。
次に、本実施形態と従来との多段差動増幅器のトランジスタサイズ、ＤＣオフセットのばらつきについて説明する。
図３は、本実施形態の多段差動増幅器１０００におけるトランジスタサイズＳ、ＤＣオフセットのばらつきの一例を示す模式図である。図４は、従来の多段差動増幅器に、多段差動増幅器１０００と同様にＨＰＦが挿入された多段差動増幅器におけるトランジスタサイズＳ、ＤＣオフセットのばらつきの一例を示す模式図である。図３，４は、シミュレーション結果の一例を示す図である。
ここでは、各差動増幅器におけるトランジスタの寄生容量を考慮した帯域幅が、本実施形態と従来とにおいて同一となるように、トランジスタサイズを設定した。また、各差動増幅器におけるトランジスタ１つあたりのトランジスタのドレイン端子の寄生容量を０．７ｆＦ、ゲート端子の寄生容量を１．４ｆＦと仮定した。
図３の多段差動増幅器１０００では、各セグメントにおいて、差動増幅器１００のトランジスタサイズがＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇにより設計される。図４の多段差動増幅器では、多段差動増幅器の入力端から出力端に向かって、差動増幅器のトランジスタサイズがＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇにより設計される。
例えば、図４では、第１−１段の差動増幅器のトランジスタサイズを「３２ｘ」、第１−２段の差動増幅器のトランジスタサイズを「１６ｘ」、第１−３段の差動増幅器のトランジスタサイズを「８ｘ」とする。また、第２−１段の差動増幅器のトランジスタサイズを「４ｘ」、第２−２段の差動増幅器のトランジスタサイズを「２ｘ」とし、第２−３段の差動増幅器のトランジスタサイズを「１ｘ」とする。
上記シミュレーションでは、各セグメントの最終段の差動増幅器（例えば第１−３段の差動増幅器、第２−３段の差動増幅器）の入力を、図示しない検査装置を用いて実施した。検査装置は、例えば、複数のサンプル(複数の多段差動増幅器１００のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）)のＤＣオフセット特性を計測する。そして、検査装置は、各計測結果のＤＣオフセットの最大値（例えば＋３σ値）と最小値(例えば−３σ値)との差を、ＤＣオフセットのばらつきとして導出する。
ＤＣオフセットのばらつきについて比較する。第１−３段の差動増幅器に入力されるＤＣオフセットのばらつきは、本実施形態によれば９８ｍＶであり、従来方法によれば７０ｍＶである。従って、本実施形態の方が従来よりもＤＣオフセットのばらつきがやや大きいことが理解できる。
第２−３段の差動増幅器に入力されるＤＣオフセットのばらつきは、本実施形態によれば９８ｍＶであり、従来方法によれば１９６ｍＶである。従って、本実施形態の方が従来よりもＤＣオフセットのばらつきが大幅に小さく、約半分に抑えられることが理解できる。
多段差動増幅器１０００によれば、各差動増幅器１００のＤＣオフセットのばらつきによるゲイン変動を抑制できる。従って、例えば、各差動増幅器１００の設計時のマージンを削減でき、消費電力を削減できる。
また、例えばミリ波帯を含む高周波帯を利用する近距離無線システムでは、差動増幅器１００の段数が増加することが予想されるが、多段差動増幅器１０００によれば、セグメント毎にＤＣオフセットのばらつきをリセットできる。従って、差動増幅器１００の段数が増加してもＤＣオフセットのばらつきが増加せず、広帯域化とゲイン低下の抑制とを両立できる。上記近距離無線システムは、例えばＩＥＥＥ８０２．１１ａｄを利用するシステムである。
また、ＤＣオフセットを抑制するためには、差動増幅器１００毎にＨＰＦによって直流成分を遮断することが想定できるが、この場合には回路素子数が増加し、多段差動増幅器を小型化することが困難である。多段差動増幅器１０００によれば、回路規模の小型化も実現できる。
また、多段差動増幅器４０００に適宜ＨＰＦが挿入されることで、ＤＣオフセットを適時遮断でき、ＤＣオフセットが過大になることを防止できる。従って、最終段の差動増幅器への入力が総和することを防止できる。
（変形例１）
図５に示すように、多段差動増幅器１０００は、多段差動増幅器１０００Ａとして、入力端子５１０と第１−１段の差動増幅器１１０との間にＨＰＦ４２０を挿入してもよい。これにより、多段差動増幅器１０００の前段からのＤＣオフセットを抑制できる。多段差動増幅器１０００の前段は、例えば多段差動増幅器１０００が受信機に搭載される場合、例えばＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）又はミキサである。
（変形例２）
図６に示すように、多段差動増幅器１０００は、多段差動増幅器１０００Ｂとして、第２−３段の差動増幅器２３０と出力端子５２０との間にＨＰＦ４３０を挿入してもよい。これにより、多段差動増幅器１０００の後段へ出力されるＤＣオフセットを抑制できる。多段差動増幅器１０００の後段は、例えば多段差動増幅器１０００が受信機に搭載される場合、例えばＡＤＣ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）、又はデジタル回路である。
（変形例３）
また、ＨＰＦ４１０によりＤＣオフセットを抑制することを例示したが、他の方法によりＤＣオフセットを抑制してもよい。例えば、いずれかの差動増幅器１００の差動出力をＤＣオフセット検出用に分岐させ、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）によりＤＣ成分のみを抽出する。また、上記差動増幅器１００又は上記差動増幅器１００よりも前段の差動増幅器１００のパラメータ(例えば抵抗値)を調整し、ＤＣオフセットを打ち消しても良い。
なお、変形例１〜３を適宜組み合わせてもよい。
（第２の実施形態）
図７は、第２の実施形態の多段差動増幅器２０００の回路構成例を示す回路図である。多段差動増幅器２０００の構成及び動作は、第１の実施形態において説明した多段差動増幅器１０００の構成及び動作と同様である。図７において、図１の多段差動増幅器１０００と同様の構成については、同一の符号を付し、説明を省略又は簡略化する。なお、多段差動増幅器２０００は、多段差動増幅器１０００Ａ、１０００Ｂ又は第１の実施形態において説明した組み合わせの構成と同様でもよい。
多段差動増幅器２０００は、例えば多段差動増幅器１０００の構成に加えて、ＨＰＦ４４０及び第３のセグメントＳｅｇ３を含む。第３のセグメントＳｅｇ３は、第３−１段の差動増幅器３１０、第３−２段の差動増幅器３２０、及び第３−３段の差動増幅器３３０を含む。
入力端子５１０から入力された差動ベースバンド信号は、第１のセグメントＳｅｇ１における各差動増幅器１００、ＨＰＦ４１０、第２のセグメントＳｅｇ２における各差動増幅器１００を介して、ＨＰＦ４４０に出力される。また、ＨＰＦ４４０から出力された差動ベースバンド信号は、第３のセグメントＳｅｇ３における各差動増幅器１００を介して、出力端子５２０から出力される。第３セグメントＳｅｇ３では、第３−１段の差動増幅器３１０、第３−２段の差動増幅器３２０、及び第３−３段の差動増幅器３３０の順に信号が伝送される。
次に、差動増幅器１００が有するトランジスタのトランジスタサイズＳの設定例について説明する。
多段差動増幅器５０００では、第Ｘ−Ｙ段の差動増幅器１００のトランジスタサイズＳをＳＸ−Ｙとした場合、下記の（式２）を満たすトランジスタサイズを設計する。
Ｓ１−１≧Ｓ１−２
Ｓ２−１≧Ｓ２−２
Ｓ３−１≧Ｓ３−２ ・・・（式２）
Ｓ２−１≧Ｓ１−２
Ｓ３−１≧Ｓ２−２
つまり、各セグメントにおいて、差動増幅器１００のトランジスタサイズをＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇにより設計する。（式２）では（式１）に対して、Ｓ３−１≧Ｓ３−２、及びＳ３−１≧Ｓ２−２が追加されている。
Ｓ３−１≧Ｓ３−２とすることで、Ｓ１−１≧Ｓ１−２と同様に、第３−１段の差動増幅器３１０において発生するＤＣオフセットのばらつきが、影響度が比較的小さい第３−２段の差動増幅器３２０のＤＣオフセットのばらつきよりも低減される。第３−１段の差動増幅器３１０のＤＣオフセットは、信号が中継される差動増幅器３２０においても増幅されるので、第３−２段の差動増幅器３２０よりも、第３−３段の差動増幅器３３０に入力されるＤＣオフセットのばらつきへの影響度が大きい。
従って、各段の差動増幅器１００のトランジスタサイズが第３のセグメントＳｅｇ３において徐々に小さくなるので、トランジスタサイズの増加を抑制でき、寄生容量の増加を抑制できる。また、効率良く第３−３段の差動増幅器３３０に入力されるＤＣオフセットを低減できる。
また、Ｓ３−１≧Ｓ２−２とすることで、従来のＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇを適用した場合には過剰に小さく設計される、ＨＰＦ４４０よりも後段の差動増幅器３１０，３２０のトランジスタサイズを、大きく設計できる。これにより、第３−３段の差動増幅器３３０に入力されるＤＣオフセットのばらつきを低減できる。
このように、各セグメントの最終段の差動増幅器１３０，２３０，３３０に入力されるＤＣオフセットのばらつきを低減できるので、多段差動増幅器２０００のゲインの低下を抑制できる。
なお、本実施形態では、各セグメント間のＨＰＦが２つの例を示したが、これに限られない。例えば、ＨＰＦと第４のセグメントの差動増幅器が追加されてもよいし、更に多くのＨＰＦ及び差動増幅器が追加されてもよい。
（第３の実施形態）
図８は、第３の実施形態の多段差動増幅器３０００の回路構成例を示す回路図である。多段差動増幅器３０００の構成及び動作は、第１の実施形態において説明した多段差動増幅器１０００の構成及び動作と同様である。図８において、図１の多段差動増幅器１０００と同様の構成については、同一の符号を付し、説明を省略又は簡略化する。なお、多段差動増幅器３０００は、多段差動増幅器１０００Ａ、１０００Ｂ又は第１の実施形態において説明した組み合わせの構成と同様でもよい。
多段差動増幅器３０００は、多段差動増幅器１０００と比較すると、各セグメントに配置される差動増幅器１００の個数が異なる。多段差動増幅器３０００は、多段差動増幅器１０００の構成に加えて、第１−４段の差動増幅器１４０及び第２−４段の差動増幅器２４０を含む。
入力端子５１０から入力された差動ベースバンド信号は、第１−１段の差動増幅器１１０、第１−２段の差動増幅器１２０、第１−３段の差動増幅器１３０、及び第１−４段の差動増幅器１４０を介して、ＨＰＦ４１０に出力される。また、ＨＰＦ４１０から出力された差動ベースバンド信号は、第２−１段の差動増幅器２１０、第２−２段の差動増幅器２２０、第２−３段の差動増幅器２３０、及び第２−４段の差動増幅器２４０を介して、出力端子５２０から出力される。
次に、差動増幅器１００が有するトランジスタのトランジスタサイズＳの設定例について説明する。
多段差動増幅器３０００では、第Ｘ−Ｙ段の差動増幅器１００のトランジスタサイズＳをＳＸ−Ｙとした場合、下記の（式３）を満たすトランジスタサイズを設計する。
Ｓ１−１≧Ｓ１−２≧Ｓ１−３
Ｓ２−１≧Ｓ２−２≧Ｓ２−３ ・・・（式３）
Ｓ２−１≧Ｓ１−３
つまり、各セグメントにおいて、差動増幅器１００のトランジスタサイズをＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇにより設計する。
Ｓ１−１≧Ｓ１−２≧Ｓ１−３とすることで、第１−１段の差動増幅器１１０において発生するＤＣオフセットのばらつきが、影響度が差動増幅器１１０よりも小さい第１−２段の差動増幅器１２０のＤＣオフセットのばらつきよりも低減される。また、第１−２段の差動増幅器１２０において発生するＤＣオフセットのばらつきが、影響度が差動増幅器１２０よりも小さい第１−３段の差動増幅器１３０のＤＣオフセットのばらつきよりも低減される。
第１−１段の差動増幅器１１０のＤＣオフセットは、信号が中継される差動増幅器１２０においても増幅されるので、第１−２段の差動増幅器１２０よりも、第１−４段の差動増幅器１４０に入力されるＤＣオフセットのばらつきへの影響度が大きい。また、第１−２段の差動増幅器１１０のＤＣオフセットは、信号が中継される差動増幅器１３０においても増幅されるので、第１−３段の差動増幅器１３０よりも、第１−４段の差動増幅器１４０に入力されるＤＣオフセットのばらつきへの影響度が大きい。
従って、各段の差動増幅器１００のトランジスタサイズが第１のセグメントＳｅｇ１において徐々に小さくなるので、トランジスタサイズの増加を抑制でき、寄生容量の増加を抑制できる。また、効率良く第１−４段の差動増幅器１４０に入力されるＤＣオフセットを低減できる。
同様に、Ｓ２−１≧Ｓ２−２≧Ｓ２−３とすることで、各段の差動増幅器１００のトランジスタサイズが第２のセグメントＳｅｇ２において徐々に小さくなるので、トランジスタサイズの増加を抑制でき、寄生容量の増加を抑制できる。また、効率良く第２−４段の差動増幅器２４０に入力されるＤＣオフセットを低減できる。
また、Ｓ２−１≧Ｓ１−３とすることで、従来のＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇを適用した場合には過剰に小さく設計される、ＨＰＦ４１０よりも後段の差動増幅器２１０，２２０，２３０のトランジスタサイズを、大きく設計できる。これにより、第２−４段の差動増幅器２４０に入力されるＤＣオフセットのばらつきを低減できる。
なお、本実施形態では、ＨＰＦが１つ、差動増幅器の段数が合計８段の場合を例示した。これ以外でも、例えば、少なくとも１つの段間ＨＰＦが存在し、入力端子５１０及びＨＰＦ間、複数のＨＰＦ間、ＨＰＦ及び出力端子５２０間のうちの少なくとも２箇所（２つのセグメント）に、３段以上の差動増幅器が存在してもよい。この場合でも、本実施形態の効果が得られ、多段差動増幅器４０００の広帯域化とゲイン低下抑制とを両立できる。
（第４の実施形態）
図９は、第４の実施形態の多段差動増幅器４０００の回路構成例を示す回路図である。多段差動増幅器４０００の構成及び動作は、第１の実施形態において説明した多段差動増幅器１０００の構成及び動作と同様である。図９において、図１の多段差動増幅器１０００と同様の構成については、同一の符号を付し、説明を省略又は簡略化する。なお、多段差動増幅器４０００は、多段差動増幅器１０００Ａ、１０００Ｂ又は第１の実施形態において説明した組み合わせの構成と同様でもよい。
多段差動増幅器４０００は、図１に示した多段差動増幅器１０００と比べて、各段の差動増幅器１００が、可変利得増幅器（ＶＧＡ：Ｖａｒｉａｂｌｅ Ｇａｉｎ Ａｍｐｌｉｆｉｅｒ）１５０である点が異なる。
各差動増幅器１００を可変利得増幅器１５０とすることで、多段差動増幅器４０００のゲインを変動できる。これにより、所望のゲインを調整でき、広帯域化とゲイン低下抑制とを両立できる。
多段差動増幅器４０００におけるＤＣオフセットのばらつきによるゲイン低減は、可変利得増幅器１５０のゲインが最大値に設定された場合に最大となる。多段差動増幅器４０００のゲインの設定が例えば最大値に固定された場合、第１の実施形態における多段差動増幅器１０００と同様に動作する。例えば、多段差動増幅器４０００のゲインが最大値に固定され、多段差動増幅器４０００が有する差動増幅器１００が（式１）に基づいたトランジスタサイズに設定されることで、第１の実施形態において説明した図３と同様の効果が得られる。
なお、図９では、多段差動増幅器４０００における全ての段の差動増幅器１００が可変利得増幅器１５０である例を示したが、これに限られない。例えば、一部の差動増幅器１００を可変利得増幅器１５０とし、残りの差動増幅器１００をゲイン固定の差動増幅器１００としても、同様の効果が得られる。
（第５の実施形態）
図１０は、第５の実施形態における多段差動増幅器５０００の回路構成例を示す回路図である。多段差動増幅器５０００は、第４の実施形態における多段差動増幅器４０００と比較すると、差動増幅器１００の一部の段がＣｈｅｒｒｙ−Ｈｏｏｐｅｒ型の可変利得増幅器１５０Ａである点が異なる。
図１１は、Ｃｈｅｒｒｙ−Ｈｏｏｐｅｒ型の可変利得増幅器１５０Ａのトランジスタレベルの回路構成例を示す回路図である。Ｃｈｅｒｒｙ−Ｈｏｏｐｅｒ型の可変利得増幅器１５０Ａは、入力端子Ｍ１ａ，Ｍ１ｂを含む第１段の差動増幅器１５１と、入力端子Ｍ２ａ，Ｍ２ｂを含む第２段の差動増幅器１５２と、フィードバック抵抗Ｒｆと、を含む。つまり、Ｃｈｅｒｒｙ−Ｈｏｏｐｅｒ型の可変利得増幅器１５０Ａは、２段の差動増幅器１５１，１５２を含み、フィードバック抵抗Ｒｆにおいてゲインを制御する。
多段差動増幅器５０００の動作および効果については、多段差動増幅器４０００と同様であるので、説明を省略する。
（第６の実施形態）
図１２は、第６の実施形態における多段差動増幅器６０００の回路構成例を示す回路図である。多段差動増幅器６０００は、ＩＱ信号のうちＩ信号を処理するＩ側多段差動増幅器６０００Ａと、Ｑ信号を処理するＱ側多段差動増幅器６０００Ｂ、とを含む。
Ｉ側多段差動増幅器６０００Ａ及びＱ側多段差動増幅器６０００Ｂの構成及び動作は、第１〜５の実施形態のいずれかにおいて説明した多段差動増幅器のいずれかの構成及び動作と同様であるので、詳細については省略又は簡略化する。本実施形態では、第１の実施形態の多段差動増幅器１０００の構成及び動作と同様であることを例示する。
図１２のＩ側多段差動増幅器６０００Ａ及びＱ側多段差動増幅器６０００Ｂでは、図１の多段差動増幅器１０００と比較すると、符号が一部変更されている。例えばＩ側について「ａ」，Ｑ側について「ｂ」が付加されている。
Ｉ側多段差動増幅器６０００Ａは、入力端子５１０ａ及び出力端子５２０ａを含む。また、Ｉ側多段差動増幅器６０００Ａは、第１−１段の差動増幅器１１０ａ、第１−２段の差動増幅器１２０ａ、及び第１−３段の差動増幅器１３０ａを含む。また、Ｉ側多段差動増幅器６０００Ａは、第２−１段の差動増幅器２１０ａ、第２−２段の差動増幅器２２０ａ、及び第２−３段の差動増幅器２３０ａを含む。また、Ｉ側多段差動増幅器６０００Ａは、ＨＰＦ４１０ａを含む。Ｉ側多段差動増幅器６０００Ａは、差動ベースバンド信号のＩ側の信号（Ｉ信号）を増幅する。
Ｑ側多段差動増幅器６０００Ｂは、入力端子５１０ｂ及び出力端子５２０ｂを含む。また、Ｑ側多段差動増幅器６０００Ｂは、第１−１段の差動増幅器１１０ｂ、第１−２段の差動増幅器１２０ｂ、及び第１−３段の差動増幅器１３０ｂを含む。また、Ｑ側多段差動増幅器６０００Ｂは、第２−１段の差動増幅器２１０ｂ、第２−２段の差動増幅器２２０ｂ、及び第２−３段の差動増幅器２３０ｂを含む。また、Ｑ側多段差動増幅器６０００Ｂは、ＨＰＦ４１０ｂを含む。Ｑ側多段差動増幅器６０００Ｂは、差動ベースバンド信号のＱ側の信号（Ｑ信号）を増幅する。
次に、本実施形態と従来との多段差動増幅器６０００のトランジスタサイズＳ、ＤＣオフセットのばらつき、及びＩＱ振幅誤差ワースト値について説明する。
図１３は、本実施形態の多段差動増幅器６０００におけるトランジスタサイズＳ、ＤＣオフセットのばらつき、及びＩＱ振幅誤差ワースト値の一例を示す模式図である。図１４は、従来の多段差動増幅器におけるトランジスタサイズＳ、ＤＣオフセットのばらつき、及びＩＱ振幅誤差ワースト値の一例を示す模式図である。図１３，１４は、シミュレーション結果の一例を示す図である。
ここでは、各差動増幅器１００におけるトランジスタの寄生容量を考慮した帯域幅が、本実施形態と従来とにおいて同一となるように、トランジスタサイズを設定した。また、各差動増幅器１００におけるトランジスタ１つあたりのトランジスタのドレイン端子の寄生容量を０．７ｆＦ、ゲート端子の寄生容量を１．４ｆＦと仮定した。
図１３の多段差動増幅器６０００では、Ｉ側多段差動増幅器６０００Ａ及びＱ側多段差動増幅器６０００Ｂのいずれの各セグメントにおいても、差動増幅器１００のトランジスタサイズがＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇにより設計される。
図１４の多段差動増幅器６０００では、Ｉ側多段差動増幅器６０００Ａ及びＱ側多段差動増幅器６０００Ｂのいずれにおいても、多段差動増幅器の入力端から出力端に向かって、差動増幅器１００のトランジスタサイズがＩｎｖｅｒｓｅ Ｓｃａｌｉｎｇにより設計される。
上記シミュレーションでは、各セグメントの最終段の差動増幅器（例えば第１−３段の差動増幅器１３０ａ，１３０ｂ、第２−３段の差動増幅器２３０ａ，２３０ｂ）の入力を、図示しない検査装置を用いて実施した。
検査装置は、例えば、複数のサンプル(複数のＩ側多段差動増幅器６０００ＡのＩＣ及び複数のＱ側多段差動増幅器６０００ＢのＩＣのＤＣオフセット特性を計測する。そして、検査装置は、各計測結果のＤＣオフセットの最大値（例えば＋３σ値）と最小値(例えば−３σ値)との差を、ＤＣオフセットのばらつきとして導出する。
また、Ｉ側多段差動増幅器６０００Ａには複数のサンプル信号が入力され、各サンプル信号に対するＩ信号が逐次計測される。計測されるＩ信号は、各セグメントにおける最終段の差動増幅器に入力され、又はこの差動増幅器から出力された信号である。
同様に、Ｑ側多段差動増幅器６０００Ｂには複数のサンプル信号が入力され、各サンプル信号に対するＱ信号が逐次計測される。計測されるＱ信号は、各セグメントにおける最終段の差動増幅器に入力され、又はこの差動増幅器から出力された信号である。
計測されたＩ信号及びＱ信号の振幅の差異が、ＩＱ振幅誤差（ＩＱインバランス）として導出される。更に、シミュレーション結果としての複数のＩＱ振幅誤差のうち、ＩＱ振幅誤差の最大値がＩＱ振幅誤差ワースト値として導出される。なお、ＩＱ振幅誤差は、例えば、Ｉ信号とＱ信号とのｄｂｍによる差である。
トランジスタサイズ及びＤＣオフセットのばらつきについては、第１の実施形態と同様である。
ＩＱ振幅誤差ワースト値について比較する。第１−３段の差動増幅器のＩＱ振幅誤差ワースト値は、本実施形態では０．８ｄＢであり、従来方法では０．６ｄＢである。第２−３段の差動増幅器のＩＱ振幅誤差ワースト値は、本実施形態では０．８ｄＢであり、従来方法では３．０ｄＢである。
多段差動増幅器全体におけるＩＱ振幅誤差ワースト値は、各セグメントにおける最終段の差動増幅器のＩＱ振幅誤差ワースト値の合計値であるので、本実施形態では１．６ｄＢであり、従来方法では３．６ｄＢである。つまり、本実施形態の方が従来よりも、ＩＱ振幅誤差ワースト値が２ｄＢ小さい。
このように、多段差動増幅器６０００によれば、第１〜第５の実施形態において説明した効果に加えて、ＩＱ振幅誤差を低減できる。また、ＩＱ振幅誤差を低減できるので、図１５のように、信号点がエラー成分に起因して所望の位置からずれることを回避でき、ビットエラーレートの劣化を抑制できる。従って、多段差動増幅器６０００の広帯域化とＩＱ振幅誤差低減とを両立できる。
なお、差動増幅器１００が可変利得増幅器１５０である場合には、ＤＣオフセットのばらつきによるＩＱ振幅誤差の劣化は、可変利得増幅器１５０のゲインが最大値に設定された場合に最大となる。多段差動増幅器６０００のゲインの設定が例えば最大値に固定された場合、図１３と同様のＤＣオフセットのばらつき、ＩＱ振幅誤差ワースト値となる。
（本開示の一態様の概要）
本開示の第１の多段差動増幅器は、
直列に接続された複数の差動増幅器と、
入力される信号の直流成分を遮断する直流成分遮断部と、
を備え、
前記直流成分遮断部は、前記複数の差動増幅器間に配置され、
前記直流成分遮断部の直後に配置された第１の差動増幅器のトランジスタサイズは、前記直流成分遮断部の２段前に配置された第２の差動増幅器のトランジスタサイズ以上である。
また、本開示の第２の多段差動増幅器は、第１の多段差動増幅器であって、
前記直流成分遮断部と、当該多段差動増幅器の入力端、他の直流成分遮断部、又は当該多段差動増幅器の出力端と、の間の範囲を示すセグメント内では、所定の差動増幅器のトランジスタサイズは、前記所定の差動増幅器の直後に配置された差動増幅器のトランジスタサイズ以上である。
また、本開示の第３の多段差動増幅器は、第２の多段差動増幅器であって、
前記所定の差動増幅器は、前記セグメントにおける最初段から最終段の２段前までのいずれかの段に配置された差動増幅器である。
また、本開示の第４の多段差動増幅器は、第１ないし第３のいずれか１つの多段差動増幅器であって、
前記直流成分遮断部と、当該多段差動増幅器の入力端、他の直流成分遮断部、又は当該多段差動増幅器の出力端と、の間の範囲をセグメントとする場合、少なくとも２つのセグメントにおいて少なくとも３つの差動増幅器が配置されている。
また、本開示の第５の多段差動増幅器は、第１ないし第４のいずれか１つの多段差動増幅器であって、
複数の前記直流成分遮断部を備え、
第１の直流成分遮断部は、当該多段差動増幅器の入力端の直後に配置されている。
また、本開示の第６の多段差動増幅器は、第１ないし第５のいずれか１つの多段差動増幅器であって、
複数の前記直流成分遮断部を備え、
第２の直流成分遮断部は、当該多段差動増幅器の出力端の直前に配置されている。
また、本開示の第７の多段差動増幅器は、第１ないし第６のいずれか１つの多段差動増幅器であって、
前記直流成分遮断部は、ＨＰＦ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ）を含む。
また、本開示の第８の多段差動増幅器は、第１ないし第７のいずれか１つの多段差動増幅器であって、
前記差動増幅器は、可変利得増幅器を含む。
また、本開示の第９の多段差動増幅器は、第８の多段差動増幅器であって、
前記差動増幅器は、Ｃｈｅｒｒｙ−Ｈｏｏｐｅｒ型の可変利得増幅器を含み、
前記Ｃｈｅｒｒｙ−Ｈｏｏｐｅｒ型の可変利得増幅器は、２段分の差動増幅器に含む。
また、本開示の第１０の多段差動増幅器は、第１ないし第９のいずれか１つの多段差動増幅器であって、
前記多段差動増幅器を複数有し、
第１の多段差動増幅器は、Ｉ信号を増幅し、
第２の多段差動増幅器は、Ｑ信号を増幅する。
以上、図面を参照しながら各種の実施形態について説明したが、本開示はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
本開示は、広帯域化とゲイン低下抑制とを両立できる多段差動増幅器等に有用である。例えば、無線通信機器におけるベースバンド信号用差動増幅器として有用である。
１００，１１０ａ，１１０ｂ，１２０，１２０ａ，１２０ｂ，１３０，１３０ａ，１３０ｂ，１４０，２１０，２１０ａ，２１０ｂ，２２０，２２０ａ，２２０ｂ，２３０，２３０ａ，２３０ｂ，２４０，３１０，３２０，３３０ 差動増幅器
１５０ 可変利得増幅器
１５０Ａ Ｃｈｅｒｒｙ−Ｈｏｏｐｅｒ型の可変利得増幅器
４１０，４１０ａ，４１０ｂ，４２０，４３０，４４０ ＨＰＦ
５１０，５１０ａ，５１０ｂ 入力端子
５２０，５２０ａ，５２０ｂ 出力端子
１０００，１０００Ａ，１０００Ｂ，２０００，３０００，４０００，５０００，６０００ 多段差動増幅器
６０００Ａ Ｉ側多段差動増幅器
６０００Ｂ Ｑ側多段差動増幅器
Ｓｅｇ１ 第１のセグメント
Ｓｅｇ２ 第２のセグメント
Ｓｅｇ３ 第３のセグメント

Claims (10)

  1. 直列に接続された複数の差動増幅器と、
    入力される信号の直流成分を遮断する直流成分遮断部と、
    を備え、
    前記直流成分遮断部は、前記複数の差動増幅器間に配置され、
    前記直流成分遮断部の直後に配置された第１の差動増幅器のトランジスタサイズは、前記直流成分遮断部の２段前に配置された第２の差動増幅器のトランジスタサイズ以上である多段差動増幅器。
  2. 請求項１に記載の多段差動増幅器であって、
    前記直流成分遮断部と、当該多段差動増幅器の入力端、他の直流成分遮断部、又は当該多段差動増幅器の出力端と、の間の範囲を示すセグメント内では、所定の差動増幅器のトランジスタサイズは、前記所定の差動増幅器の直後に配置された差動増幅器のトランジスタサイズ以上である多段差動増幅器。
  3. 請求項２に記載の多段差動増幅器であって、
    前記所定の差動増幅器は、前記セグメントにおける最初段から最終段の２段前までのいずれかの段に配置された差動増幅器である多段差動増幅器。
  4. 請求項１ないし３のいずれか１項に記載の多段差動増幅器であって、
    前記直流成分遮断部と、当該多段差動増幅器の入力端、他の直流成分遮断部、又は当該多段差動増幅器の出力端と、の間の範囲をセグメントとする場合、少なくとも２つのセグメントにおいて少なくとも３つの差動増幅器が配置された多段差動増幅器。
  5. 請求項１ないし４のいずれか１項に記載の多段差動増幅器であって、
    複数の前記直流成分遮断部を備え、
    第１の直流成分遮断部は、当該多段差動増幅器の入力端の直後に配置された多段差動増幅器。
  6. 請求項１ないし５のいずれか１項に記載の多段差動増幅器であって、
    複数の前記直流成分遮断部を備え、
    第２の直流成分遮断部は、当該多段差動増幅器の出力端の直前に配置された多段差動増幅器。
  7. 請求項１ないし６のいずれか１項に記載の多段差動増幅器であって、
    前記直流成分遮断部は、ＨＰＦ（Ｈｉｇｈ Ｐａｓｓ Ｆｉｌｔｅｒ）を含む多段差動増幅器。
  8. 請求項１ないし７のいずれか１項に記載の多段差動増幅器であって、
    前記差動増幅器は、可変利得増幅器を含む多段差動増幅器。
  9. 請求項８に記載の多段差動増幅器であって、
    前記差動増幅器は、Ｃｈｅｒｒｙ−Ｈｏｏｐｅｒ型の可変利得増幅器を含み、
    前記Ｃｈｅｒｒｙ−Ｈｏｏｐｅｒ型の可変利得増幅器は、２段分の差動増幅器に含む多段差動増幅器。
  10. 請求項１ないし９のいずれか１項に記載の多段差動増幅器であって、
    前記多段差動増幅器を複数有し、
    第１の多段差動増幅器は、Ｉ信号を増幅し、
    第２の多段差動増幅器は、Ｑ信号を増幅する多段差動増幅器。
JP2013022562A 2013-02-07 2013-02-07 多段差動増幅器 Expired - Fee Related JP5877168B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013022562A JP5877168B2 (ja) 2013-02-07 2013-02-07 多段差動増幅器
US14/765,851 US10084420B2 (en) 2013-02-07 2013-12-25 Multistage amplifier
PCT/JP2013/007600 WO2014122715A1 (ja) 2013-02-07 2013-12-25 多段差動増幅器
CN201380072210.5A CN104969465B (zh) 2013-02-07 2013-12-25 多级差动放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013022562A JP5877168B2 (ja) 2013-02-07 2013-02-07 多段差動増幅器

Publications (2)

Publication Number Publication Date
JP2014155015A JP2014155015A (ja) 2014-08-25
JP5877168B2 true JP5877168B2 (ja) 2016-03-02

Family

ID=51299331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013022562A Expired - Fee Related JP5877168B2 (ja) 2013-02-07 2013-02-07 多段差動増幅器

Country Status (4)

Country Link
US (1) US10084420B2 (ja)
JP (1) JP5877168B2 (ja)
CN (1) CN104969465B (ja)
WO (1) WO2014122715A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10444261B2 (en) 2014-12-22 2019-10-15 Sony Corporation Signal detector, electronic device, and method for controlling signal detector
WO2017169769A1 (ja) * 2016-03-31 2017-10-05 日本電信電話株式会社 ドライバ回路および光送信器
EP3404831B1 (en) * 2017-05-16 2021-04-21 Nokia Solutions and Networks Oy Photoreceiver with pre-equalizing differential transimpedance amplifier
CN111865244B (zh) * 2020-09-18 2020-12-18 成都嘉纳海威科技有限责任公司 一种数字控制可变增益放大器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257290B2 (ja) * 1994-10-28 2002-02-18 ソニー株式会社 コンパレータ及び差動増幅器
JPH10284956A (ja) * 1997-04-09 1998-10-23 Oki Electric Ind Co Ltd 超低周波増幅器
JP2000031763A (ja) * 1998-07-14 2000-01-28 Fujitsu Ltd 可変利得回路
US6930552B2 (en) 2001-02-22 2005-08-16 Niigata Seimitsu Co., Ltd. FET band amplifier
JP2004120306A (ja) 2002-09-26 2004-04-15 Renesas Technology Corp 利得可変増幅器
JP4322649B2 (ja) * 2003-04-17 2009-09-02 株式会社ルネサステクノロジ 受信装置および無線信号処理用半導体集積回路
US7340232B2 (en) 2003-12-02 2008-03-04 Renesas Technology Corp. Receiving system and semiconductor integrated circuit device for processing wireless communication signal
JP4628881B2 (ja) * 2005-06-15 2011-02-09 ルネサスエレクトロニクス株式会社 可変利得増幅回路及びそのｄｃオフセット補正方法並びに無線受信装置
JP2007312001A (ja) * 2006-05-17 2007-11-29 Mitsubishi Electric Corp 多段差動増幅器
JP2011055055A (ja) 2009-08-31 2011-03-17 Texas Instr Japan Ltd 増幅回路及び信号強度検出回路並びにオフセット電圧調整方法
JP5487073B2 (ja) * 2010-10-21 2014-05-07 ルネサスエレクトロニクス株式会社 高周波信号処理装置
EP2512030A1 (en) 2011-04-12 2012-10-17 Nxp B.V. Differential output stage

Also Published As

Publication number Publication date
CN104969465B (zh) 2018-11-16
US10084420B2 (en) 2018-09-25
WO2014122715A1 (ja) 2014-08-14
JP2014155015A (ja) 2014-08-25
US20150372652A1 (en) 2015-12-24
CN104969465A (zh) 2015-10-07

Similar Documents

Publication Publication Date Title
JP5877168B2 (ja) 多段差動増幅器
KR101216562B1 (ko) 검출회로와 그것을 사용한 반도체장치
EP2874313B1 (en) Analog active low-pass filters
KR102046138B1 (ko) 무선 통신 시스템에서 사용되는 믹서의 iip2 특성 보정 방법과 그 믹서
WO2008039503A3 (en) Broadband low noise amplifier
Saari et al. A 240-MHz low-pass filter with variable gain in 65-nm CMOS for a UWB radio receiver
Meaamar et al. A 3–8 GHz low-noise CMOS amplifier
EP3236583A1 (en) Doherty amplifier
CN103107780B (zh) 一种斩波放大器
Kitamura et al. An 84 dB-gain-range and 1 GHz-bandwidth variable gain amplifier using gain flattening capacitors for multi-gigabit radio
CN109120232A (zh) 适用于低噪声、宽动态范围的高带宽跨阻放大器
US20170033745A1 (en) Amplifier System and Device
JP5433614B2 (ja) 半導体集積回路および受信装置
JP2011199648A (ja) 可変利得減衰器
Pérez-Carrillo et al. A large-signal blocker robust transimpedance amplifier for coexisting radio receivers in 45nm CMOS
WO2013175681A1 (ja) ダイレクトコンバージョン方式の受信機
JP5872959B2 (ja) 差動増幅器及び半導体装置
Dakua et al. Study on design and performance analysis of low noise high speed amplifier
CN210405325U (zh) 功率检测器
CN218416331U (zh) 一种放大电路和多级放大器
US9401770B1 (en) Broadband integrated single ended to differential active balun with an n-Way power splitter, DC power shutdown circuit, and /or a default-on port
RU2423778C1 (ru) Каскодный дифференциальный усилитель с высокочастотной коррекцией
US10135404B2 (en) Calibration of push-pull amplifier to a low second order distortion
US10715087B2 (en) CMOS wideband RF amplifier with gain roll-off compensation for external parasitics
Dezfuli et al. Receiver front ends with robustness to process variations

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R151 Written notification of patent or utility model registration

Ref document number: 5877168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees