CN114499457A - 一种宽带衰减器电路 - Google Patents

Abstract

本发明专利提出了一种宽带衰减器电路，衰减器包括第一衰减模块(100)、第二衰减模块(200)以及第三输出匹配网络(300)，其中第一衰减模块(100)、第二衰减模块(200)的组合可以对信号进行衰减，实现更高的幅度调节精度，更大幅度调节范围。第一衰减模块(100)、第二衰减模块(200)以及第三输出匹配网络(300)具有相位补偿功能，从而降低附加相移，拓展带宽。本发明实现了宽带、高幅度调节精度、低附加相移的衰减器。

Description

一种宽带衰减器电路

技术领域

本发明涉及电子电路设计的技术领域，具体而言，适用于相控阵系统中衰减器设计的技术领域。

背景技术

近年来，相控阵技术以其独特的优势越来越受到人们的青睐。可变增益放大器(VGA)和衰减器(ATT)用于校准不同阵列元件之间的增益变化，并减少相控阵收发器中的旁瓣。

作为相控阵射频前端中重要子系统，对衰减器中的关键技术进行研究有着重要意义。按照电路实现方式的不同，衰减器主要分为两大类：无源衰减器和有源衰减器。无源衰减器通常是以集总开关型衰减器和分布式衰减器来实现，有源衰减器则是以可变增益放大器(VGA)来实现的。为了适应毫米波通信和面向高性能雷达应用，衰减器需要有更高的步进精度，更小的相位偏移和更低的幅度误差，同时也要兼顾诸如芯片面积、直流功耗、衰减范围等因素。

专利“高炜涵,赵涤燹,尤肖虎,陈智慧.一种带宽可重构射频衰减器及相控阵系统.四川省：CN113114151A,2021-07-13.”使用了并联的无源晶体管阵列，减小了各衰减档的阻抗变化，使用开关电容及变容管调节相位，并具有较好的匹配性能和幅度调节精度。但其幅度衰减调制模块使用了无源晶体管阵列，因此增益极低，且输入输出端口的隔离度较差，易受外界阻抗变化的影响，不利于提高幅度调节精度与减小附加相移。

专利“尤肖虎,赵涤燹,顾鹏,等.超宽带高精度差分衰减器:,CN111404511A[P].2020.”使用差分开关衰减器，一方面可以提高线性度，另一方面抑制了共模干扰信号带来的影响。但其使用了较多电感，芯片面积较大；同时输入输出端口隔离度差，稳定性不高。该专利中通过两级8dB无源衰减器来实现16dB的衰减量，高衰减(如8dB)单元的应用使得其幅度调节精度与附加相移在高频迅速恶化，本专利中使用有源衰减器来实现高衰减量，低衰减量(如0～7.5dB)使用无源衰减器实现，从而避免了无源高衰减单元在高频下对性能的恶化。

发明内容

本发明正是针对现有技术中存在的技术问题，提供一种宽带衰减器电路，本发明将无源衰减器放在有源衰减器之前，降低了衰减器对负载的敏感度，通过改变匹配网络可适用于更多不同阻抗应用场景。

为了实现上述目的，本发明的技术方案如下，一种宽带衰减器电路，所述衰减器包括第一衰减模块、第二衰减模块、第三输出匹配网络；

所述第一衰减模块的输入端作为所述衰减器的输入端，第三输出匹配网络的输出端作为所述衰减器的输出端，所述第一衰减模块、第二衰减模块、第三输出匹配网络依次连接；

所述第一衰减模块包括开关式无源衰减器和高阶耦合匹配网络，用于依据衰减范围指令进行衰减以及与外接电路阻抗之间的宽带阻抗匹配，并将单端信号转换为双端差分信号；

所述第二衰减模块为有源衰减器，采用可变增益放大器(VGA)。用于依据衰减范围指令对双端差分信号进行进一步的衰减；

所述第三输出匹配网络用于完成所述第二衰减模块等效输出阻抗到外接电路阻抗的宽带阻抗匹配。

所述第一衰减模块、第二衰减模块、第三输出匹配网络均具有相位调节功能。

进一步的，所述第一衰减模块包括输入匹配网络与各无源衰减单元。根据连接顺序有三种不同的实现方式，即各单端无源衰减单元连接在输入匹配网络之前，各单端无源衰减单元、输入匹配网络、各差分无源衰减单元依次连接，各差分无源衰减单元连接在输入匹配网络之后。

进一步的，所述第一衰减模块的一种实现方式为各差分衰减单元连接在输入匹配网络之后。所述第一衰减模块包括输入匹配网络、2dB衰减单元、4dB衰减单元、增益误差校准单元、1dB衰减单元、0.5dB衰减单元、第一电感、第二电感、第二电阻；

所述2dB衰减单元由两个差分简化T型结构并联组成；所述增益误差校准单元、1dB衰减单元、0.5dB衰减单元均为差分简化T型结构；所述4dB衰减单元为差分优化T型结构。

所述输入匹配网络、2dB衰减单元、4dB衰减单元、增益误差校准单元、1dB衰减单元、0.5dB衰减单元、第二电阻依次连接；所述2dB衰减单元、4dB衰减单元之间插入第一电感进行阻抗匹配，所述4dB衰减单元、增益误差校准单元之间插入第二电感进行阻抗匹配。

所述差分简化T型结构由第一开关晶体管、第二开关晶体管、第一衰减电阻、第二衰减电阻组成。其中第一、第二开关晶体管栅极接数字控制电压，源极接信号通路；第一开关晶体管漏极接第一衰减电阻的一端，第二开关晶体管接第二衰减电阻的一端，第一、第二衰减电阻的另一端相接。

所述差分优化T型结构由第三衰减电阻、第四衰减电阻、第五衰减电阻、第六衰减电阻、第七衰减电阻、第八衰减电阻、第三开关晶体管、第四开关晶体管、第五开关晶体管、第六开关晶体管、第一电容、第一反相器组成。

其中，第六衰减电阻、第五衰减电阻串联，二者整体与第一电容并联；第四开关晶体管、第五开关晶体管的栅极与第一反相器输入端的公共端接数字控制电压；第四开关晶体管的源极接第三衰减电阻、第四衰减电阻的公共端，第四开关晶体管的漏极接第一电容、第五衰减电阻的公共端；第五开关晶体管的源极接第八衰减电阻、第七衰减电阻的公共端，第五开关晶体管的漏极接第一电容、第六衰减电阻的公共端；

第三开关晶体管、第六开关晶体管栅极接第一反相器的输出端；第四衰减电阻的一端与第三开关晶体管源极的公共端作为4dB衰减单元输出信号正端；第三衰减电阻的一端与第三开关晶体管漏极的公共端作为4dB衰减单元输入信号正端；第八衰减电阻的一端与第六开关晶体管源极的公共端作为4dB衰减单元输出信号负端；第七衰减电阻的一端与第六开关晶体管漏极的公共端作为4dB衰减单元输入信号负端；

所述第一电容用于相位补偿，减小差分优化T型结构参考态与衰减态的相位差。

进一步的，所述输入匹配网络包括第一变压器、第二电容、第一滤波电容、第三电容、第一电阻、第一可变电容；

其中，第二电容、第一电阻的两端接在第一变压器初级线圈的两端；第三电容、第一可变电容的两端接在第一变压器次级线圈的两端；第一滤波电容的一端接在第一变压器次级线圈的中心抽头，第一滤波电容的另一端接地；

第一变压器初级线圈的一端接单端输入信号，另一端接地；第一变压器次级线圈的两端分别接信号通路正端与负端。

第一可变电容在不同衰减档位下容值不同，用于降低衰减器的附加相移。

进一步的，所述第二衰减模块包括共源差分对、共栅晶体管阵列、RLC相位补偿网络；所述共源差分对的输入端为所述第二衰减模块的输入端，所述共栅晶体管阵列的输出端为所述第二衰减模块的输出端；所述共源差分对、共栅晶体管阵列依次连接；所述RLC相位补偿网络输入端与共栅晶体管阵列的输入正端相连，输出端与共栅晶体管阵列的输出负端相连；所述RLC相位补偿网络输入端与共栅晶体管阵列的输入负端相连，输出端与共栅晶体管阵列的输出正端相连。

进一步的，所述共源差分对包括第一晶体管、第二晶体管；所述第一晶体管的栅极为共源差分对输入信号正端，所述第二晶体管的栅极为共源差分对的输入信号负端；所述第一晶体管的漏极为共源差分对输出信号正端，所述第二晶体管的漏极为共源差分对的输出信号负端；所述第一晶体管与所述第二晶体管的源极公共端接地。

所述共栅晶体管阵列由第三晶体管、第四晶体管、共栅阵列单元组成；第三晶体管的栅极、第四晶体管的栅极接直流电源VDD；所述第三晶体管的漏极和源极分别接所述共栅晶体管阵列的输出信号正端与输入信号正端；所述第四晶体管的漏极和源极分别接所述共栅晶体管阵列的输出信号负端与输入信号负端；共栅阵列单元并联在所述共栅晶体管阵列的输入输出端，每个共栅阵列单元包括第五晶体管、第六晶体管、第七晶体管、第八晶体管、第二反相器、第三反相器；所述第五晶体管的源极与所述第七晶体管的源极相接作为所述共栅晶体管阵列的输入信号正端；所述第八晶体管的源极与所述第六晶体管的源极相接作为所述共栅晶体管阵列的输入信号负端；所述第五晶体管的漏极与所述第八晶体管的漏极相接作为所述共栅晶体管阵列的输出信号正端；所述第六晶体管的漏极与所述第七晶体管的漏极相接作为所述共栅晶体管阵列的输出信号负端；所述第五晶体管的栅极与所述第六晶体管的栅极相接，并连接至所述第二反相器的输入端；所述第七晶体管与所述第八晶体管的栅极相接，并连接至所述第二反相器的输出端；所述第三反相器的输出端与所述第二反相器的输入端相接，所述第三反相器的输入端接数字控制电压。

进一步的，所述共栅阵列单元数量为N，N为任意正整数，所述开关电容阵列单元数量为M，M为任意正整数。

进一步的，所述RLC相位补偿网络203与204使用相同电路；所述RLC相位补偿网络由电阻、电容、电感中的一种元件或多种元件构成；构成RLC相位补偿网络的电阻阻值、电容容值、电感感值可以是固定值，也可以是可调节值；其中，可调电阻通过晶体管实现，也可以通过开关电阻阵列实现；可调电容通过变容管实现，也可以通过开关电容阵列实现；可调电感通过变压器实现，也可以通过开关电感阵列实现；

所述RLC相位补偿网络203可使用固定电容2033与可调电阻2034实现。其中，可调电阻2034通过晶体管实现，通过改变晶体管栅极偏置电压Bias对可调电阻2034的阻值进行控制；所述固定电容2033的一端与晶体管2034的源极相接，另一端与所述第二衰减模块200的输出负端相接；晶体管2034的漏极与所述共源差分对201的输出正端相接。

进一步的，第三输出匹配网络包括第二可变电容、第三可变电容、第八电容、第九电容、第二变压器、第三电阻。所述第三电阻、第九电容、第二可变电容的两端与第二变压器初级线圈两端相接；所述第八电容、第三可变电容的两端与所述第二变压器次级线圈两端相接；所述第二变压器初级线圈两端分别与所述第三输出匹配网络的输入信号正端、负端相接；所述第二变压器次级线圈两端分别与所述第三输出匹配网络的输出信号正端、负端相接。所述第二变压器初级线圈中心抽头接直流电源VDD。

相对于现有技术，本发明的优点如下，1)本发明将无源衰减器放在有源衰减器之前，降低了衰减器对负载的敏感度，通过改变匹配网络可适用于更多不同阻抗应用场景；2)第一衰减模块100包括输入匹配网络与无源衰减单元，通过无源衰减单元结构的选取与输入匹配网络、无源衰减单元的排布可以在保证高精度幅度调制步进的前提下极大的提高了输入输出端口的匹配性能，减小了信号的损耗，3)该方案中第一衰减模块、第二衰减模块以及第三输出匹配网络用于对信号进行相位补偿，从而降低附加相移，拓展带宽，提升高频性能。

附图说明

图1为本申请实施例提供的衰减器的结构框图；

图2、图3、图4为本申请实施例提供的衰减器中第一衰减模块100的三种实现方式；

图5为本申请实施例提供的衰减器中第一衰减模块100结构示意图之一；

图6为本申请实施例提供的衰减器中第二衰减模块200结构示意图之一；

图7为本申请实施例提供的衰减器第三输出匹配网络300结构示意图之一；

图8为本申请实施例提供的衰减器调幅性能的仿真结果。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到:相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

毫米波相控阵系统中，对于相位和幅度的精准控制是核心目标。衰减器是相控阵调幅的关键模块之一。为了适应毫米波通信和面向高性能雷达应用，衰减器需要具有更高的步进精度，更小的相位偏移和更低的幅度误差。在无源衰减器中，分布式衰减器的插入损耗较低，但幅度调谐范围有限，芯片体积庞大。开关型衰减器具有芯片尺寸紧凑、插入损耗相对较低、线性度高的优点，通过级联多级衰减单元，开关型衰减器可以实现较大范围的幅度调节。但开关型衰减器的设计也面临挑战：(1)衰减器对负载阻抗变化敏感，这会降低幅度调节的精度；(2)最高工作频率受到晶体管寄生电容的限制，且这一影响随着衰减单元衰减值的增大会变大，所以也限制的衰减器的衰减范围。(3)为了进行相位补偿以及阻抗匹配，各衰减单元之间应串联电感，而其感值与晶体管寄生电容有关，对于大衰减值(如8dB，16dB)的衰减单元所需的串联电感感值更大，从而增加了芯片面积。

有源衰减器通常是以VGA的形式来实现的。VGA能够调节振幅，同时提供功率增益。但单级VGA难以同时实现高衰减范围、小步进的要求，使用两级VGA又会带来直流功耗进一步的增加以及线性度恶化等问题。

实施例：为了克服以上问题，本申请实例提供了一种高精度低附加相移衰减器。针对开关型无源衰减器对负载阻抗变化敏感的问题，本申请实例在无源衰减器后级连接有源VGA，减缓无源衰减器负载阻抗的变化；为了减少芯片面积以及缓解无源衰减器不同状态寄生电容不同导致的幅度偏差、附加相移和端口失配的问题，本申请实例将无源衰减器与输入匹配网络协同设计，同时无源衰减单元采用小衰减量(0.5dB、1dB、2dB、4dB)的衰减单元，有源衰减器实现大衰减量(衰减范围24dB，衰减步进8dB)。相比于纯无源电路，本申请实例不但可以工作在低频，在高频电路中也具有良好的表现；与高频段下的VGA比较，本申请实例具有电路结构简单，直流功耗低，线性度高等优势。

请参考图1，图1为本申请实施例提供的一种宽带衰减器电路的结构框图。如图1所示，衰减器包括第一衰减模块100、第二衰减模块200、第三输出匹配网络300。

所述第一衰减模块100包括开关式无源衰减器和高阶耦合匹配网络，用于依据衰减范围指令进行衰减以及与外接电路阻抗之间的宽带阻抗匹配，并将单端信号转换为双端差分信号；

所述第二衰减模块200为有源衰减器，采用可变增益放大器(VGA)。用于依据衰减范围指令对双端差分信号进行进一步的衰减；

所述第三输出匹配网络300用于完成所述第二衰减模块200等效输出阻抗到外接电路阻抗的宽带阻抗匹配。

所述第一衰减模块100、第二衰减模块200、第三输出匹配网络300均具有相位调节功能。需要说明的是，在一种可选地实现方式中，相位补偿的幅度可以依据用户输入的控制信号进行调节，即相位补偿的幅度是可调节可变的，从而降低调幅时产生的附加相移。

综上所述，本申请实施例提供了一种高精度低附加相移衰减器，衰减器包括第一衰减模块100、第二衰减模块200、第三输出匹配网络300。

在图1的基础上，对应第一衰减模块100的结构，本申请实施例还提供了三种可能的实现方式，请参考图2、3、4，所述第一衰减模块100包括输入匹配网络与各无源衰减单元。根据连接顺序有三种不同的实现方式，即各单端无源衰减单元连接在输入匹配网络之前，各单端无源衰减单元、输入匹配网络、各差分无源衰减单元依次连接，各差分无源衰减单元连接在输入匹配网络之后。

在图4的基础上，所述第一衰减模块100包括输入匹配网络101、2dB衰减单元102、4dB衰减单元103、增益误差校准单元104、1dB衰减单元105、0.5dB衰减单元106、第一电感1071、1072、第二电感(1081、1082)、第二电阻109；

所述2dB衰减单元102由两个差分简化T型结构并联组成；所述增益误差校准单元104、1dB衰减单元105、0.5dB衰减单元106均为差分简化T型结构；所述4dB衰减单元103为差分优化T型结构。

所述输入匹配网络101、2dB衰减单元102、4dB衰减单元103、增益误差校准单元104、1dB衰减单元105、0.5dB衰减单元106、第二电阻109依次连接；所述2dB衰减单元102、4dB衰减单元103之间插入第一电感1071、1072进行阻抗匹配，所述4dB衰减单元103、增益误差校准单元104之间插入第二电感(1081、1082)进行阻抗匹配。

所述差分简化T型结构由第一开关晶体管1021、1025、1041、1051、1061、第二开关晶体管1022、1026、1044、1054、1064、第一衰减电阻1023、1027、1042、1052、1062、第二衰减电阻1024、1028、1043、1053、1063组成。其中第一、第二开关晶体管栅极接数字控制电压，源极接信号通路；第一开关晶体管漏极接第一衰减电阻的一端，第二开关晶体管接第二衰减电阻的一端，第一、第二衰减电阻的另一端相接。

可以理解的，相比于传统结构，2dB衰减单元102采用两个差分简化T型结构并联实现。2dB衰减单元102位于输入匹配网络101与4dB衰减单元103之间，可对前后级阻抗进行调节来完成阻抗匹配。通过输入匹配网络与各衰减单元的位置排布，可以大大降低插入损耗同时提高阻抗匹配性能。

可以理解的，增益误差校准单元104的数字控制电压不止低电平与高电平两种状态，还存在保证第一、第二开关晶体管工作在线性区的多个数字控制电压。不同数字控制电压下第一、第二开关晶体管导通电阻不同，不同导通电阻下幅度衰减不同。通过调整开关晶体管的尺寸与电阻的取值，可以实现不同的调幅范围。相同的一组数字控制电压下，调幅范围越大则对应的调幅步进越大。通过增加增益误差校准单元，可以大大提高幅度调节精度。

所述差分优化T型结构由第三衰减电阻10323、第四衰减电阻10322、第五衰减电阻10325、第六衰减电阻10335、第七衰减电阻10333、第八衰减电阻10332、第三开关晶体管10321、第四开关晶体管10324、第五开关晶体管10334、第六开关晶体管10331、第一电容1034、第一反相器1031组成。

其中，第六衰减电阻10335、第五衰减电阻10325串联，二者整体与第一电容1034并联；第四开关晶体管10324、第五开关晶体管10334的栅极与第一反相器输入端的公共端接数字控制电压；第四开关晶体管10324的源极接第三衰减电阻10323、第四衰减电阻10322的公共端，第四开关晶体管的漏极接第一电容1034、第五衰减电阻10325的公共端；第五开关晶体管10334的源极接第八衰减电阻10332、第七衰减电阻10333的公共端，第五开关晶体管的漏极接第一电容1034、第六衰减电阻10335的公共端；

第三开关晶体管10321、第六开关晶体管10331栅极接第一反相器1031的输出端；第四衰减电阻10322的一端与第三开关晶体管10321源极的公共端作为4dB衰减单元103输出信号正端；第三衰减电阻10323的一端与第三开关晶体管10321漏极的公共端作为4dB衰减单元103输入信号正端；第八衰减电阻10332的一端与第六开关晶体管10331源极的公共端作为4dB衰减单元103输出信号负端；第七衰减电阻10333的一端与第六开关晶体管10331漏极的公共端作为4dB衰减单元103输入信号负端；

所述第一电容1034用于相位补偿，减小差分优化T型结构参考态与衰减态的相位差。

当数字控制电压为高电平，第四开关晶体管10324、第五开关晶体管10334关断，第三开关晶体管10321、第六开关晶体管10331开启，4dB衰减单元103处于参考状态，信号从第三开关晶体管10321、第六开关晶体管10331通过。当数字控制电压为低电平，第三开关晶体管10321、第六开关晶体管10331关断，第四开关晶体管10324、第五开关晶体管10334开启，4dB衰减单元103处于衰减状态，信号被第三衰减电阻10323、第四衰减电阻10322、第五衰减电阻10325、第六衰减电阻10335、第七衰减电阻10333、第八衰减电阻10332组成的差分T型网络衰减。为了补偿晶体管的寄生电容导致的附加相移问题、工作频率受限问题，引入第一电容1034，用于容性补偿。通过调整电容的取值，可以显著降低附加相移并且提高衰减单元的工作频率。

此外，各衰减单元寄生电容、4dB衰减单元103的补偿电容以及第二衰减模块200输入端晶体管寄生电容使得各衰减单元输入阻抗、第二衰减模块200输入阻抗呈现容性，因此在4dB衰减单元103前插入小电感，4dB衰减单元103后插入大电感进行阻抗匹配。同时在第一衰减模块100输出正端与负端之间连接第二电阻109进行阻抗匹配。

由于晶体管寄生电容的影响，单个无源衰减单元实现的大范围衰减器(例如，8dB衰减单元、16dB衰减单元)的性能将变差，其最高工作频率将受限、附加相移将变大。因此，本发明中将8dB以上的衰减范围通过有源衰减器来实现。可以提升衰减器的工作频率，降低衰减器的附加相移。

输入匹配网络、各无源衰减单元的排布方式如图5所示。其中，输入匹配网络101位于靠近输入端的位置、0.5dB衰减单元106位于靠近第一无源衰减及匹配网络100输出端的位置，2dB衰减单元102、4dB衰减单元103、增益误差校准单元104、1dB衰减单元105依次排列。此排列优化了衰减器的阻抗匹配性能，从而提高了衰减器的幅度调节精度，同时也提高了衰减器的最高增益。

在图1的基础上，对应第二衰减模块200的结构，本申请实施例还提供了一种可能的实现方式，请参考图6，第二衰减模块200包括共源差分对201、共栅晶体管阵列202、RLC相位补偿网络203、204；所述共源差分对201的输入端为所述第二衰减模块200的输入端，所述共栅晶体管阵列202的输出端为所述第二衰减模块200的输出端；所述共源差分对201、共栅晶体管阵列202依次连接；所述RLC相位补偿网络203输入端与共栅晶体管阵列202的输入正端相连，输出端与共栅晶体管阵列202的输出负端相连；所述RLC相位补偿网络204输入端与共栅晶体管阵列202的输入负端相连，输出端与共栅晶体管阵列202的输出正端相连。

所述共源差分对201包括第一晶体管2011、第二晶体管2012；所述第一晶体管2011的栅极为共源差分对201输入信号正端，所述第二晶体管2012的栅极为共源差分对201的输入信号负端；所述第一晶体管2011的漏极为共源差分对201输出信号正端，所述第二晶体管2012的漏极为共源差分对201的输出信号负端；所述第一晶体管2011与所述第二晶体管2012的源极公共端接地。

所述共栅晶体管阵列202由第三晶体管2025、第四晶体管2026、共栅阵列单元组成；第三晶体管2025的栅极、第四晶体管2026的栅极接直流电源VDD；所述第三晶体管2025的漏极和源极分别接所述共栅晶体管阵列202的输出信号正端与输入信号正端；所述第四晶体管(2026)的漏极和源极分别接所述共栅晶体管阵列202的输出信号负端与输入信号负端；共栅阵列单元并联在所述共栅晶体管阵列202的输入输出端，每个共栅阵列单元包括第五晶体管2023、第六晶体管2024、第七晶体管2021、第八晶体管2022、第二反相器2027、第三反相器2028；所述第五晶体管2023的源极与所述第七晶体管2021的源极相接作为所述共栅晶体管阵列202的输入信号正端；所述第八晶体管2022的源极与所述第六晶体管2024的源极相接作为所述共栅晶体管阵列202的输入信号负端；所述第五晶体管2023的漏极与所述第八晶体管2022的漏极相接作为所述共栅晶体管阵列202的输出信号正端；所述第六晶体管2024的漏极与所述第七晶体管2021的漏极相接作为所述共栅晶体管阵列202的输出信号负端；所述第五晶体管2023的栅极与所述第六晶体管2024的栅极相接，并连接至所述第二反相器2027的输入端；所述第七晶体管2021与所述第八晶体管2022的栅极相接，并连接至所述第二反相器2027的输出端；所述第三反相器2028的输出端与所述第二反相器2027的输入端相接，所述第三反相器2028的输入端接数字控制电压。

所述RLC相位补偿网络(203、204)由电阻、电容、电感中的一种元件或多种元件构成。构成RLC相位补偿网络的电阻阻值、电容容值、电感感值可以是固定值，也可以是可调节值；其中，可调电阻通过晶体管实现，也可以通过开关电阻阵列实现；可调电容通过变容管实现，也可以通过开关电容阵列实现；可调电感通过变压器实现，也可以通过开关电感阵列实现。

在图6的基础上，对应RLC相位补偿网络(203、204)，本申请实施例还提供了另一种可能的实现方式。所述RLC相位补偿网络包括固定电容与可调电阻，所述固定电容与可调电阻串联。可调电阻采用晶体管实现，通过改变晶体管栅极偏置电压可以控制可调电阻的阻值，从而减少不同衰减状态与不同频率带来的附加相移与增益误差。

在图1的基础上，对应第三输出匹配网络300的结构，本申请实施例还提供了一种可能的实现方式，请参考图7，第三输出匹配网络300包括第二可变电容306、第三可变电容302、第八电容301、第九电容305、第二变压器303、第三电阻304。所述第三电阻304、第九电容305、第二可变电容306的两端与第二变压器303初级线圈两端相接；所述第八电容301、第三可变电容302的两端与所述第二变压器303次级线圈两端相接；所述第二变压器303初级线圈两端分别与所述第三输出匹配网络300的输入信号正端、负端相接；所述第二变压器303次级线圈两端分别与所述第三输出匹配网络300的输出信号正端、负端相接。所述第二变压器303初级线圈中心抽头接直流电源VDD。

值得说明的是，第三输出匹配网络300初级线圈与次级线圈均接有可变电容，不仅提高了不同频段下的匹配性能，对不同衰减档位、不同频段下的相位也有一定的补偿作用。

图8为本发明的衰减器以f₀为中心频率时衰减性能的仿真结果。该衰减器可实现32dB的衰减范围，0.5dB衰减步进。

以上所述仅为本申请的优选实施例而己，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (9)

1.一种宽带衰减器电路，其特征在于，所述电路包括第一衰减模块(100)、第二衰减模块(200)、第三输出匹配网络(300)；

所述第一衰减模块(100)的输入端作为衰减器的输入端，第三输出匹配网络300的输出端作为衰减器的输出端，第一衰减模块(100)、第二衰减模块(200)、第三输出匹配网络(300)依次连接；

所述第一衰减模块(100)包括开关式无源衰减器和高阶耦合匹配网络，用于依据衰减范围指令进行衰减以及与外接电路阻抗之间的宽带阻抗匹配；

所述第二衰减模块(200)为有源衰减器，用于依据衰减范围指令对双端差分信号进行衰减；

所述第三输出匹配网络(300)用于完成所述第二衰减模块200等效输出阻抗到外接电路阻抗的宽带阻抗匹配；

所述第一衰减模块(100)、第二衰减模块(200)、第三输出匹配网络(300)均具有相位调节功能。

2.根据权利要求1所述的宽带衰减器电路，其特征在于，所述第一衰减模块(100)包括输入匹配网络(101)与各无源衰减单元；各无源衰减单元包括各单端无源衰减单元和各差分无源衰减单元；根据连接顺序有三种不同的实现方式，即各单端无源衰减单元连接在输入匹配网络(101)之前，各单端无源衰减单元、输入匹配网络(101)、各差分无源衰减单元依次连接，各差分无源衰减单元连接在输入匹配网络之后。

3.根据权利要求2所述的宽带衰减器电路，其特征在于，所述第一衰减模块(100)的一种实现方式为各差分衰减单元连接在输入匹配网络(101)之后，所述第一衰减模块(100)包括输入匹配网络(101)、2dB衰减单元(102)、4dB衰减单元(103)、增益误差校准单元(104)、1dB衰减单元(105)、0.5dB衰减单元(106)、第一电感(1071、1072)、第二电感(1081、1082)、第二电阻(109)；所述2dB衰减单元(102)由两个差分简化T型结构并联组成；所述增益误差校准单元(104)、1dB衰减单元(105)、0.5dB衰减单元(106)均为差分简化T型结构；所述4dB衰减单元(103)为差分优化T型结构；

所述输入匹配网络(101)、2dB衰减单元(102)、4dB衰减单元(103)、增益误差校准单元(104)、1dB衰减单元(105)、0.5dB衰减单元(106)、第二电阻(109)依次连接；2dB衰减单元(102)、4dB衰减单元(103)之间插入第一电感(1071、1072)进行阻抗匹配，所述4dB衰减单元(103)、增益误差校准单元(104)之间插入第二电感(1081、1082)进行阻抗匹配；

所述差分简化T型结构由第一开关晶体管(1021、1025、1041、1051、1061)、第二开关晶体管(1022、1026、1044、1054、1064)、第一衰减电阻(1023、1027、1042、1052、1062)、第二衰减电阻(1024、1028、1043、1053、1063)组成，其中第一、第二开关晶体管栅极接数字控制电压；第一、第二开关晶体管源极接所述差分简化T型结构输入输出的正端、负端；第一开关晶体管漏极接第一衰减电阻的一端，第二开关晶体管接第二衰减电阻的一端，第一、第二衰减电阻的另一端相接；

所述差分优化T型结构由第三衰减电阻(10323)、第四衰减电阻(10322)、第五衰减电阻(10325)、第六衰减电阻(10335)、第七衰减电阻(10333)、第八衰减电阻(10332)、第三开关晶体管(10321)、第四开关晶体管(10324)、第五开关晶体管(10334)、第六开关晶体管(10331)、第一电容(1034)、第一反相器(1031)组成；

其中，第六衰减电阻(10335)、第五衰减电阻(10325)串联，二者整体与第一电容(1034)并联；第四开关晶体管(10324)、第五开关晶体管(10334)的栅极与第一反相器输入端相接并连接数字控制电压；第四开关晶体管(10324)的源极、第三衰减电阻(10323)的一端、第四衰减电阻(10322)的一端相接；第四开关晶体管的漏极、第一电容(1034)的一端、第五衰减电阻(10325)的一端相接；第五开关晶体管(10334)的源极、第八衰减电阻(10332)的一端、第七衰减电阻(10333)的一端相接；第五开关晶体管的漏极、第一电容(1034)的一端、第六衰减电阻(10335)的一端相接；

第三开关晶体管(10321)、第六开关晶体管(10331)栅极接第一反相器(1031)的输出端；第四衰减电阻(10322)的一端与第三开关晶体管(10321)源极的公共端作为4dB衰减单元103输出信号正端；第三衰减电阻(10323)的一端与第三开关晶体管(10321)漏极的公共端作为4dB衰减单元103输入信号正端；第八衰减电阻(10332)的一端与第六开关晶体管(10331)源极的公共端作为4dB衰减单元(103)输出信号负端；第七衰减电阻(10333)的一端与第六开关晶体管(10331)漏极的公共端作为4dB衰减单元(103)输入信号负端；

所述第一电容(1034)用于相位补偿，减小差分优化T型结构参考态与衰减态的相位差。

4.根据权利要求3所述的宽带衰减器电路，其特征在于，所述输入匹配网络(101)包括第一变压器(103)、第二电容(1011)、第一滤波电容(1014)、第三电容(1016)、第一电阻(1012)、第一可变电容(1015)；

其中，第二电容(1011)、第一电阻(1012)的两端接在第一变压器(103)初级线圈的两端；第三电容(1016)、第一可变电容(1015)的两端接在第一变压器(103)次级线圈的两端；第一滤波电容(1014)的一端接在第一变压器(103)次级线圈的中心抽头，第一滤波电容(1014)的另一端接地；

第一变压器(103)初级线圈的一端接单端输入信号，另一端接地；第一变压器(103)次级线圈的两端分别接信号通路正端与负端；

第一可变电容(1015)在不同衰减档位下容值不同，用于降低衰减器的附加相移。

5.根据权利要求1所述的宽带衰减器电路，其特征在于，所述第二衰减模块(200)包括共源差分对(201)、共栅晶体管阵列(202)、RLC相位补偿网络(203、204)；所述共源差分对(201)的输入端为所述第二衰减模块(200)的输入端，所述共栅晶体管阵列(202)的输出端为所述第二衰减模块200的输出端；所述共源差分对(201)、共栅晶体管阵列(202)依次连接；所述RLC相位补偿网络(203)输入端与共栅晶体管阵列(202)的输入正端相连，输出端与共栅晶体管阵列(202)的输出负端相连；所述RLC相位补偿网络(204)输入端与共栅晶体管阵列(202)的输入负端相连，输出端与共栅晶体管阵列(202)的输出正端相连。

6.根据权利要求5所述的宽带衰减器电路，其特征在于，所述共源差分对(201)包括第一晶体管(2011)、第二晶体管(2012)；所述第一晶体管(2011)的栅极为共源差分对(201)输入信号正端，所述第二晶体管(2012)的栅极为共源差分对(201)的输入信号负端；所述第一晶体管(2011)的漏极为共源差分对201输出信号正端，所述第二晶体管(2012)的漏极为共源差分对(201)的输出信号负端；所述第一晶体管(2011)与所述第二晶体管(2012)的源极公共端接地；

所述共栅晶体管阵列202由第三晶体管(2025)、第四晶体管(2026)、共栅阵列单元组成；第三晶体管(2025)的栅极、第四晶体管(2026)的栅极接直流电源VDD；所述第三晶体管(2025)的漏极和源极分别接所述共栅晶体管阵列(202)的输出信号正端与输入信号正端；所述第四晶体管(2026)的漏极和源极分别接所述共栅晶体管阵列202的输出信号负端与输入信号负端；共栅阵列单元并联在所述共栅晶体管阵列(202)的输入输出端，每个共栅阵列单元包括第五晶体管(2023)、第六晶体管(2024)、第七晶体管(2021)、第八晶体管(2022)、第二反相器(2027)、第三反相器(2028)；所述第五晶体管(2023)的源极与所述第七晶体管(2021)的源极相接作为所述共栅晶体管阵列(202)的输入信号正端；所述第八晶体管(2022)的源极与所述第六晶体管(2024)的源极相接作为所述共栅晶体管阵列(202)的输入信号负端；所述第五晶体管(2023)的漏极与所述第八晶体管(2022)的漏极相接作为所述共栅晶体管阵列(202)的输出信号正端；所述第六晶体管(2024)的漏极与所述第七晶体管(2021)的漏极相接作为所述共栅晶体管阵列(202)的输出信号负端；所述第五晶体管(2023)的栅极与所述第六晶体管(2024)的栅极相接，并连接至所述第二反相器(2027)的输入端；所述第七晶体管(2021)与所述第八晶体管(2022)的栅极相接，并连接至所述第二反相器(2027)的输出端；所述第三反相器(2028)的输出端与所述第二反相器(2027)的输入端相接，所述第三反相器(2028)的输入端接数字控制电压。

7.根据权利要求5所述的宽带衰减器电路，其特征在于，共栅阵列单元数量为N，N为任意正整数。

8.根据权利要求5所述的宽带衰减器电路，其特征在于，所述RLC相位补偿网络203与204使用相同电路；所述RLC相位补偿网络由电阻、电容、电感中的一种元件或多种元件构成；构成RLC相位补偿网络的电阻阻值、电容容值、电感感值可以是固定值，也可以是可调节值；其中，可调电阻通过晶体管实现，也可以通过开关电阻阵列实现；可调电容通过变容管实现，也可以通过开关电容阵列实现；可调电感通过变压器实现，也可以通过开关电感阵列实现。

9.根据权利要求1所述的宽带衰减器电路，其特征在于，第三输出匹配网络(300)包括第二可变电容(306)、第三可变电容(302)、第八电容(301)、第九电容(305)、第二变压器(303)以及第三电阻(304)，所述第三电阻(304)、第九电容(305)、第二可变电容(306)的两端与第二变压器(303)初级线圈两端相接；第八电容(301)、第三可变电容(302)的两端与所述第二变压器(303)次级线圈两端相接；第二变压器(303)初级线圈两端分别与所述第三输出匹配网络300的输入信号正端、负端相接；所述第二变压器(303)次级线圈两端分别与所述第三输出匹配网络300的输出信号正端、负端相接，所述第二变压器(303)初级线圈中心抽头接直流电源VDD。

Images