CN111817689B

CN111817689B - 高线性衰减器

Info

Publication number: CN111817689B
Application number: CN202010711718.7A
Authority: CN
Inventors: 刘家瑞; 郁发新
Original assignee: Zhejiang University ZJU
Current assignee: Zhejiang University ZJU
Priority date: 2020-07-22
Filing date: 2020-07-22
Publication date: 2021-02-26
Anticipated expiration: 2040-07-22
Also published as: CN111817689A

Abstract

本发明提供一种高线性衰减器，包括：粗调、细调衰减模块，高压、低压保护模块；粗调衰减模块对输入差分信号进行衰减的粗调，包括至少一级粗调衰减单元，各粗调衰减单元依次级联且等效负载阻抗相等；细调衰减模块对粗调衰减模块输出的信号进行衰减的细调；高压保护模块及低压保护模块分别连接于输入、输出端；粗调及所述细调衰减模块包括高线性开关和电阻，基于开关的导通和关断实现衰减的调节，开关的工作状态包括高耐压的隔断状态和低导通电阻的导通状态；粗调衰减模块中的电阻为金属电阻。本发明的高线性衰减器具有精度高，易于扩展衰减范围、线性度高、带宽大、功率耐受能力强等优点。

Description

高线性衰减器

技术领域

本发明涉及集成电路设计领域，特别是涉及一种高线性衰减器。

背景技术

衰减器应用于接收机前端，是为了将过大的信号衰减，避免后级电路饱和，从而使接收机具备更大的动态范围，这要求衰减器比后级电路具备更强的功率耐受能力；另外，衰减器又不能引入过多的噪声，否则影响接收机的灵敏度；再有，衰减器需要具备增益可调功能，以针对不同的信号幅度能够使接收机具备最大的输出信噪比。综上，衰减器应具备高线性、低噪声、匹配良好、大功率输入耐受等能力。

目前有较多接收机电路例如低噪放、混频器、ADC等等，往往采用与数字电路兼容的CMOS工艺实现，因此具有更高的集成度、可配置性。目前公开的应用于接收机的衰减器文献及产品，主要包括下面几种：

第一种主要采用电容分压来防止近场传输场景中的高电压输入破坏内部电路，并通过配置使能信号，具备无衰减、大衰减、小衰减等状态，但该电路具有衰减精度不高、开关切换引起的线性度变化较大等缺点。

另一种主要采用多级π型或T型衰减器级联来实现0～31dB的衰减范围、1dB步进、30MHz～400MHz的工作频率。该电路集成度高、兼容性好，但电路结构冗余，工作频段不高，未针对大功率输入进行设计。

因此，如何设计一款具备高线性、低噪声、匹配良好、大功率输入耐受的衰减器，已成为本领域技术人员亟待解决的问题之一。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高线性衰减器，用于解决现有技术中衰减器线性度低、精度低、不适用于大功率输入等问题。

为实现上述目的及其他相关目的，本发明提供一种高线性衰减器，所述高线性衰减器包括：

粗调衰减模块、细调衰减模块、高压保护模块及低压保护模块；

所述粗调衰减模块接收输入差分信号及共模电压，对所述输入差分信号进行衰减的粗调；所述粗调衰减模块包括至少一级粗调衰减单元，当所述粗调衰减模块包括两级及以上粗调衰减单元时各粗调衰减单元依次级联，各粗调衰减单元的等效负载阻抗均相等；

所述细调衰减模块连接于所述粗调衰减模块的输出端，并接收所述共模电压，对所述粗调衰减模块输出的信号进行衰减的细调；

所述高压保护模块连接于所述粗调衰减模块的输入端，所述低压保护模块连接于所述细调衰减模块的输出端；

其中，所述低压为薄栅器件的额定工作电压，所述高压为薄栅器件的额定工作电压的两倍；

所述粗调衰减模块及所述细调衰减模块包括高线性开关和电阻，基于开关的导通和关断实现衰减的调节，开关的工作状态包括高耐压的隔断状态和低导通电阻的导通状态；所述粗调衰减模块中的电阻为金属电阻。

可选地，所述高线性衰减器用于片上集成的射频前端电路，输入为功率传输，输入阻抗匹配，输出为电压传输。

可选地，所述粗调衰减单元包括第一电阻、第二电阻、第三电阻、第四电阻、第一开关、第二开关、第三开关及第四开关；

所述第一电阻的一端作为所述粗调衰减单元的正相输入端，另一端作为所述粗调衰减单元的正相输出端；所述第一开关并联于所述第一电阻的两端；

所述第二电阻的一端作为所述粗调衰减单元的反相输入端，另一端作为所述粗调衰减单元的反相输出端；所述第二开关并联于所述第二电阻的两端；

所述第三电阻的一端作为所述粗调衰减单元的正相输入端，另一端经由所述第三开关连接所述共模电压；所述第四电阻的一端作为所述粗调衰减单元的反相输入端，另一端经由所述第四开关连接所述共模电压；

其中，所述第一开关与所述第三开关为互补开关，所述第二开关与所述第四开关为互补开关。

更可选地，所述第一开关、第二开关、第三开关及第四开关均包括NMOS管及PMOS管，所述NMOS管的源端与所述PMOS管的漏端连接并作为开关输入端，所述NMOS管的漏端与所述PMOS管的源端连接并作为开关输出端，所述NMOS管及所述PMOS管的栅端连接分别连接一对相反的控制信号；当开关导通时，所述NMOS管及所述PMOS管的体端接至所述共模电压；当开关关闭时，所述NMOS管的体端连接至地，所述PMOS管的体端连接至电源电压。

更可选地，所述NMOS管及PMOS管均为薄栅器件，所述共模电压为薄栅器件的额定工作电压(即所述“低压”)，所述电源电压为薄栅器件的额定工作电压的两倍(即所述“高压”)。

更可选地，所述NMOS管及所述PMOS管的栅端及体端分别通过一电阻连接对应的信号。

可选地，所述细调衰减模块包括第一串联阻抗单元、第二串联阻抗单元、第一并联阻抗单元、第二并联阻抗单元、第一负载及第二负载；所述第一串联阻抗单元的一端连接所述粗调衰减模块的正相输出端，另一端输出正相输出信号；所述第二串联阻抗单元的一端连接所述粗调衰减模块的反相输出端，另一端输出反相输出信号；所述第一并联阻抗单元的一端连接所述粗调衰减模块的正相输出端，另一端连接所述共模电压；所述第二并联阻抗单元的一端连接所述粗调衰减模块的反相输出端，另一端连接所述共模电压；所述第一负载的一端连接所述正相输出信号，另一端连接端连接所述共模电压；所述第二负载的一端连接所述反相输出信号，另一端连接端连接所述共模电压。

更可选地，所述第一串联阻抗单元及所述第二串联阻抗单元均包括多个并联的串联阻抗支路及第五电阻；各串联阻抗支路均包括串联的电阻及开关，各电阻的一端连接所述粗调衰减模块，另一端经由对应开关连接输出信号；所述第一串联阻抗单元及所述第二串联阻抗单元中开关采用温度计码或一元码控制。

更可选地，所述第一并联阻抗单元及所述第二并联阻抗单元均包括多个并联的并联阻抗支路，各并联阻抗支路均包括串联的电阻及开关，各电阻的一端连接所述粗调衰减模块，另一端经由对应开关连接所述共模电压；所述第一并联阻抗单元及所述第二并联阻抗单元中开关采用温度计码或一元码控制；其中，所述第一串联阻抗单元与所述第一并联阻抗单元中的开关为互补开关，所述第二串联阻抗单元与所述第二并联阻抗单元中的开关为互补开关。

更可选地，各开关包括NMOS管及PMOS管，所述NMOS管的源端与所述PMOS管的漏端连接并作为开关输入端，所述NMOS管的漏端与所述PMOS管的源端连接并作为开关输出端，所述NMOS管及所述PMOS管的栅端连接分别连接一对相反的控制信号；当开关导通时，所述NMOS管及所述PMOS管的体端接至所述共模电压；当开关关闭时，所述NMOS管的体端连接至地，所述PMOS管的体端连接至电源电压。

更可选地，所述NMOS管及所述PMOS管均为薄栅器件，所述共模电压为薄栅器件的额定工作电压，所述电源电压为薄栅器件的额定工作电压的两倍。

可选地，所述粗调衰减单元提供6dB衰减。

可选地，所述细调衰减模块的衰减范围至少为0～5.5dB，衰减步进为0.5dB。

可选地，所述高线性衰减器采用同时具有高耐压和低耐压的深阱CMOS器件的工艺实现。

如上所述，本发明的高线性衰减器，具有以下有益效果：

1、本发明的高线性衰减器由粗调衰减模块和细调衰减模块构成，其中，细调衰减模块具有高精度，粗调衰减模块可采用多个级联的结构；具有精度高，易于扩展衰减范围的优点。

2、本发明的高线性衰减器中开关晶体管的栅和体端串接电阻，减小了寄生电容；开关晶体管采用高压控制电压，提升了大摆幅输入下的线性度；开关与电阻串联，且开关更靠近共模端，从而减小了开关的非线性对衰减器的整体影响；具备高线性度、大带宽特征。

3、本发明的高线性衰减器采用金属电阻，相对集成电路工艺更常用的多晶电阻、扩散电阻等类型具备更强的过电流能力；另外在衰减器输入端采用了高压的钳位电路(也即ESD保护电路，具备钳位作用)，输出端采用低压的钳位电路，使得衰减器理论上支持最大峰峰值为2倍薄栅器件的额定电压的差分信号输入；具有较大的功率耐受能力。

附图说明

图1显示为本发明的高线性衰减器的一种结构示意图。

图2显示为本发明的开关的结构示意图。

图3显示为本发明的高线性衰减器的另一种结构示意图。

元件标号说明

1 高线性衰减器

11 粗调衰减模块

11a 第一粗调衰减单元

11b 第二粗调衰减单元

12 细调衰减模块

121 第一串联阻抗单元

1211 串联阻抗支路

122 第二串联阻抗单元

123 第一并联阻抗单元

1231 并联阻抗支路

124 第二并联阻抗单元

131 第一高压保护模块

132 第二高压保护模块

141 第一低压保护模块

142 第二低压保护模块

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～图3。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

实施例一

如图1所示，本实施例提供一种高线性衰减器1，所述高线性衰减器1包括：

粗调衰减模块11、细调衰减模块12、高压保护模块及低压保护模块。

如图1所示，所述粗调衰减模块11接收输入差分信号(正相输入信号RFinp、反相输入信号RFinn)及共模电压Vcm，对所述输入差分信号进行衰减的粗调。

具体地，所述粗调衰减模块11包括至少一级粗调衰减单元，在本实施例中，以一级粗调衰减单元为例，作为示例，所述粗调衰减单元提供6dB衰减。所述粗调衰减单元包括第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一开关S1、第二开关S2、第三开关S3及第四开关S4。所述第一电阻R1的一端作为所述粗调衰减单元的正相输入端(接收所述正相输入信号RFinp)，另一端作为所述粗调衰减单元的正相输出端。所述第一开关S1并联于所述第一电阻R1的两端。所述第二电阻S2的一端作为所述粗调衰减单元的反相输入端(接收所述反相输入信号RFinn)，另一端作为所述粗调衰减单元的反相输出端。所述第二开关S2并联于所述第二电阻R2的两端。所述第三电阻R3与所述第三开关S3串联于所述粗调衰减单元的正相输入端与所述共模电压Vcm之间，所述第四电阻R4与所述第四开关S4串联于所述粗调衰减单元的反相输入端与所述共模电压Vcm之间。其中，所述第一开关S1与所述第三开关S3为互补开关，所述第二开关S2与所述第四开关S4为互补开关，即一个开启时另一个关闭，不同时开启。

需要说明的是，在本实施例中，所述第三电阻R3与所述第三开关S3的位置不可以互换，同样地，所述第四电阻R4与所述第四开关S4的位置也不可以互换，因为电阻阻抗比开关寄生阻抗大，若开关靠近信号通路，则在开关输入端和输出端信号摆幅大，导致非线性分量增加。作为示例，为了提升线性度将开关设置于更靠近共模点的位置，则在开关输入端和输出端信号摆幅小，开关线性度较好，即如图1所示，所述第三电阻R3的一端作为所述粗调衰减单元的正相输入端，另一端经由所述第三开关S3连接所述共模电压Vcm，所述第四电阻R4的一端作为所述粗调衰减单元的反相输入端，另一端经由所述第四开关S4连接所述共模电压Vcm。

更具体的，定义负载阻抗值为RL，则所述第一电阻R1的阻抗Rs1a、所述第二电阻R2的阻抗Rs1b与负载阻抗RL的值相等，所述第三电阻R3与所述第三开关S3的阻抗Rp1a(包括所述第三电阻R3的电阻及所述第三开关S3的寄生电阻)、所述第四电阻R4与所述第四开关S4的阻抗Rp1b(包括所述第四电阻R4的电阻及所述第四开关S4的寄生电阻)为负载阻抗RL的两倍。其中，所述第三开关S3及所述第四开关S4的寄生电阻应尽可能小。

需要说明的是，所述粗调衰减模块11中的电阻可选用任意类型的电阻，在本实施例中，为了提升衰减器的耐压能力，采用金属电阻。在实际使用中可根据实际需要设置，不以本实施例为限。

如图1所示，所述细调衰减模块12连接于所述粗调衰减模块11的输出端，并接收所述共模电压Vcm，对所述粗调衰减模块11输出的信号进行衰减的细调。作为示例，所述细调衰减模块的衰减范围为0～5.5dB，步进为0.5dB。

具体地，所述细调衰减模块12包括第一串联阻抗单元121、第二串联阻抗单元122、第一并联阻抗单元123、第二并联阻抗单元124、第一负载Ra及第二负载Rb。

更具体地，所述第一串联阻抗单元121的一端连接所述粗调衰减模块11的正相输出端，另一端输出正相输出信号RFoutp。在本实施例中，所述第一串联阻抗单元121包括多个并联的串联阻抗支路1211及第五电阻R5，作为示例，所述串联阻抗支路1211设置为11个。各串联阻抗支路1211均包括串联的第六电阻R6及第五开关S5，在本实施例中，所述第六电阻R6与所述第五开关S5的位置不可以互换，作为示例，所述第六电阻R6的一端连接所述粗调衰减模块11，另一端经由所述第五开关S5连接(正相)输出信号。所述第一串联阻抗单元121中的开关采用温度计码或一元码控制。所述第一串联阻抗单元121的总串联阻抗由各电阻、各开关及所述第五电阻R5构成，其中，11个电阻(所述第六电阻R6)的阻抗分别表示为Rs3a<10:0>，对应的11个开关(所述第五开关S5)分别表示为S3a10～S3a0，他们的控制信号表示为S3a<10:0>，所述第一串联阻抗单元的总阻抗表示为Rs3a。

更具体地，所述第二串联阻抗单元122的一端连接所述粗调衰减模块11的反相输出端，另一端输出反相输出信号RFoutn。所述第二串联阻抗单元122与所述第一串联阻抗单元121结构及原理相同，在此不一一赘述。所述第二串联阻抗单元122中11个电阻的阻抗分别表示为Rs3b<10:0>，对应的11个开关分别表示为S3b10～S3b0，他们的控制信号表示为S3b<10:0>，所述第二串联阻抗单元的总阻抗表示为Rs3b。

更具体地，所述第一并联阻抗单元123的一端连接所述粗调衰减模块11的正相输出端，另一端连接所述共模电压Vcm。在本实施例中，所述第一并联阻抗单元123包括多个并联的并联阻抗支路1231，作为示例，所述并联阻抗支路1231设置为11个。各并联阻抗支路1231均包括串联的第七电阻R7及第六开关S6，在本实施例中，所述第七电阻R7与所述第六开关S6的位置不可以互换，作为示例，为了提升非线性将开关设置于更靠近共模点的位置，即如图1所示，所述第七电阻R7的一端连接所述粗调衰减模块11，另一端经由所述第六开关S6连接所述共模电压Vcm。所述第一并联阻抗单元123中的开关采用温度计码或一元码控制。所述第一并联阻抗单元123的总并联阻抗由各电阻及各开关构成，其中，11个电阻(所述第七电阻R7)的阻抗分别表示为Rp3a<10:0>，对应的11个开关(所述第六开关S6)分别表示为S3na10～S3na0，他们的控制信号表示为S3na<10:0>，所述第一并联阻抗单元的总阻抗表示为Rp3a。

更具体地，所述第二并联阻抗单元124的一端连接所述粗调衰减模块11的反相输出端，另一端连接所述共模电压Vcm。所述第二并联阻抗单元124与所述第一并联阻抗单元123结构及原理相同，在此不一一赘述。所述第二并联阻抗单元124中11个电阻的阻抗分别表示为Rp3b<10:0>，对应的11个开关分别表示为S3nb10～S3nb0，他们的控制信号表示为S3nb<10:0>，所述第二并联阻抗单元的总阻抗表示为Rp3b。

需要说明的是，所述第一串联阻抗单元121与所述第一并联阻抗单元123中的开关为互补开关，所述第二串联阻抗单元122与所述第二并联阻抗单元124中的开关为互补开关。所述第一串联阻抗单元121与所述第一并联阻抗单元123中电阻及开关串联支路的数量可以不等，同理，所述第二串联阻抗单元122与所述第二并联阻抗单元124中电阻及开关串联支路的数量可以不等。所述串联阻抗支路1211及所述并联阻抗支路1231的数量决定所述细调衰减模块的档位，可根据需要设置，不以本实施例为限。

更具体地，所述第一负载Ra的一端连接所述正相输出信号RFoutp，另一端连接端连接所述共模电压Vcm，所述第一负载Ra的阻抗为RLa；所述第二负载Rb的一端连接所述反相输出信号RFoutn，另一端连接端连接所述共模电压Vcm，所述第二负载Rb的阻抗为RLb。所述细调衰减模块12的总输入阻抗为RL。

如图2所示，所述粗调衰减模块11及所述细调衰减模块12中的开关为高线性开关，基于开关的导通和关断实现衰减的调节，开关的工作状态包括高耐压的隔断状态和低导通电阻的导通状态。作为本实施例的一种实现方式，所述粗调衰减模块11及所述细调衰减模块12中的开关均包括低阈值电压(一般小于200mV，不同节点的工艺有区别，不以本实施例为限)的NMOS管MN1及PMOS管MP1。所述NMOS管MN1的源端与所述PMOS管MP1的漏端连接并作为开关输入端Vin，所述NMOS管MN1的漏端与所述PMOS管MP1的源端连接并作为开关输出端Vout，所述NMOS管MN1及所述PMOS管MP1的栅端连接分别连接一对相反的控制信号(En及Enb)；当开关导通时，所述NMOS管MN1及所述PMOS管MP1的体端接至所述共模电压Vcm，降低导通阻抗；当开关关闭时，所述NMOS管MN1的体端连接至地Vss，所述PMOS管MP1的体端连接至电源电压Vdd，提升关断阻抗和耐压。进一步，作为示例，所述NMOS管及PMOS管均为薄栅器件，所述共模电压Vcm为薄栅器件的额定工作电压(即所述“低压”)，所述电源电压Vdd为薄栅器件的额定工作电压的两倍(即所述“高压”)。进一步，作为本实施例的另一种实现方式，所述NMOS管MN1及所述PMOS管MP1的栅端及体端分别通过一电阻连接对应的信号，以减小寄生电容，提升带宽。

需要说明的是，薄栅器件工作于高于额定电压情况下有损坏器件的风险，这正是本发明需要将开关设计两种不同的工作状态的一个原因。以1V额定电压的NMOS为例，其栅、源、漏、体端的直流电压在开关打开状态分别为2V、1V、1V、1V，开关关闭状态下分别为0V、1V、1V、0V，确保直流是安全的。这里也有一个使用条件，当输入为大摆幅时，衰减器应处于衰减状态：这样并联支路的开关处于导通状态，由于电阻的分压，开关的漏源电压波动很小，不会导致器件寄生PN结导通；串联支路的开关处于截止状态，耐压较高，不会导致器件被击穿。

如图1所示，所述高压保护模块连接于所述粗调衰减模块11的输入端。作为实施例的一种实现方式，所述高线性衰减器1包括第一高压保护模块131及第二高压保护模块132，所述第一高压保护模块131及所述第二高压保护模块132分别连接于所述粗调衰减模块11的输入端(正相输入端及反相输入端)。作为示例，所述第一高压保护模块131及所述第二高压保护模块132为高压二极管钳压的高压保护电路，此处二极管采用高耐压的厚栅器件。所述高压为薄栅器件的额定工作电压的两倍。

如图1所示，所述低压保护模块连接于所述细调衰减模块12的输出端。作为实施例的一种实现方式，所述高线性衰减器1包括第一低压保护模块141及第二低压保护模块142，所述第一低压保护模块141及所述第二低压保护模块142分别连接于所述细调衰减模块12的输出端(正相输出端及反相输出端)。作为示例，所述第一低压保护模块141及第二低压保护模块142为低压二极管钳压的低压保护电路，此处二极管采用低耐压的薄栅器件。所述低压为薄栅器件的额定工作电压。

本实施例的高线性衰减器的工作原理如下：

本实施例采用1个粗调衰减单元+1个细调衰减模块，构建0～11.5dB的衰减范围，负载阻抗RL＝50Ω。各开关中，Vdd＝2V，Vcm＝1V，En/Enb为2V或0V，Vin、Vout的共模电压Vcm为1V，Vin、Vout的摆幅为300mV，MN1、MP1的常规工作电压为1V，阈值电压为200mV。

粗调衰减单元接收的输入信号为功率信号，需要阻抗匹配；输出为电压信号(不需要阻抗匹配)。其中，串联阻抗(所述第一电阻R1的阻抗Rs1a及所述第二电阻R2的阻抗Rs1b)为50Ω，并联阻抗(所述第三电阻R3与所述第三开关S3的阻抗Rp1a及所述第四电阻R4与所述第四开关S4的阻抗Rp1b)为100Ω。

细调衰减模块12针对0～5.5dB衰减档，令RLa＝RLb＝RL＝50Ω，其中，开关状态、所述第一串联阻抗单元121的等效阻抗R3sa及所述第一并联阻抗单元123的等效阻抗R3sp如下

表1所示，其中，开关状态0表示断开，1表示闭合。

衰减度	Rs3a	S3a<10:0>(11b)	Rp3a	S3na<10:0>(11b)
					0	0	11111111111	∞	00000000000
0.5	2.962686259	01111111111	893.8288032	10000000000
					1	6.100922715	00111111111	459.7740812	11000000000
1.5	9.425111372	00011111111	315.248855	11100000000
					2	12.94627059	00001111111	243.1058047	11110000000
2.5	16.67607161	00000111111	199.9154033	11111000000
					3	20.62687723	00000011111	171.2010898	11111100000
3.5	24.8117828	00000001111	150.7585799	11111110000
					4	29.24465962	00000000111	135.4856932	11111111000
4.5	33.94020091	00000000011	123.6589629	11111111100
					5	38.9139705	00000000001	114.2442796	11111111110
5.5	44.18245447	00000000000	106.5835472	11111111111

表1

作为示例，本实施例采用温度计码实现等效阻抗，根据所述第一串联阻抗单元121的等效阻抗R3sa及所述第一并联阻抗单元123的等效阻抗R3sp计算每个档位的阻值，得到下表2。注意在本示例中，所述第一串联阻抗单元121中独立电阻(所述第五电阻R5)的阻值为44.18Ω。

开关	对应开关连接的阻值	开关	对应开关连接的阻值
				S3a10	0	S3na10	893.8
S3a9	5.759642445	S3na9	946.7914894
				S3a8	17.29801825	S3na8	1002.892412
S3a7	34.65337254	S3na7	1062.317524
				S3a6	57.8832314	S3na6	1125.263794
S3a5	87.06459254	S3na5	1191.939866
				S3a4	122.2941805	S3na4	1262.566743
S3a3	163.6887675	S3na3	1337.378526
				S3a2	211.3855599	S3na2	1416.623185
S3a1	265.5426536	S3na1	1500.563386
				S3a0	326.3395578	S3na0	1589.477357

表2

当衰减逐渐增加时，S3na逐渐断开，串联的阻抗越来越大，并联的电阻越来越小，S3a逐渐闭合。例如，0dB衰减时，S3a<10:0>＝11111111111，S3na<10:0>＝00000000000；3.5dB衰减时，S3a<10:0>＝00000001111，S3na<10:0>＝111111110000。

所述第二串联阻抗单元122及所述第二并联阻抗单元124的开关状态、等效阻抗及各电阻阻值与表1、表2类似，在此不一一赘述。

应该指出的是，上述示例仅是一个特例，粗调衰减单元的数量可进一步增加，细调衰减模块的档位可进一步增加(例如从0.5dB变为0.25dB、0.125dB，对应地需要增加开关与电阻数量)，细调衰减器的范围也可进一步增加(例如从5.5dB增加到6.5dB，对应地需要增加开关与电阻数量)；细调衰减模块的开关电阻的实现方式可以是温度计码，也可以是二进制码，也可以是一元码；整体负载阻抗RL与细调衰减模块的第一负载的阻抗RLa、第二负载的阻抗RLb可以设置为其它阻抗，为了得到带宽与精度的折中，所述第一负载的阻抗RLa与所述第二负载的阻抗RLb也可设计稍大于RL。本领域技术人员可基于本发明记载的内容适应性修改得到适于实际应用需要的衰减器，在此不一一赘述。

本发明的高线性衰减器采用同时具有高耐压和低耐压的深阱CMOS器件的工艺实现，具体工艺步骤在此不一一赘述。

实施例二

如图3所示，本实施例提供一种高线性衰减器，与实施例一的不同之处在于，所述高线性衰减器1的所述粗调衰减模块11中包括两级级联的粗调衰减单元。

具体地，第一粗调衰减单元11a接收输入信号，第二粗调衰减单元11b连接于所述第一粗调衰减单元11a的输出端，所述细调衰减模块12连接于所述第二粗调衰减单元11b的输出端，依次级联。作为示例，所述第一粗调衰减单元11a与所述第二粗调衰减单元11b等效负载阻抗相等，均提供6dB的衰减。

所述第一粗调衰减单元11a与所述第二粗调衰减单元11b的结构及原理相同，粗调衰减单元及所述细调衰减模块12的结构及原理参见实施例一，在此不一一赘述。

本发明的高线性衰减器由粗调衰减器和细调衰减器构成，其中，细调衰减器具有高精度，粗调衰减器可采用多个级联的结构；具有精度高，易于扩展衰减范围的优点；本发明的高线性衰减器中开关晶体管的栅和体端串接电阻，减小了寄生电容；开关晶体管采用高压控制电压，提升了大摆幅输入下的线性度；开关与电阻串联，且开关更靠近共模端，从而减小了开关的非线性对衰减器的整体影响；具备高线性度、大带宽特征；本发明的高线性衰减器采用金属电阻，相对SOC工艺常用的poly电阻、扩散电阻具备更强的过电流能力；另外在衰减器输入端采用了高压的钳位电路(也即ESD保护电路，具备钳位作用)，输出端采用低压的钳位电路，使得衰减器理论上支持最大峰峰值为2倍薄栅器件的额定电压的差分信号输入；具有较大的功率耐受能力。

综上所述，本发明提供一种高线性衰减器，包括：粗调衰减模块、细调衰减模块、高压保护模块及低压保护模块；所述粗调衰减模块接收输入差分信号及共模电压，对所述输入差分信号进行衰减的粗调；所述粗调衰减模块包括至少一级粗调衰减单元，当所述粗调衰减模块包括两级及以上粗调衰减单元时各粗调衰减单元依次级联，各粗调衰减单元的等效负载阻抗均相等；所述细调衰减模块连接于所述粗调衰减模块的输出端，并接收所述共模电压，对所述粗调衰减模块输出的信号进行衰减的细调；所述高压保护模块连接于所述粗调衰减模块的输入端，所述低压保护模块连接于所述细调衰减模块的输出端；其中，所述粗调衰减模块及所述细调衰减模块包括高线性开关和电阻，基于开关的导通和关断实现衰减的调节，开关的工作状态包括高耐压的隔断状态和低导通电阻的导通状态；所述粗调衰减模块中的电阻为金属电阻。本发明的高线性衰减器具有精度高，易于扩展衰减范围、线性度高、带宽大、功率耐受能力强等优点。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种高线性衰减器，其特征在于，所述高线性衰减器包括：

所述细调衰减模块连接于所述粗调衰减模块的输出端，并接收所述共模电压，对所述粗调衰减模块输出的信号进行衰减的细调；所述细调衰减模块包括第一串联阻抗单元、第二串联阻抗单元、第一并联阻抗单元、第二并联阻抗单元、第一负载及第二负载；所述第一串联阻抗单元的一端连接所述粗调衰减模块的正相输出端，另一端输出正相输出信号；所述第二串联阻抗单元的一端连接所述粗调衰减模块的反相输出端，另一端输出反相输出信号；所述第一并联阻抗单元的一端连接所述粗调衰减模块的正相输出端，另一端连接所述共模电压；所述第二并联阻抗单元的一端连接所述粗调衰减模块的反相输出端，另一端连接所述共模电压；所述第一负载的一端连接所述正相输出信号，另一端连接端连接所述共模电压；所述第二负载的一端连接所述反相输出信号，另一端连接端连接所述共模电压；所述高压保护模块连接于所述粗调衰减模块的输入端，所述低压保护模块连接于所述细调衰减模块的输出端；

其中，所述粗调衰减模块及所述细调衰减模块包括高线性开关和电阻，基于开关的导通和关断实现衰减的调节，开关的工作状态包括高耐压的隔断状态和低导通电阻的导通状态；所述粗调衰减模块中的电阻为金属电阻。

2.根据权利要求1所述的高线性衰减器，其特征在于：所述高线性衰减器用于片上集成的射频前端电路，输入为功率传输，输入阻抗匹配，输出为电压传输。

3.根据权利要求1所述的高线性衰减器，其特征在于：所述粗调衰减单元包括第一电阻、第二电阻、第三电阻、第四电阻、第一开关、第二开关、第三开关及第四开关；

4.根据权利要求3所述的高线性衰减器，其特征在于：所述第一开关、第二开关、第三开关及第四开关均包括NMOS管及PMOS管，所述NMOS管的源端与所述PMOS管的漏端连接并作为开关输入端，所述NMOS管的漏端与所述PMOS管的源端连接并作为开关输出端，所述NMOS管及所述PMOS管的栅端连接分别连接一对相反的控制信号；当开关导通时，所述NMOS管及所述PMOS管的体端接至所述共模电压；当开关关闭时，所述NMOS管的体端连接至地，所述PMOS管的体端连接至电源电压。

5.根据权利要求4所述的高线性衰减器，其特征在于：所述NMOS管及所述PMOS管均为薄栅器件，所述共模电压为薄栅器件的额定工作电压，所述电源电压为薄栅器件的额定工作电压的两倍。

6.根据权利要求4所述的高线性衰减器，其特征在于：所述NMOS管及所述PMOS管的栅端及体端分别通过一电阻连接对应的信号。

7.根据权利要求1所述的高线性衰减器，其特征在于：所述第一串联阻抗单元及所述第二串联阻抗单元均包括多个并联的串联阻抗支路及第五电阻；各串联阻抗支路均包括串联的电阻及开关，各电阻的一端连接所述粗调衰减模块，另一端经由对应开关连接输出信号；所述第一串联阻抗单元及所述第二串联阻抗单元中开关采用温度计码或一元码控制。

8.根据权利要求7所述的高线性衰减器，其特征在于：所述第一并联阻抗单元及所述第二并联阻抗单元均包括多个并联的并联阻抗支路；各并联阻抗支路均包括串联的电阻及开关，各电阻的一端连接所述粗调衰减模块，另一端经由对应开关连接所述共模电压；所述第一并联阻抗单元及所述第二并联阻抗单元中开关采用温度计码或一元码控制；其中，所述第一串联阻抗单元与所述第一并联阻抗单元中的开关为互补开关，所述第二串联阻抗单元与所述第二并联阻抗单元中的开关为互补开关。

9.根据权利要求7～8任意一项所述的高线性衰减器，其特征在于：各开关包括NMOS管及PMOS管，所述NMOS管的源端与所述PMOS管的漏端连接并作为开关输入端，所述NMOS管的漏端与所述PMOS管的源端连接并作为开关输出端，所述NMOS管及所述PMOS管的栅端连接分别连接一对相反的控制信号；当开关导通时，所述NMOS管及所述PMOS管的体端接至所述共模电压；当开关关闭时，所述NMOS管的体端连接至地，所述PMOS管的体端连接至电源电压。

10.根据权利要求9所述的高线性衰减器，其特征在于：所述NMOS管及所述PMOS管均为薄栅器件，所述共模电压为薄栅器件的额定工作电压，所述电源电压为薄栅器件的额定工作电压的两倍。

11.根据权利要求9所述的高线性衰减器，其特征在于：所述NMOS管及所述PMOS管的栅端及体端分别通过一电阻连接对应的信号。

12.根据权利要求1所述的高线性衰减器，其特征在于：所述粗调衰减单元提供6dB衰减。

13.根据权利要求1所述的高线性衰减器，其特征在于：所述细调衰减模块的衰减范围至少为0～5.5dB，衰减步进为0.5dB。

14.根据权利要求1所述的高线性衰减器，其特征在于：所述高线性衰减器采用同时具有高耐压和低耐压的深阱CMOS器件的工艺实现。