CN103138683B - 放大器电路 - Google Patents

放大器电路 Download PDF

Info

Publication number
CN103138683B
CN103138683B CN201210360874.9A CN201210360874A CN103138683B CN 103138683 B CN103138683 B CN 103138683B CN 201210360874 A CN201210360874 A CN 201210360874A CN 103138683 B CN103138683 B CN 103138683B
Authority
CN
China
Prior art keywords
mos transistor
grid
input transistors
voltage limit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210360874.9A
Other languages
English (en)
Other versions
CN103138683A (zh
Inventor
村上忠正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103138683A publication Critical patent/CN103138683A/zh
Application granted granted Critical
Publication of CN103138683B publication Critical patent/CN103138683B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/108—A coil being added in the drain circuit of a FET amplifier stage, e.g. for noise reducing purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/426—Indexing scheme relating to amplifiers the amplifier comprising circuitry for protection against overload
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/444—Diode used as protection means in an amplifier, e.g. as a limiter or as a switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/492—A coil being added in the source circuit of a transistor amplifier stage as degenerating element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/555—A voltage generating circuit being realised for biasing different circuit elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种放大器电路。根据本发明的实施方式可以将过输入信号限制在可调节的上限电压和下限电压之间的范围内，而同时抑制噪声指数的劣化。放大器电路包括输入晶体管；电阻元件，具有连接至输入晶体管的栅极的第一端子和连接至偏压的第二端子；以及保护电路，连接至输入晶体管的栅极并将向输入晶体管的栅极的输入限制在基于偏压可调节的上限电压和下限电压之间的范围内。

Description

放大器电路
相关申请的交叉参考
本申请要求2011年11月22日在日本专利局提交的日本专利申请第2011-255207号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种放大器电路。
背景技术
在诸如移动电话或无线数字通信设备的无线通信系统中，在接收侧上设置用来放大接收的信号的放大器电路。放大器电路的实例例如可以包括低噪声放大器（LNA）。LNA是一种通过尽可能多地降低电路中生成的噪声来放大信号的放大器电路，且是一种设置在无线接收电路前端上的重要的电路。
如上所述，随着廉价的LNA的需求的日益增加，LNA已由互补金属氧化物半导体（CMOS）来形成。
此外，鉴于发射器临近接收器的情况存在，可以生成输入到LNA中到过输入信号（over-inputsignal）。然而，LNA中的输入晶体管的栅氧化膜可能会被该过输入信号劣化或损坏。因此，解决过输入信号是很重要的。过输入信号的防范措施的一个实例包括在LNA的输入中采用耐高压的MOS晶体管的方法。此外，专利文件1公开了一种用于增强抗浪涌电压的阻抗的保护电路，该保护电路的互补二极管是通过反相并联二极管连接MOS晶体管（diode-connectedMOStransistor）形成的。
然而，在LNA的输入上采用耐高压MOS晶体管的方法可能会增加MOS晶体管的栅极长度和氧化膜厚度。为此，MOS晶体管的截止频率可能会劣化，结果，LNA的重要特性，噪声指数（NF），可能会劣化。此外，在专利文件1公开的保护电路中，互补二极管的一端接地（GND），从而无法提供调节输入的上限电压或下限电压的功能。
[相关领域文献]
[专利文献1]日本专利特许公开第2003-243512号。
发明内容
本发明的一个方面提供了一种能够将过输入信号限制到可调的上限电压和下限电压之间的范围内而同时抑制噪声指数劣化的新型改进的放大器电路。
根据本发明的一个方面，提供了一种放大器电路，包括：输入晶体管；电阻元件，具有连接至输入晶体管栅极的第一端子和连接至偏压的第二端子；以及保护电路，连接至输入晶体管的栅极并将向输入晶体管栅极的输入限制在基于偏压可调节的上限电压和下限电压之间的范围内。根据上述配置，通过调节上限电压和下限电压，可适当地保护输入晶体管免于过输入信号。
保护电路可包括：第一MOS晶体管，为二极管连接的；以及第二MOS晶体管，与第一MOS晶体管并联设置，且相对于第一MOS晶体管在相反的方向上连接二极管。根据上述配置，当输入大于上限电压时，电压传导通过第一MOS晶体管或第二MOS晶体管，从而将输入限制在上限电压和下限电压之间的范围内。
第一MOS晶体管的源极和第二MOS晶体管的漏极可连接至可变偏压。根据上述配置，第一MOS晶体管和第二MOS晶体管的阈值电压可以根据可变偏压的变化而变化，因此可以适当调节基于第一MOS晶体管和第二MOS晶体管的阈值电压的上限电压和下限电压。
第一MOS晶体管的源极和第二MOS晶体管的漏极可连接至偏压，且第一MOS晶体管的本体端和第二MOS晶体管的本体端可连接至可变偏压。根据上述配置，第一MOS晶体管和第二MOS晶体管的阈值电压可根据可变偏压的变化而变化，因此，可以适当调节基于第一MOS晶体管和第二MOS晶体管的阈值电压的上限电压和下限电压。
保护电路还包括：第一MOS晶体管组，包含多个串联的MOS晶体管，各MOS晶体管在相同的方向上连接二极管；第二MOS晶体管组，与第一MOS晶体管组并联设置，并包含多个串联设置的MOS晶体管，各MOS晶体管相对于包含在第一MOS晶体管组内的MOS晶体管在相反的方向上连接二极管；以及连接控制单元，控制包含在第一MOS晶体管组和第二MOS晶体管组的各MOS晶体管的源极和漏极的短路。根据上述配置，可以通过控制包含在第一MOS晶体管组和第二MOS晶体管组中的各MOS晶体管的源极和漏极的短路来调节上限电压和下限电压，从而可以适当地保护输入晶体管免于过输入信号。
保护电路还包括：第一源极跟随电路，包含漏极连接至预定电压的第三晶体管；以及第二源极跟随电路，包含漏极连接至预定电压的第四晶体管，其中，第三MOS晶体管的漏极连接至第一MOS晶体管的栅极，第四MOS晶体管的漏极连接至第二MOS晶体管的栅极，第三MOS晶体管和第四MOS晶体管的栅极连接至可变偏压。根据上述配置，可以通过连接至第一源极跟随电路和第二源极跟随电路的可变偏压来调节上限电压和下限电压，从而可以适当保护输入晶体管免于过输入信号。
附图说明
根据以下参考附图的详细说明，本发明的上述和其他方面、特征以及其他优点将变得更加清楚，其中：
图1是示出了根据本发明实施方式的无线通信设备的配置实例的示图；
图2是示出了根据比较实例的低噪声放大器（LNA）的配置图；
图3是示出了根据本发明第一实施方式的LNA的电路配置的示图；
图4是示出了根据本发明第一实施方式的LNA的操作的示图；
图5是示出了根据本发明第二实施方式的LNA的电路配置的示图；
图6是示出了根据本发明第二实施方式的LNA的操作的示图；
图7是示出了根据本发明第三实施方式的LNA的电路配置的示图；
图8是示出了根据本发明第三实施方式的LNA的操作的示图；
图9是示出了根据本发明第四实施方式的LNA的电路配置的示图；
图10是示出了根据本发明第四实施方式的LNA的操作的示图；
图11是示出了根据本发明第五实施方式的LNA的电路配置的示图；
图12是示出了根据本发明第五实施方式的LNA的操作的示图。
具体实施方式
下文将参考附图详细描述本发明的实施方式。同时，本发明的说明书和附图中具有几乎相同功能构造的部件由相同参考号表示，本文将省略相关说明。
此外，本发明的实施方式涉及一种用于无线通信设备的接收电路的低噪声放大器（LNA）。在下文中，描述了无线通信设备的接收电路的配置，然后顺序地详细描述了LNA的第一至第五实施方式。
<1.无线通信设备的配置实例>
图1是示出了根据本发明实施方式的无线通信设备10的配置的实例图。如图1所示，根据本发明实施方式的无线通信设备10可包括天线11、传输线12、阻抗匹配电路13、LNA14、混频器15、本地振荡器16、滤波器17、放大器18、AD转换器19以及数字解调器20。
天线11被设置为用来传输和接收无线电波。在本实施方式中，无线通信设备10传输和接收GHz频带的高频信号，具体地，5GHz频带的高频信号。由天线11接收到的高频信号通过传输线12传输至阻抗匹配电路13。
阻抗匹配电路13是执行阻抗匹配的电路，其中，反射回传输线12的高频信号为最小量。由天线11接收的高频信号通过传输线12传输至阻抗匹配电路13，然后传输至LNA14。
LNA14将从阻抗匹配电路13传输的高频信号放大。如上所述，LNA14是一种用于通过尽可能多地降低在电路中产生的噪声来放大信号的放大器电路。此外，在本实施方式中，LNA14可以被实现为CMOS。由LNA14放大的高频信号被传输至混频器15。
混频器15将来自本地振荡器16的高频信号输出乘以由LNA14放大的高频信号。混频器15将本地振荡器16输出的高频信号乘以由LNA14放大的高频信号，从而将GHz频带的高频信号转换为MHz频带的信号。混频器15将MHz频带的信号输出至滤波器17。
本地振荡器16输出具有预定频率的高频信号。从本地振荡器16输出的高频信号被传输至混频器15。如上所述，混频器15将本地振荡器16输出的高频信号输出乘以由LNA14放大的高频信号，从而将GHz频带的高频信号转换为MHz频带的信号。
滤波器17只允许从混频器15输出的信号中具有预定频率的信号通过。通过滤波器17的信号被传输至放大器18。放大器18放大通过滤波器17的信号。由放大器18放大的信号被传输至AD转换器19。
AD转换器19将从放大器18传输的模拟形式的信号转换成数字信号。由AD转换器19转换的数字信号被传输至数字解调器20。数字解调器20解调由AD转换器19转换的数字信号。数字解调器20解调数字信号以便接收到的高频信号的内容能被无线通信设备10理解。
（背景）
参考图1描述了根据本发明实施方式的无线通信设备10的配置实例。如上所述，由于无线通信设备可能被设置为临近发射器，输入至LNA的过输入信号可能会出现。然而，LNA中输入晶体管的栅氧化膜可能会被该过输入信号劣化或损坏。因此，解决过输入信号问题是很重要的。
过输入信号的解决对策的实例可以包括在至LNA的输入中采用耐高压MOS晶体管的方法。但在至LNA的输入中采用耐高压MOS晶体管的方法可能会增加MOS晶体管的栅极长度和氧化膜厚度。为此，MOS晶体管的截止频率可能会被劣化，结果，LNA的重要特性，噪声指数（NF），可能会被劣化。
此外，提出了一种通过在LNA的输入晶体管的前面设置保护电路来增强抗浪涌电压能力的方法。下文中，将参考图2对此作更为详细的描述。
图2是示出了根据比较实例的LNA的配置的示图。如图2所示，根据比较实例的LNA可包括输入端子71、源极连接至接地电压而漏极连接至电源电压的输入晶体管73以及二极管连接的NMOS晶体管721和722形成的保护电路72。在这种配置中，NMOS晶体管721和722为反向并联的互补二极管，各NMOS晶体管的一个端子连接至接地电压而另一端连接至输入端子71和输入晶体管73的栅极。
在如上所述的根据比较实例的LNA中，当向输入端子71输入正浪涌电压时，电压被传导通过NMOS晶体管721，而当向输入端子71输入负浪涌电压时，电压被传导通过NMOS晶体管722。为此，可以保护输入晶体管73而同时抑制施加至输入晶体管73栅极的电压。
然而，根据上述比较实例的LNA中的保护电路72并未解决过输入信号的问题且也没有限制输入的控制功能。
因此，鉴于上述情况做出了本实施方式。根据本发明各实施方式的LNA14防止过输入信号而同时抑制噪声指数的劣化。此外，根据本发明第二至第五实施方式，通过调节限制输入信号电平的上限电压和下限电压，可以更适当地保护放大器电路。如上所述，以下将详细说明本发明的各实施方式。
<2.第一实施方式>
（根据第一实施方式的LNA配置）
图3是示出了根据本发明第一实施方式的LNA14-1的电路配置的示图。如图3所示，根据本发明第一实施方式的LNA14-1可包括：输入端子101、电感器102、保护电路103-1、电阻元件104、放大器电路105以及输出端子106。
放大器电路105可包括电感器111、电容器112、MOS晶体管113、输入晶体管114以及电感器115。此外，保护电路103-1可包括MOS晶体管121以及MOS晶体管122。
输入端子101是从阻抗匹配电路13传输的高频信号到达的端子。输入端子101通过电感器102连接至包含在放大器电路105中的输入晶体管114的栅极。
放大器电路105放大由输入端子101接收的高频信号并将放大的高频信号输出至输出端子106。如图3所示，输入晶体管114的漏极通过MOS晶体管113和电感器111连接至电源电压VDD，栅极连接至输入端子101而源极连接至电感器115的一个端子。同时，当LNA14-1无需操作时，例如，当不执行接收等时，MOS晶体管113为用于截断电源电压VDD和输入晶体管114之间的连接的开关。
保护电路103-1为防止大信号输入至放大器电路105的电路，且可以与电阻元件104并联设置在放大器电路105和电感器102之间。
此外，组成保护电路103-1的MOS晶体管121和MOS晶体管122并联设置且二极管在相反方向上连接。具体地，MOS晶体管121的漏极和栅极连接至输入晶体管114的栅极，其源极则连接至偏压。同时，在相对于MOS晶体管121设置在相反方向上的MOS晶体管122中，MOS晶体管122的源极连接至输入晶体管114的栅极，其漏极和栅极则连接至偏压。
（根据第一实施方式的LNA的操作）
以上描述了根据本发明第一实施方式的LNA14-1的配置。接下来，将描述根据本发明第一实施方式的LNA14-1的操作。
当大于上限电压（偏压+MOS晶体管121的阈值电压Vth）的信号被输入至输入端子101时，电压传导通过MOS晶体管121，从而信号值被限制为上限电压。同样地，当小于下限电压（偏压-MOS晶体管122的阈值电压Vth）的信号被输入至输入端子101时，电压传导通过MOS晶体管122，从而信号值被限制为下限电压。
为此，如图4所示，在输入低幅值信号的情况下，MOS晶体管121和MOS晶体管122并不运行，因此，输入信号保持原样地输入至放大器电路105。同时，在输入高幅值信号的情况下，通过比偏压高出与阈值电压Vth等量的上限电压和比偏压低出与阈值电压Vth等量的下限电压施加限制，从而输入至放大器电路105的电压的幅值受到限制。
（第一实施方式的效果）
如上所述，根据本发明第一实施方式，通过采用了MOS二极管的简单的保护电路103-1，基于偏压，可以保护输入晶体管114免于过输入信号。
<3.第二实施方式>
（根据第二实施方式的LNA配置）
图5是示出了根据本发明第二实施方式的LNA14-2的电路配置的示图。如图5所示，根据本发明第二实施方式的LNA14-2包括：输入端子101、电感器102、保护电路103-2、电阻元件104、放大器电路105以及输出端子106。除保护电路103-2之外，其他部件与本发明第一实施方式中的一样，因而此处省略了对此的详细描述。
与根据本发明第一实施方式的保护电路103-1类似，保护电路103-2为防止将大信号输入至放大器电路105的电路，且与电阻元件104并联设置在放大器电路105和电感器102之间。
此外，保护电路103-2包括并联设置且二极管在相反方向上连接的MOS晶体管121和MOS晶体管122。具体地，MOS晶体管121的漏极和栅极连接至输入晶体管114的栅极，MOS晶体管122的源极连接至输入晶体管114的栅极。
这里，与本发明第一实施方式不同的是，MOS晶体管121和MOS晶体管122各有一端连接至可变偏压。例如，如图5所示，可变偏压1连接至MOS晶体管121的源极，而可变偏压2连接至MOS晶体管121的漏极和栅极。
（根据第二实施方式的LNA的操作）
以上描述了根据本发明第二实施方式的LNA14-2的配置。接下来，将描述根据本发明第二实施方式的LNA14-2的操作。
当将大于上限电压（可变偏压1+MOS晶体管121的阈值电压Vth）的信号输入至输入端子101时，电压传导通过MOS晶体管121，从而将信号值限制为上限电压。同样地，当将小于下限电压（可变偏压2-MOS晶体管122的阈值电压Vth）的信号输入至输入端子101时，电压传导通过MOS晶体管122，从而将信号值限制为下限电压。
为此，如图6所示，在输入具有低幅值信号的情况下，MOS晶体管121和MOS晶体管122并不运行，因此输入信号保持原样地输入至放大器电路105。同时，当输入具有高幅值的信号时，通过比可变偏压1高出与阈值电压Vth等量的上限电压和比可变偏压2低出与阈值电压Vth等量的下限电压施加限制，从而输入值放大器电路105的电压的幅值受到限制。
（第二实施方式的效果）
如上所述，根据本发明的第二实施方式，由于MOS晶体管121和MOS晶体管122连接至可变偏压，通过改变可变偏压以调节上限电压和下限电压，可以更合适地保护输入晶体管114免于过输入信号。
<4.第三实施方式>
（根据第三实施方式的LNA的配置）
图7是示出了根据本发明第三实施方式的LNA14-3的电路配置的示图。如图7所示，根据本发明第三实施方式的LNA14-3包括：输入端子101、电感器102、保护电路103-3、电阻元件104、放大器电路105以及输出端子106。除保护电路103-3之外，其他部件与本发明第一实施方式中的一样，因而此处省略了对此的详细描述。
保护电路103-3为防止大信号输入至放大器电路105的电路，且可与电阻元件104并联设置在放大器电路105和电感器102之间。
此外，组成保护电路103-3的MOS晶体管121和MOS晶体管122并联设置且二极管在相反的方向上连接。具体地，MOS晶体管121的漏极和栅极连接至输入晶体管114的栅极，其源极则连接至偏压。同时，在相对于MOS晶体管121设置在相反方向上的MOS晶体管122中，MOS晶体管122的源极连接至输入晶体管114的栅极，其漏极和栅极则连接至偏压。
此外，在本发明的第三实施方式中，可变电压连接至MOS晶体管121和MOS晶体管122的本体端。例如，如图7所示，可变偏压3连接至MOS晶体管121的本体端，可变偏压4则连接至MOS晶体管122的本体端。
（根据第三实施方式的LNA的操作）
以上描述了根据本发明第三实施方式的LNA14-3的配置。接下来，将描述根据本发明第三实施方式的LNA14-3的操作。
MOS晶体管121和MOS晶体管122的阈值电压Vth通过施加至MOS晶体管121和MOS晶体管122的本体端的电压而改变。为此，在本发明的第三实施方式中，通过将由可变偏压3引起的MOS晶体管121的阈值电压的变量V1、MOS晶体管121的原始阈值电压Vth以及偏压相加而得到的值可以是上限电压。同样地，通过从偏压中减去由可变偏压4引起的MOS晶体管122的阈值电压的变量△V2以及MOS晶体管121的原始阈值电压Vth而得到的值可以是下限电压。
当输入大于上限电压（偏压+Vth+△V1）的信号时，电压传导通过MOS晶体管121，从而将信号值限制为上限电压。同样地，当向输入端子101输入的小于下限电压（偏压-Vth-△V2）的信号时，电压传导通过MOS晶体管122，从而将信号值限制为下限电压。
为此，如图8所示，在输入具有低幅值的信号时，MOS晶体管121和MOS晶体管122并不运行，因此输入信号保持原样地输入至放大器电路105。同时，在输入具有高幅值的信号的情况下，通过上限电压和下限电压施加限制，从而输入至放大器电路105的电压的幅值受到限制。
（第三实施方式的效果）
如上所述，根据本发明的第三实施方式，由于MOS晶体管121和MOS晶体管122的本体端连接至可变偏压，所以通过改变可变偏压以调节上限电压和下限电压，可以更合适地保护输入晶体管114免于过输入信号。
<5.第四实施方式>
（根据第四实施方式的LNA的配置）
图9是示出了根据本发明第四实施方式的LNA14-4的电路配置的示图。如图9所示，根据本发明第四实施方式的LNA14-4包括：输入端子101、电感器102、保护电路103-4、电阻元件104、放大器电路105以及输出端子106。除保护电路103-4之外，其他部件与本发明第一实施方式中的一样，因而此处省略了对此的详细描述。
保护电路103-4为防止大信号输入至放大器电路105的电路，且可与电阻元件104并联设置在放大器电路105和电感器102之间。
具体地，保护电路103-4可包括第一MOS晶体管组130、与第一MOS晶体管组130并联设置的第二MOS晶体管组140、开关晶体管151至153、开关晶体管161至163以及连接控制单元170。
第一MOS晶体管组130包括多个串联设置的MOS晶体管131至133，且各MOS晶体管131至133二极管在相同的方向上连接。同时，图9示出了MOS晶体管131至133组成第一MOS晶体管组130的实例，但并不具体限制组成第一MOS晶体管组130的MOS晶体管的数量。另外，MOS晶体管131至133的阈值特性可以相同或不同。
第二MOS晶体管组140包括多个串联设置的MOS晶体管141至143，各MOS晶体管141至143相对于MOS晶体管131至133二极管在相反的方向上连接。同时，图9示出了三个MOS晶体管141至143组成第二MOS晶体管组140的实例，但并不具体限制组成第二MOS晶体管组140的MOS晶体管的数量。另外，MOS晶体管141至143的阈值特性可以相同或不同。
开关晶体管151至153可根据由连接控制单元170执行的控制将相应的MOS晶体管131至133的源极和漏极短路。例如，当控制电压通过连接控制单元170施加至开关晶体管151的栅极时，电压传导通过开关晶体管151，MOS晶体管131的源极和漏极被短路。
同样地，开关晶体管161至163可根据由连接控制单元170执行的控制将相应的MOS晶体管141至143的源极和漏极短路。例如，当控制电压通过连接控制单元170施加至开关晶体管161的栅极时，电压传导通过开关晶体管161，MOS晶体管141的源极和漏极被短路。
连接控制单元170通过向开关晶体管151至153和开关晶体管161至163的栅极施加控制电压，来控制组成第一MOS晶体管组130和第二MOS晶体管组140的各MOS晶体管的源极和漏极的短路。
（根据第四实施方式的LNA的操作）
以上描述了根据本发明第四实施方式的LNA14-4的配置。接下来，将描述根据本发明第四实施方式的LNA14-4的操作。
在本发明的第四实施方式中，通过将第一MOS晶体管组130中源极和漏极未被短路的MOS晶体管的阈值电压之和加上偏压而得到的值可以为上限电压。即，当假设源极和漏极未被短路的MOS晶体管的数量为N1，且各MOS晶体管的阈值电压Vth相同时，上限电压表示为（偏压+N1*Vth）。
此外，通过从偏压减去第二MOS晶体管组140中源极和漏极未被短路的MOS晶体管的阈值电压之和而得到的值可以为下限电压。即，当假设源极和漏极未被短路的MOS晶体管的数量为N2，且各MOS晶体管的阈值电压Vth相同时，下限电压表示为（偏压-N2*Vth）。
当输入大于上限电压（偏压+N1*Vth）的信号时，电压传导通过第一MOS晶体管组130中源极和漏极未被短路的MOS晶体管，从而将信号值限制为上限电压。同样地，当向输入端子101输入小于下限电压（偏压-N2*Vth）的信号时，电压传导通过第二MOS晶体管组140中源极和漏极未被短路的MOS晶体管，从而将信号值限制为下限电压。
为此，如图10所示，当输入具有低幅值的信号时，第一MOS晶体管组130和第二MOS晶体管组140并不运行，因此输入信号保持原样地输入至放大器电路105。同时，当输入具有高幅值的信号时，通过上限电压和下限电压施加限制，从而输入至放大器电路105的电压的幅值受到限制。
（第四实施方式的效果）
如上所述，根据本发明的第四实施方式，可以通过控制各MOS晶体管的源极和漏极的短路来调节上限电压和下限电压，从而，可适当地保护输入晶体管114免于过输入信号。
此外，当第一MOS晶体管组130由具有不同阈值电压的MOS晶体管组成时，可以通过组合源极和漏极未被短路的MOS晶体管来设置多个上限电压。同样地，当第二MOS晶体管组140由具有不同阈值电压的MOS晶体管组成时，可以通过组合源极和漏极未被短路的MOS晶体管设置多个下限电压。
<6.第五实施方式>
（根据第五实施方式的LNA的配置）
图11是示出了根据本发明第五实施方式的LNA14-5的电路配置的示图。如图11所示，根据本发明第五实施方式的LNA14-5包括：输入端子101、电感器102、保护电路103-5、电阻元件104、放大器电路105以及输出端子106。除保护电路103-5之外，其他部件与本发明第一实施方式中的一样，因而此处省略了对此的详细描述。
保护电路103-5是用于防止大信号输入至放大器电路105的电路，且可与电阻元件104并联设置在放大器电路105和电感器102之间。具体地，保护电路103-5可包括MOS晶体管121、MOS晶体管122、源极跟随电路1以及源极跟随电路2。
MOS晶体管121的漏极连接至输入晶体管114的栅极，而其源极连接至偏压。此外，MOS晶体管122的源极连接至输入晶体管114的栅极，而其漏极连接至偏压。
源极跟随电路1可包括MOS晶体管123（第三晶体管）和MOS晶体管124。MOS晶体管124的栅极连接至MOS晶体管121的漏极，漏极连接至电源电压VDD，而源极连接至MOS晶体管123。同时，MOS晶体管123的漏极连接至MOS晶体管121的栅极，而栅极则连接至可变偏压5。
此外，源极跟随电路2可包括MOS晶体管125（第四晶体管）和MOS晶体管126。MOS晶体管126的栅极连接至MOS晶体管122的漏极，漏极连接至电源电压VDD，而源极则连接至MOS晶体管125。同时，MOS晶体管125的漏极连接至MOS晶体管122的栅极，而栅极则连接至可变偏压6。
（根据第五实施方式的LNA的操作）
以上描述了根据本发明第五实施方式的LNA14-5的配置。接下来，将描述根据本发明第五实施方式的LNA14-5的操作。
在本发明的第五实施方式中，偏压、MOS晶体管121的阈值电压以及ΔV3之和可以为上限电压。这里，ΔV3为由源极跟随电路1生成并由可变电压5调节的输入和输出电压之间的电压变量。此外，通过从偏压减去MOS晶体管122的阈值电压Vth以及ΔV4而得到的值可以为下限电压。这里，ΔV4为由源极跟随电路2生成并由可变偏压6调节的输入和输出电压之间的电压变量。
为此，如图12所示，在输入具有低幅值的信号的情况下，MOS晶体管121和MOS晶体管122并不运行，因此输入信号保持原样地输入至放大器电路105。同时，在输入具有高幅值的信号的情况下，通过上限电压和下限电压施加限制，从而输入至放大器电路105的电压的幅值受到限制。
（第五实施方式的效果）
如上所述，根据本发明的第五实施方式，上限电压和下限电压可以通过连接至源极跟随电路的可变偏压调节，从而可以适当地保护输入晶体管114免于过输入信号。
<7.结论>
如上所述，根据本发明各实施方式的LNA14-1至LNA14-5可以适当地保护放大器电路免于过输入信号而同时抑制噪声指数的劣化。此外，根据本发明第二至第五实施方式，可以通过调节限制输入信号的上限电压和下限电压来更适当地保护LNA14-1至LNA14-5的输入晶体管114。
如上所述，根据本发明的实施方式能够将过输入信号限制在可调节的上限电压和下限电压的范围内，而同时抑制噪声指数的劣化。
同时，尽管参考附图详述了本发明的最佳实施方式，但本发明并不限于上述实施方式。显而易见，在权利要求所描述的本发明的技术范围内，本发明所属领域的普通技术人员可得到各种变形和修改，因此，应理解的是，这些修改和变形包含在本发明的技术范围内。

Claims (4)

1.一种放大器电路，包括：
输入晶体管；
电阻元件，具有连接至所述输入晶体管的栅极的第一端子和连接至偏压的第二端子；以及
保护电路，连接至所述输入晶体管的栅极并将对所述输入晶体管的栅极的输入限制在基于所述偏压可调节的上限电压和下限电压之间的范围内，其中，所述保护电路包括：
第一MOS晶体管，为二极管连接的；以及
第二MOS晶体管，与所述第一MOS晶体管并联，并且相对于所述第一MOS晶体管在相反的方向上连接二极管，
所述第一MOS晶体管的源极和所述第二MOS晶体管的漏极连接至可变偏压。
2.一种放大器电路，包括：
输入晶体管；
电阻元件，具有连接至所述输入晶体管的栅极的第一端子和连接至偏压的第二端子；以及
保护电路，连接至所述输入晶体管的栅极并将对所述输入晶体管的栅极的输入限制在基于所述偏压可调节的上限电压和下限电压之间的范围内，其中，所述保护电路包括：
第一MOS晶体管，为二极管连接的；以及
第二MOS晶体管，与所述第一MOS晶体管并联，并且相对于所述第一MOS晶体管在相反的方向上连接二极管，
其中，所述第一MOS晶体管的源极和所述第二MOS晶体管的漏极连接至偏压；以及
所述第一MOS晶体管的本体端和所述第二MOS晶体管的本体端连接至可变偏压。
3.一种放大器电路，包括：
输入晶体管；
电阻元件，具有连接至所述输入晶体管的栅极的第一端子和连接至偏压的第二端子；以及
保护电路，连接至所述输入晶体管的栅极并将对所述输入晶体管的栅极的输入限制在基于所述偏压可调节的上限电压和下限电压之间的范围内，
其中，所述保护电路包括：
第一MOS晶体管组，包括多个串联的MOS晶体管，各MOS晶体管在相同的方向上连接二极管；
第二MOS晶体管组，与所述第一MOS晶体管组并联设置，并包含多个串联设置的MOS晶体管，各MOS晶体管相对于包含在所述第一MOS晶体管组内的MOS晶体管在相反的方向上连接二极管；以及
连接控制单元，控制包含在所述第一MOS晶体管组和所述第二MOS晶体管组中的各MOS晶体管的源极和漏极的短路。
4.一种放大器电路，包括：
输入晶体管；
电阻元件，具有连接至所述输入晶体管的栅极的第一端子和连接至偏压的第二端子；以及
保护电路，连接至所述输入晶体管的栅极并将对所述输入晶体管的栅极的输入限制在基于所述偏压可调节的上限电压和下限电压之间的范围内，其中，所述保护电路还包括：
第一MOS晶体管，漏极连接到输入晶体管的栅极，而其源极连接至偏压；以及
第二MOS晶体管，源极连接到输入晶体管的栅极，而其漏极连接至偏压；
第一源极跟随电路，包括漏极连接至预定电压的第三MOS晶体管；以及
第二源极跟随电路，包括漏极连接至预定电压的第四MOS晶体管，
其中，所述第三MOS晶体管的漏极连接至所述第一MOS晶体管的栅极，
所述第四MOS晶体管的漏极连接至所述第二MOS晶体管的栅极，以及
所述第三MOS晶体管和所述第四MOS晶体管的栅极连接至可变偏压。
CN201210360874.9A 2011-11-22 2012-09-21 放大器电路 Active CN103138683B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-255207 2011-11-22
JP2011255207A JP5530418B2 (ja) 2011-11-22 2011-11-22 増幅回路

Publications (2)

Publication Number Publication Date
CN103138683A CN103138683A (zh) 2013-06-05
CN103138683B true CN103138683B (zh) 2016-01-20

Family

ID=48426200

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210360874.9A Active CN103138683B (zh) 2011-11-22 2012-09-21 放大器电路

Country Status (4)

Country Link
US (2) US8994454B2 (zh)
JP (1) JP5530418B2 (zh)
KR (1) KR101503972B1 (zh)
CN (1) CN103138683B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5530418B2 (ja) * 2011-11-22 2014-06-25 サムソン エレクトロ−メカニックス カンパニーリミテッド． 増幅回路
KR101338711B1 (ko) * 2012-06-04 2013-12-06 숭실대학교산학협력단 전류원을 이용한 전력 증폭 장치
US9882553B2 (en) 2015-12-18 2018-01-30 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and circuit protecting method
US10084448B2 (en) * 2016-06-08 2018-09-25 Eridan Communications, Inc. Driver interface methods and apparatus for switch-mode power converters, switch-mode power amplifiers, and other switch-based circuits
US10191526B2 (en) * 2016-11-08 2019-01-29 Qualcomm Incorporated Apparatus and method for transmitting data signal based on different supply voltages
US10263577B2 (en) * 2016-12-09 2019-04-16 Advanced Energy Industries, Inc. Gate drive circuit and method of operating the same
CN106877827A (zh) * 2017-01-06 2017-06-20 力同科技股份有限公司 一种用于氮化镓功率放大器的保护电路
CN110731048B (zh) * 2017-12-04 2023-03-24 阿塞尔桑电子工业及贸易股份公司 有源限制系统
CN112042115B (zh) 2018-04-26 2024-04-30 株式会社村田制作所 放大电路
TWI664808B (zh) * 2018-11-20 2019-07-01 立積電子股份有限公司 放大裝置
US11387799B2 (en) * 2019-10-29 2022-07-12 Skyworks Solutions, Inc. Reducing dynamic error vector magnitude in cascode amplifiers
CN111654250A (zh) * 2020-06-10 2020-09-11 河源广工大协同创新研究院 一种应用于射频前端接收机的毫米波自适应限幅器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438706A (zh) * 2002-02-14 2003-08-27 株式会社日立制作所 静电泄放保护电路
US7663851B2 (en) * 2005-05-25 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Tie-off circuit with ESD protection features
CN102045028A (zh) * 2011-01-04 2011-05-04 东南大学 一种增益可调低噪声放大器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4527213A (en) * 1981-11-27 1985-07-02 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor integrated circuit device with circuits for protecting an input section against an external surge
JPH0616567B2 (ja) * 1989-06-16 1994-03-02 株式会社宇宙通信基礎技術研究所 高効率増幅器
US5528189A (en) * 1993-12-21 1996-06-18 Texas Instruments Incorporated Noise performance of amplifiers
JPH10261925A (ja) * 1997-03-17 1998-09-29 Toshiba Corp 高周波増幅器
JPH11312930A (ja) * 1998-04-28 1999-11-09 New Japan Radio Co Ltd 差動増幅器
US6313705B1 (en) * 1999-12-20 2001-11-06 Rf Micro Devices, Inc. Bias network for high efficiency RF linear power amplifier
JP3767553B2 (ja) 2002-12-26 2006-04-19 株式会社三洋物産 画像表示装置
US7202749B2 (en) * 2004-09-27 2007-04-10 Broadcom Corporation AC coupling technique for improved noise performance and simple biasing
CN101536307A (zh) * 2006-10-31 2009-09-16 松下电器产业株式会社 放大设备
JP5051105B2 (ja) * 2008-11-21 2012-10-17 三菱電機株式会社 リファレンス電圧発生回路及びバイアス回路
US7714658B1 (en) * 2008-11-24 2010-05-11 Linear Technology Corporation Method and system for variable-gain amplifier
JP5530418B2 (ja) * 2011-11-22 2014-06-25 サムソン エレクトロ−メカニックス カンパニーリミテッド． 増幅回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1438706A (zh) * 2002-02-14 2003-08-27 株式会社日立制作所 静电泄放保护电路
US7663851B2 (en) * 2005-05-25 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Tie-off circuit with ESD protection features
CN102045028A (zh) * 2011-01-04 2011-05-04 东南大学 一种增益可调低噪声放大器

Also Published As

Publication number Publication date
CN103138683A (zh) 2013-06-05
KR20130056806A (ko) 2013-05-30
JP5530418B2 (ja) 2014-06-25
US20130127544A1 (en) 2013-05-23
JP2013110645A (ja) 2013-06-06
US20150194937A1 (en) 2015-07-09
US8994454B2 (en) 2015-03-31
KR101503972B1 (ko) 2015-03-18

Similar Documents

Publication Publication Date Title
CN103138683B (zh) 放大器电路
US9680463B2 (en) System and method for a radio frequency switch
US9712158B1 (en) Apparatus and methods for biasing radio frequency switches
US7688158B2 (en) Digitally tuned, integrated baluns with enhanced linearity for multi-band radio applications
US9240770B2 (en) Harmonic cancellation circuit for an RF switch branch
US8400205B2 (en) Apparatus and method for linearizing field effect transistors in the OHMIC region
EP3002876B1 (en) Apparatus and methods for biasing radio frequency switches
US9281802B2 (en) System and method for a switchable capacitance
CN110661497B (zh) 高频放大电路以及半导体装置
US8442465B2 (en) Switched capacitor detuner for low noise amplification circuit having bypass path
US11349469B2 (en) High power radio frequency switches with low leakage current and low insertion loss
CN103138746A (zh) Cmos 集成电路和放大电路
CN109510641B (zh) 高频电路、高频前端电路以及通信装置
US10469121B2 (en) Non-linear shunt circuit for third order harmonic reduction in RF switches
KR101503974B1 (ko) 증폭회로 및 무선통신장치
US9143185B2 (en) Transmit-receive switching circuit and wireless device
US20200220503A1 (en) Low noise amplifier and semiconductor device
van Liempd et al. A 0.7–1.15 GHz complementary common-gate LNA in 0.18 μm SOI CMOS with+ 15dBm IIP3 and> 1kV HBM ESD protection
CN110661494A (zh) 高频放大电路及半导体设备
JP5192900B2 (ja) スイッチ半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant