JP2013110645A

JP2013110645A - 増幅回路

Info

Publication number: JP2013110645A
Application number: JP2011255207A
Authority: JP
Inventors: Tadamasa Murakami; 忠正村上
Original assignee: Samsung Electro Mechanics Co Ltd
Current assignee: Samsung Electro Mechanics Co Ltd
Priority date: 2011-11-22
Filing date: 2011-11-22
Publication date: 2013-06-06
Anticipated expiration: 2031-11-22
Also published as: KR20130056806A; CN103138683A; CN103138683B; US8994454B2; KR101503972B1; US20130127544A1; JP5530418B2; US20150194937A1

Abstract

【課題】ノイズフィギュアの劣化を抑制しつつ、過入力信号を調整可能な上限電圧および下限電圧の範囲内に制限する。
【解決手段】入力トランジスタと、第１端が前記入力トランジスタのゲートに接続され、第２端がバイアス電圧に接続される抵抗素子と、前記入力トランジスタのゲートに接続され、前記入力トランジスタのゲートへの入力を、前記バイアス電圧を基準とする（調整可能な）上限電圧および下限電圧の範囲内に制限する保護回路と、を備える、増幅回路。
【選択図】図５

Description

本発明は、増幅回路に関する。

携帯電話や無線データ通信装置のような無線通信システムにおいて、受信側では受信した信号を増幅するための増幅回路が設けられる。そのような増幅回路の一つとして、例えばローノイズアンプ（ＬＮＡ）がある。ＬＮＡは、その回路自身が発生するノイズを出来る限り小さくして信号を増幅する回路であり、無線受信回路のフロントエンドに配置される必須の回路である。

このようなＬＮＡをＣＭＯＳ（ＣｏｍｐｌｅｍｅｎｔａｒｙＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ；相補型金属酸化膜半導体）で実現することは、ＬＮＡの低価格化に対して大きな需要がある。

また、受信機の直近に送信機が存在する場合も想定されるので、ＬＮＡに過入力信号が発生し得る。しかし、ＬＮＡの入力トランジスタのゲート酸化膜は、過入力信号によって劣化または破壊されるので、過入力信号の対策を施すことは重要である。過入力信号対策の一例として、ＬＮＡの入力に耐圧性の高いＭＯＳトランジスタを用いる方法が挙げられる。また、特許文献１には、ダイオード接続されたＭＯＳトランジスタを逆向きかつ並列に接続した相補ダイオードによりサージ電圧への耐性を高める保護回路が開示されている。

特開２００３−２４３５１２号公報

しかし、ＬＮＡの入力に耐圧性の高いＭＯＳトランジスタを用いる方法では、ＭＯＳトランジスタのゲート長および酸化膜厚が大きくなる。このため、ＭＯＳトランジスタのカットオフ周波数が劣化し、結果、ＬＮＡの重要特性であるノイズフィギュア（ＮＦ）が劣化してしまう。また、特許文献１に記載の保護回路では、相補ダイオードの一端がＧＮＤに接続されており、入力の上限電圧や下限電圧の調整機能もない。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、ノイズフィギュアの劣化を抑制しつつ、過入力信号を調整可能な上限電圧および下限電圧の範囲内に制限することが可能な、新規かつ改良された増幅回路を提供することにある。

上記課題を解決するために、本発明のある観点によれば、入力トランジスタと、第１端が前記入力トランジスタのゲートに接続され、第２端がバイアス電圧に接続される抵抗素子と、前記入力トランジスタのゲートに接続され、前記入力トランジスタのゲートへの入力を、前記バイアス電圧を基準とする調整可能な上限電圧および下限電圧の範囲内に制限する保護回路と、を備える増幅回路が提供される。かかる構成によれば、上限電圧および下限電圧を調整することにより、過入力信号から入力トランジスタを適切に保護することが可能となる。

前記保護回路は、ダイオード接続された第１のＭＯＳトランジスタと、前記第１のＭＯＳトランジスタと並列に配置され、前記第１のＭＯＳトランジスタと逆方向にダイオード接続された第２のＭＯＳトランジスタと、を備えてもよい。かかる構成によれば、入力が上限電圧を上回る場合に第１のＭＯＳトランジスタまたは第２のＭＯＳトランジスタが導通するので、入力を上限電圧と下限電圧の範囲内に制限することが可能となる。

前記第１のＭＯＳトランジスタのソース、および前記第２のＭＯＳトランジスタのドレインには可変バイアス電圧が接続されてもよい。かかる構成によれば、可変バイアス電圧を変更することにより第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタの閾値電圧が変更されるので、第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタの閾値電圧に依存する上限電圧および下限電圧を適切に調整することが可能となる。

前記第１のＭＯＳトランジスタのソースおよび前記第２のＭＯＳトランジスタのドレインには前記バイアス電圧が接続され、前記第１のＭＯＳトランジスタのボディー端子、および前記第２のＭＯＳトランジスタのボディー端子には可変バイアス電圧が接続されてもよい。かかる構成によれば、可変バイアス電圧を変更することにより第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタの閾値電圧が変更されるので、第１のＭＯＳトランジスタおよび第２のＭＯＳトランジスタの閾値電圧に依存する上限電圧および下限電圧を適切に調整することが可能となる。

前記保護回路は、直列に配置された複数のＭＯＳトランジスタを含み、各ＭＯＳトランジスタが同一方向にダイオード接続された第１のＭＯＳトランジスタ群と、前記第１のＭＯＳトランジスタ群と並列に配置され、直列に配置された複数のＭＯＳトランジスタを含み、各ＭＯＳトランジスタが前記第１のＭＯＳトランジスタ群に含まれる各ＭＯＳトランジスタと逆方向にダイオード接続された第２のＭＯＳトランジスタ群と、前記第１のＭＯＳトランジスタ群および第２のＭＯＳトランジスタ群に含まれる各ＭＯＳトランジスタのソースとドレインの短絡を制御する接続制御部と、をさらに備えてもよい。かかる構成によれば、第１のＭＯＳトランジスタ群および第２のＭＯＳトランジスタ群に含まれる各ＭＯＳトランジスタのソースとドレインの短絡を制御して上限電圧および下限電圧を調整できるので、過入力信号から入力トランジスタを適切に保護することが可能となる。

前記保護回路は、ドレインが所定電圧に接続される第３のトランジスタを含む第１のソースフォロワ回路と、ドレインが前記所定電圧に接続される第４のトランジスタを含む第２のソースフォロワ回路と、をさらに備え、前記第３のＭＯＳトランジスタのドレインは前記第１のＭＯＳトランジスタのゲートに接続され、前記第４のＭＯＳトランジスタのドレインは前記第２のＭＯＳトランジスタのゲートに接続され、前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタのゲートは可変バイアス電圧に接続されてもよい。かかる構成によれば、第１のソースフォロワ回路および第２のソースフォロワ回路に接続する可変バイアス電圧により上限電圧および下限電圧を調整できるので、過入力信号から入力トランジスタを適切に保護することが可能となる。

以上説明したように本発明によれば、ノイズフィギュアの劣化を抑制しつつ、過入力信号を調整可能な上限電圧および下限電圧の範囲内に制限することが可能である。

本発明の一実施形態にかかる無線通信装置の構成例を示す説明図である。比較例によるＬＮＡの構成を示した説明図である。第１の実施形態によるＬＮＡの回路構成を示した説明図である。第１の実施形態によるＬＮＡの動作を示した説明図である。第２の実施形態によるＬＮＡの回路構成を示した説明図である。第２の実施形態によるＬＮＡの動作を示した説明図である。第３の実施形態によるＬＮＡの回路構成を示した説明図である。第３の実施形態によるＬＮＡの動作を示した説明図である。第４の実施形態によるＬＮＡの回路構成を示した説明図である。第４の実施形態によるＬＮＡの動作を示した説明図である。第５の実施形態によるＬＮＡの回路構成を示した説明図である。第５の実施形態によるＬＮＡの動作を示した説明図である。

以下に添付図面を参照しながら、本発明の実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

また、本発明の実施形態は、無線通信装置の受信回路に用いられるローノイズアンプ（ＬＮＡ）に関する。そこで、以下では、無線通信装置の受信回路の構成を説明した後に、ＬＮＡの第１の実施形態〜第５の実施形態について順次詳細に説明する。

＜１．無線通信装置の構成例＞
図１は、本発明の一実施形態にかかる無線通信装置１０の構成例を示す説明図である。図１に示したように、本発明の一実施形態にかかる無線通信装置１０は、アンテナ１１と、伝送線路１２と、インピーダンス整合回路１３と、ＬＮＡ１４と、ミキサ１５と、局部発振器１６と、フィルタ１７と、増幅器１８と、ＡＤ変換器１９と、デジタル復調器２０と、を備える。

アンテナ１１は、電波を送信及び受信するものである。本実施形態では、無線通信装置１０は、ＧＨｚ帯の高周波信号、特に５ＧＨｚ帯の高周波信号を送受信する。アンテナ１１で受信された高周波信号は、伝送線路１２を通じてインピーダンス整合回路１３に送られる。

インピーダンス整合回路１３は、伝送線路１２への高周波信号の反射が最小となるようなインピーダンスマッチングを行う回路である。アンテナ１１で受信された高周波信号は、伝送線路１２を通じてインピーダンス整合回路１３に送られた後にＬＮＡ１４に送られる。

ＬＮＡ１４は、インピーダンス整合回路１３から送られてくる高周波信号を増幅する。上述したように、ＬＮＡ１４は、回路自身が発生するノイズを出来る限り小さくして信号を増幅する回路である。そして本実施形態では、ＬＮＡ１４はＣＭＯＳで実現される。ＬＮＡ１４で増幅された高周波信号はミキサ１５に送られる。

ミキサ１５は、ＬＮＡ１４で増幅された高周波信号と、局部発振器１６が出力する高周波信号とを乗算するものである。ミキサ１５で、ＬＮＡ１４で増幅された高周波信号と、局部発振器１６が出力する高周波信号とが乗算されることで、ＧＨｚ帯の高周波信号はＭＨｚ帯の信号に変換される。ミキサ１５は、ＭＨｚ帯の信号をフィルタ１７に出力する。

局部発振器１６は、所定の周波数の高周波信号を出力する。局部発振器１６が出力する高周波信号はミキサ１５に送られる。上述したように、ミキサ１５で、ＬＮＡ１４で増幅された高周波信号と、局部発振器１６が出力する高周波信号とが乗算されることで、ＧＨｚ帯の高周波信号はＭＨｚ帯の信号に変換される。

フィルタ１７は、ミキサ１５から出力される信号の内、所定の周波数領域のみを通過させる。フィルタ１７を通過した信号は増幅器１８に送られる。増幅器１８は、フィルタ１７を通過した信号を増幅させる。増幅器１８によって増幅された信号はＡＤ変換器１９に送られる。

ＡＤ変換器１９は、増幅器１８から送られるアナログ信号をデジタル信号に変換する。ＡＤ変換器１９によって変換されたデジタル信号はデジタル復調器２０に送られる。デジタル復調器２０は、ＡＤ変換器１９によって変換されたデジタル信号を復調する。デジタル復調器２０がデジタル信号を復調することで、無線通信装置１０は受信した高周波信号の内容を把握することができる。

（背景）
以上、図１を用いて、本発明の一実施形態にかかる無線通信装置１０の構成例について説明した。上述したような無線通信装置は、送信機の直近に存在する場合も想定されるので、ＬＮＡに過入力信号が発生し得る。しかし、ＬＮＡの入力トランジスタのゲート酸化膜は、過入力信号によって劣化または破壊されるので、過入力信号の対策を施すことは重要である。

過入力信号対策の一例として、ＬＮＡの入力に耐圧性の高いＭＯＳトランジスタを用いる方法が挙げられる。しかし、ＬＮＡの入力に耐圧性の高いＭＯＳトランジスタを用いる方法では、ＭＯＳトランジスタのゲート長および酸化膜厚が大きくなる。このため、ＭＯＳトランジスタのカットオフ周波数が劣化し、結果、ＬＮＡの重要特性であるノイズフィギュア（ＮＦ）が劣化してしまう。

また、保護回路をＬＮＡの入力トランジスタの前段に配置することによりサージ電圧への耐性を高める方法も提案されている。以下、この点について図２を参照してより具体的に説明する。

図２は、比較例によるＬＮＡの構成を示した説明図である。図２に示したように、比較例によるＬＮＡは、入力端子７１と、ソースが接地電圧に接続され、ドレインが電源電圧に接続された入力トランジスタ７３と、ダイオード接続されたＮＭＯＳトランジスタ７２１および７２２からなる保護回路７２と、を有する。ここで、ＮＭＯＳトランジスタ７２１および７２２は、逆向きかつ並列に接続された相補ダイオードであって、一端が接地電圧に接続され、他端が入力端子７１および入力トランジスタ７３のゲートに接続される。

このような比較例によるＬＮＡでは、正のサージ電圧が入力端子７１に入力された場合にＮＭＯＳトランジスタ７２２が導通し、負のサージ電圧が入力端子７１に入力された場合にＮＭＯＳトランジスタ７２２が導通する。このため、入力トランジスタ７３のゲートに印加される電圧を抑制し、入力トランジスタ７３を保護することができる。

しかし、上述した比較例によるＬＮＡの保護回路７２は、過入力信号に対しての対策でなく、また、入力の制限幅の調整機能もない。

そこで、上記事情を一着眼点にして本実施形態を創作するに至った。本発明の各実施形態によるＬＮＡ１４は、ノイズフィギュアの劣化を抑制しつつ、過入力信号から回路を適切に保護することが可能である。さらに、本発明の第２〜第５の実施形態によれば、入力信号を制限する上限電圧および下限電圧を調整することにより、回路をより適切に保護することが可能となる。以下、このような本発明の各実施形態について順次詳細に説明する。

＜２．第１の実施形態＞
（第１の実施形態によるＬＮＡの構成）
図３は、第１の実施形態によるＬＮＡ１４−１の回路構成を示した説明図である。図３に示したように、第１の実施形態によるＬＮＡ１４−１は、入力端子１０１と、インダクタ１０２と、保護回路１０３−１と、抵抗素子１０４と、増幅回路１０５と、出力端子１０６と、備える。

増幅回路１０５は、インダクタ１１１と、コンデンサ１１２と、ＭＯＳトランジスタ１１３と、入力トランジスタ１１４と、インダクタ１１５と、を有する。また、保護回路１０３−１は、ＭＯＳトランジスタ１２１と、ＭＯＳトランジスタ１２２と、を有する。

入力端子１０１は、インピーダンス整合回路１３から送られてくる高周波信号が到達する端子である。入力端子１０１は、増幅回路１０５に含まれる入力トランジスタ１１４のゲートに、インダクタ１０２を介して接続される。

増幅回路１０５は、入力端子１０１が受けた高周波信号を増幅して、出力端子１０６へ出力する。図２に示したように、入力トランジスタ１１４は、ドレインがＭＯＳトランジスタ１１３およびインダクタ１１１を介して電源電圧ＶＤＤに、ゲートが入力端子１０１に、ソースがインダクタ１１５の一端に、それぞれ接続される。なお、ＭＯＳトランジスタ１１３は、受信時以外など、ＬＮＡ１４−１を動作させる必要が無い時に電源電圧ＶＤＤと入力トランジスタ１１４との接続を遮断するためのスイッチである。

保護回路１０３−１は、増幅回路１０５に大信号が入力されるのを防ぐための回路であり、抵抗素子１０４と並列に増幅回路１０５とインダクタ１０２との間に配置される。

また、保護回路１０３−１を構成するＭＯＳトランジスタ１２１およびＭＯＳトランジスタ１２２は、並列に配置され、かつ、各々逆方向にダイオード接続される。具体的には、ＭＯＳトランジスタ１２１のドレインおよびゲートが入力トランジスタ１１４のゲートに接続され、ソースがバイアス電圧に接続される。一方、ＭＯＳトランジスタ１２２は、ＭＯＳトランジスタ１２１と逆方向に、ソースが入力トランジスタ１１４のゲートに接続され、ドレインおよびゲートがバイアス電圧に接続される。

（第１の実施形態によるＬＮＡの動作）
以上、第１の実施形態によるＬＮＡ１４−１の構成を説明した。続いて、第１の実施形態によるＬＮＡ１４−１の動作を説明する。

入力端子１０１に上限電圧（バイアス電圧＋ＭＯＳトランジスタ１２１の閾値電圧Ｖｔｈ）を上回る信号が入力されると、ＭＯＳトランジスタ１２１が導通するので、信号値は上限電圧に制限される。同様に、入力端子１０１に下限電圧（バイアス電圧−ＭＯＳトランジスタ１２２の閾値電圧Ｖｔｈ）を下回る信号が入力されると、ＭＯＳトランジスタ１２２が導通するので、信号値は下限電圧に制限される。

このため、図４に示すように、振幅の小さい信号が入力されているときは、ＭＯＳトランジスタ１２１および１２２が作用しないので、入力信号はそのまま増幅回路１０５に入力される。一方、振幅の大きい信号が入力されると、バイアス電圧から上側に閾値電圧Ｖｔｈだけ離れた上限電圧、および下側に閾値電圧Ｖｔｈだけ離れた下限電圧でリミットがかかり、増幅回路１０５に入力される電圧振幅が制限される。

（第１の実施形態の効果）
以上説明したように、第１の実施形態によれば、ＭＯＳダイオードを用いる簡易な保護回路１０３−１により、バイアス電圧を基準とする過入力信号から入力トランジスタ１１４を保護することが可能である。

＜３．第２の実施形態＞
（第２の実施形態によるＬＮＡの構成）
図５は、第２の実施形態によるＬＮＡ１４−２の回路構成を示した説明図である。図５に示したように、第２の実施形態によるＬＮＡ１４−２は、入力端子１０１と、インダクタ１０２と、保護回路１０３−２と、抵抗素子１０４と、増幅回路１０５と、出力端子１０６と、備える。保護回路１０３−２以外の構成は第１の実施形態で説明した通りであるので、ここでの詳細な説明を省略する。

保護回路１０３−２は、第１の実施形態による保護回路１０３−１と同様に、増幅回路１０５に大信号が入力されるのを防ぐための回路であり、抵抗素子１０４と並列に増幅回路１０５とインダクタ１０２との間に配置される。

また、保護回路１０３−２は、並列に配置され、かつ、各々逆方向にダイオード接続されたＭＯＳトランジスタ１２１およびＭＯＳトランジスタ１２２を含む。具体的には、ＭＯＳトランジスタ１２１のドレインおよびゲートが入力トランジスタ１１４のゲートに接続され、ＭＯＳトランジスタ１２２のソースが入力トランジスタ１１４のゲートに接続される。

ここで、ＭＯＳトランジスタ１２１およびＭＯＳトランジスタ１２２は、第１の実施形態と異なり、一端が可変バイアス電圧に接続される。例えば、図５に示したように、ＭＯＳトランジスタ１２１のソースに可変バイアス電圧１が接続され、ＭＯＳトランジスタ１２１のドレインおよびゲートに可変バイアス電圧２が接続される。

（第２の実施形態によるＬＮＡの動作）
以上、第２の実施形態によるＬＮＡ１４−２の構成を説明した。続いて、第２の実施形態によるＬＮＡ１４−２の動作を説明する。

入力端子１０１に上限電圧（可変バイアス電圧１＋ＭＯＳトランジスタ１２１の閾値電圧Ｖｔｈ）を上回る信号が入力されると、ＭＯＳトランジスタ１２１が導通するので、信号値は上限電圧に制限される。同様に、入力端子１０１に下限電圧（可変バイアス電圧２−ＭＯＳトランジスタ１２２の閾値電圧Ｖｔｈ）を下回る信号が入力されると、ＭＯＳトランジスタ１２２が導通するので、信号値は下限電圧に制限される。

このため、図６に示すように、振幅の小さい信号が入力されているときは、ＭＯＳトランジスタ１２１および１２２が作用しないので、入力信号はそのまま増幅回路１０５に入力される。一方、振幅の大きい信号が入力されると、可変バイアス電圧１から上側に閾値電圧Ｖｔｈだけ離れた上限電圧、および可変バイアス電圧２から下側に閾値電圧Ｖｔｈだけ離れた下限電圧でリミットがかかり、増幅回路１０５に入力される電圧振幅が制限される。

（第２の実施形態の効果）
以上説明したように、第２の実施形態によれば、ＭＯＳトランジスタ１２１およびＭＯＳトランジスタ１２２が可変バイアス電圧に接続されるので、可変バイアス電圧を変更して上限電圧および下限電圧を調整することにより、過入力信号から入力トランジスタ１１４をより適切に保護することが可能となる。

＜４．第３の実施形態＞
（第３の実施形態によるＬＮＡの構成）
図７は、第３の実施形態によるＬＮＡ１４−３の回路構成を示した説明図である。図７に示したように、第３の実施形態によるＬＮＡ１４−３は、入力端子１０１と、インダクタ１０２と、保護回路１０３−３と、抵抗素子１０４と、増幅回路１０５と、出力端子１０６と、備える。保護回路１０３−３以外の構成は第１の実施形態で説明した通りであるので、ここでの詳細な説明を省略する。

保護回路１０３−３は、増幅回路１０５に大信号が入力されるのを防ぐための回路であり、抵抗素子１０４と並列に増幅回路１０５とインダクタ１０２との間に配置される。

また、保護回路１０３−３を構成するＭＯＳトランジスタ１２１およびＭＯＳトランジスタ１２２は、並列に配置され、かつ、各々逆方向にダイオード接続される。具体的には、ＭＯＳトランジスタ１２１のドレインおよびゲートが入力トランジスタ１１４のゲートに接続され、ソースがバイアス電圧に接続される。一方、ＭＯＳトランジスタ１２２は、ＭＯＳトランジスタ１２１と逆方向に、ソースが入力トランジスタ１１４のゲートに接続され、ドレインおよびゲートがバイアス電圧に接続される。

さらに、本実施形態においては、ＭＯＳトランジスタ１２１およびＭＯＳトランジスタ１２２のボディー端子には可変バイアス電圧が接続される。例えば、図７に示したように、ＭＯＳトランジスタ１２１のボディー端子に可変バイアス電圧３が接続され、ＭＯＳトランジスタ１２２のボディー端子に可変バイアス電圧４が接続される。

（第３の実施形態によるＬＮＡの動作）
以上、第３の実施形態によるＬＮＡ１４−３の構成を説明した。続いて、第２の実施形態によるＬＮＡ１４−３の動作を説明する。

ＭＯＳトランジスタ１２１およびＭＯＳトランジスタ１２２の閾値電圧Ｖｔｈは、ボディー端子に印加される電圧によって変化する。このため、本実施形態においては、可変バイアス電圧３によるＭＯＳトランジスタ１２１の閾値電圧の変動分ΔＶ１と、ＭＯＳトランジスタ１２１の本来の閾値電圧Ｖｔｈと、バイアス電圧との加算値が上限電圧となる。同様に、可変バイアス電圧４によるＭＯＳトランジスタ１２２の閾値電圧の変動分ΔＶ２、およびＭＯＳトランジスタ１２１の本来の閾値電圧Ｖｔｈをバイアス電圧から減算した値が下限電圧となる。

上記の上限電圧（バイアス電圧＋Ｖｔｈ＋ΔＶ１）を上回る信号が入力されると、ＭＯＳトランジスタ１２１が導通するので、信号値は上限電圧に制限される。同様に、入力端子１０１に下限電圧（バイアス電圧−Ｖｔｈ−ΔＶ２）を下回る信号が入力されると、ＭＯＳトランジスタ１２２が導通するので、信号値は下限電圧に制限される。

このため、図８に示すように、振幅の小さい信号が入力されているときは、ＭＯＳトランジスタ１２１および１２２が作用しないので、入力信号はそのまま増幅回路１０５に入力される。一方、振幅の大きい信号が入力されると、上限電圧および下限電圧でリミットがかかり、増幅回路１０５に入力される電圧振幅が制限される。

（第３の実施形態の効果）
以上説明したように、第３の実施形態によれば、ＭＯＳトランジスタ１２１およびＭＯＳトランジスタ１２２のボディー端子が可変バイアス電圧に接続されるので、可変バイアス電圧を変更して上限電圧および下限電圧を調整することにより、過入力信号から入力トランジスタ１１４をより適切に保護することが可能となる。

＜５．第４の実施形態＞
（第４の実施形態によるＬＮＡの構成）
図９は、第４の実施形態によるＬＮＡ１４−４の回路構成を示した説明図である。図９に示したように、第４の実施形態によるＬＮＡ１４−４は、入力端子１０１と、インダクタ１０２と、保護回路１０３−４と、抵抗素子１０４と、増幅回路１０５と、出力端子１０６と、備える。保護回路１０３−４以外の構成は第１の実施形態で説明した通りであるので、ここでの詳細な説明を省略する。

保護回路１０３−４は、増幅回路１０５に大信号が入力されるのを防ぐための回路であり、抵抗素子１０４と並列に増幅回路１０５とインダクタ１０２との間に配置される。

具体的には、保護回路１０３−４は、第１のＭＯＳトランジスタ群１３０と、第１のＭＯＳトランジスタ群に並列に配置された第２のＭＯＳトランジスタ群１４０と、スイッチ用トランジスタ１５１〜１５３と、スイッチ用トランジスタ１６１〜１６３と、接続制御部１７０と、を有する。

第１のＭＯＳトランジスタ群１３０は、直列に配置された複数のＭＯＳトランジスタ１３１〜１３３を含み、ＭＯＳトランジスタ１３１〜１３３の各々は同一方向にダイオード接続される。なお、図９においては３つのＭＯＳトランジスタ１３１〜１３３が第１のＭＯＳトランジスタ群１３０を構成する例を示しているが、第１のＭＯＳトランジスタ群１３０を構成するＭＯＳトランジスタの数は特に限定されない。また、ＭＯＳトランジスタ１３１〜１３３の閾値特性は同一であってもよいし、異なってもよい。

第２のＭＯＳトランジスタ群１４０は、直列に配置された複数のＭＯＳトランジスタ１４１〜１４３を含み、ＭＯＳトランジスタ１４１〜１４３の各々は、ＭＯＳトランジスタ１３１〜１３３と逆方向にダイオード接続される。なお、図９においては３つのＭＯＳトランジスタ１４１〜１４３が第２のＭＯＳトランジスタ群１４０を構成する例を示しているが、第２のＭＯＳトランジスタ群１４０を構成するＭＯＳトランジスタの数は特に限定されない。また、ＭＯＳトランジスタ１４１〜１４３の閾値特性は同一であってもよいし、異なってもよい。

スイッチ用トランジスタ１５１〜１５３は、接続制御部１７０による制御に従い、ＭＯＳトランジスタ１３１〜１３３の各々のソースとドレインを短絡させる。例えば、スイッチ用トランジスタ１５１のゲートに接続制御部１７０により制御電圧が印加されると、スイッチ用トランジスタ１５１が導通し、ＭＯＳトランジスタ１３１のソースとドレインが短絡する。

同様に、スイッチ用トランジスタ１６１〜１６３は、接続制御部１７０による制御に従い、ＭＯＳトランジスタ１４１〜１４３の各々のソースとドレインを短絡させる。例えば、スイッチ用トランジスタ１６１のゲートに接続制御部１７０により制御電圧が印加されると、スイッチ用トランジスタ１６１が導通し、ＭＯＳトランジスタ１４１のソースとドレインが短絡する。

接続制御部１７０は、スイッチ用トランジスタ１５１〜１５３およびスイッチ用トランジスタ１６１〜１６３のゲートに制御電圧を印加することにより、第１のＭＯＳトランジスタ群１３０および第１のＭＯＳトランジスタ群１４０を構成する各ＭＯＳトランジスタのソースとドレインの短絡を制御する。

（第４の実施形態によるＬＮＡの動作）
以上、第４の実施形態によるＬＮＡ１４−４の構成を説明した。続いて、第２の実施形態によるＬＮＡ１４−４の動作を説明する。

本実施形態においては、第１のＭＯＳトランジスタ群１３０のうちでソースとドレインが短絡されていないＭＯＳトランジスタの閾値電圧の合計値と、バイアス電圧との加算値が上限電圧となる。すなわち、ソースとドレインが短絡されていないＭＯＳトランジスタの数をＮ１とし、各ＭＯＳトランジスタの閾値電圧Ｖｔｈが同一であるとすると、上限電圧は、（バイアス電圧＋Ｎ１＊Ｖｔｈ）と表現される。

また、第１のＭＯＳトランジスタ群１４０のうちでソースとドレインが短絡されていないＭＯＳトランジスタの閾値電圧の合計値を、バイアス電圧から減算した値が下限電圧となる。すなわち、ソースとドレインが短絡されていないＭＯＳトランジスタの数をＮ２とし、各ＭＯＳトランジスタの閾値電圧Ｖｔｈが同一であるとすると、下限電圧は、（バイアス電圧−Ｎ２＊Ｖｔｈ）と表現される。

上記の上限電圧（バイアス電圧＋Ｎ１＊Ｖｔｈ）を上回る信号が入力されると、第１のＭＯＳトランジスタ群１３０のうちでソースとドレインが短絡されていないＭＯＳトランジスタが導通するので、信号値は上限電圧に制限される。同様に、入力端子１０１に下限電圧（バイアス電圧−Ｎ２＊Ｖｔｈ）を下回る信号が入力されると、第２のＭＯＳトランジスタ群１４０のうちでソースとドレインが短絡されていないＭＯＳトランジスタが導通するので、信号値は下限電圧に制限される。

このため、図１０に示すように、振幅の小さい信号が入力されているときは、第１のＭＯＳトランジスタ群１３０および第２のＭＯＳトランジスタ群１４０が作用しないので、入力信号はそのまま増幅回路１０５に入力される。一方、振幅の大きい信号が入力されると、上限電圧、および下限電圧でリミットがかかり、増幅回路１０５に入力される電圧振幅が制限される。

（第４の実施形態の効果）
以上説明したように、第４の実施形態によれば、各ＭＯＳトランジスタのソースとドレインの短絡を制御して上限電圧および下限電圧を調整できるので、過入力信号から入力トランジスタ１１４をより適切に保護することが可能となる。

また、第１のＭＯＳトランジスタ群１３０の各々を閾値電圧の異なるＭＯＳトランジスタで構成すれば、ソースとドレインを短絡させるＭＯＳトランジスタの組合せにより、多様な上限電圧を設定することが可能となる。同様に、第２のＭＯＳトランジスタ群１４０の各々を閾値電圧の異なるＭＯＳトランジスタで構成すれば、ソースとドレインを短絡させるＭＯＳトランジスタの組合せにより、多様な下限電圧を設定することが可能となる

＜６．第５の実施形態＞
（第５の実施形態によるＬＮＡの構成）
図１１は、第５の実施形態によるＬＮＡ１４−５の回路構成を示した説明図である。図１１に示したように、第５の実施形態によるＬＮＡ１４−５は、入力端子１０１と、インダクタ１０２と、保護回路１０３−５と、抵抗素子１０４と、増幅回路１０５と、出力端子１０６と、備える。保護回路１０３−５以外の構成は第１の実施形態で説明した通りであるので、ここでの詳細な説明を省略する。

保護回路１０３−４は、増幅回路１０５に大信号が入力されるのを防ぐための回路であり、抵抗素子１０４と並列に増幅回路１０５とインダクタ１０２との間に配置される。具体的には、保護回路１０３−４は、ＭＯＳトランジスタ１２１と、ＭＯＳトランジスタ１２２と、ソースフォロワ回路１と、ソースフォロワ回路２と、を有する。

ＭＯＳトランジスタ１２１は、ドレインが入力トランジスタ１１４のゲートに接続され、ソースがバイアス電圧に接続される。また、ＭＯＳトランジスタ１２２は、ソースが入力トランジスタ１１４のゲートに接続され、ドレインがバイアス電圧に接続される。

ソースフォロワ回路１は、ＭＯＳトランジスタ１２３（第３のトランジスタ）およびＭＯＳトランジスタ１２４を含む。ＭＯＳトランジスタ１２４は、ゲートがＭＯＳトランジスタ１２１のドレインと接続され、ドレインが電源電圧ＶＤＤと接続され、ソースがＭＯＳトランジスタ１２３と接続される。一方、ＭＯＳトランジスタ１２３は、ドレインがＭＯＳトランジスタ１２１のゲートと接続され、ゲートが可変バイアス電圧５に接続される。

また、ソースフォロワ回路２は、ＭＯＳトランジスタ１２５（第４のトランジスタ）およびＭＯＳトランジスタ１２６を含む。ＭＯＳトランジスタ１２６は、ゲートがＭＯＳトランジスタ１２２のドレインと接続され、ドレインが電源電圧ＶＤＤと接続され、ソースがＭＯＳトランジスタ１２５と接続される。一方、ＭＯＳトランジスタ１２５は、ドレインがＭＯＳトランジスタ１２２のゲートと接続され、ゲートが可変バイアス電圧６に接続される。

（第５の実施形態によるＬＮＡの動作）
以上、第５の実施形態によるＬＮＡ１４−５の構成を説明した。続いて、第５の実施形態によるＬＮＡ１４−５の動作を説明する。

本実施形態においては、バイアス電圧と、ＭＯＳトランジスタ１２１の閾値電圧ＶｔｈおよびΔＶ３の合計値が上限電圧となる。ここで、ΔＶ３は、ソースフォロワ回路１によって生じる入出力間の電圧の変動分であり、可変バイアス電圧５によって調整される。また、ＭＯＳトランジスタ１２２の閾値電圧ＶｔｈおよびΔＶ４をバイアス電圧から減算した値が下限電圧となる。ここで、ΔＶ４は、ソースフォロワ回路２によって生じる入出力間の電圧の変動分であり、可変バイアス電圧６によって調整される。

このため、図１２に示すように、振幅の小さい信号が入力されているときは、ＭＯＳトランジスタ１２１および１２２が作用しないので、入力信号はそのまま増幅回路１０５に入力される。一方、振幅の大きい信号が入力されると、上限電圧および下限電圧でリミットがかかり、増幅回路１０５に入力される電圧振幅が制限される。

（第５の実施形態の効果）
以上説明したように、第５の実施形態によれば、ソースフォロワ回路に接続する可変バイアス電圧により上限電圧および下限電圧を調整できるので、過入力信号から入力トランジスタ１１４をより適切に保護することが可能となる。

＜７．むすび＞
以上説明したように、本発明の各実施形態によるＬＮＡ１４は、ノイズフィギュアの劣化を抑制しつつ、過入力信号から回路を適切に保護することが可能である。さらに、本発明の第２〜第５の実施形態によれば、入力信号を制限する上限電圧および下限電圧を調整することにより、ＬＮＡ１４の入力トランジスタ１１４をより適切に保護することが可能となる。

なお、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。

１０無線通信装置
１１アンテナ
１２伝送線路
１３インピーダンス整合回路
１４ＬＮＡ
１５ミキサ
１６局部発振器
１７フィルタ
１８増幅器
１９変換器
２０デジタル復調器
１０１入力端子
１０２インダクタ
１０３保護回路
１０４抵抗素子
１０５増幅回路
１０６出力端子
１１４入力トランジスタ
１２１〜１２６トランジスタ
１３０第１のトランジスタ群
１４０第２のトランジスタ群
１５１〜１５３、１６１〜１６３スイッチ用トランジスタ
１７０接続制御部

Claims

入力トランジスタと、
第１端が前記入力トランジスタのゲートに接続され、第２端がバイアス電圧に接続される抵抗素子と、
前記入力トランジスタのゲートに接続され、前記入力トランジスタのゲートへの入力を、前記バイアス電圧を基準とする調整可能な上限電圧および下限電圧の範囲内に制限する保護回路と、
を備える、増幅回路。
前記保護回路は、
ダイオード接続された第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタと並列に配置され、前記第１のＭＯＳトランジスタと逆方向にダイオード接続された第２のＭＯＳトランジスタと、
を備える、請求項１に記載の増幅回路。
前記第１のＭＯＳトランジスタのソース、および前記第２のＭＯＳトランジスタのドレインには可変バイアス電圧が接続される、請求項２に記載の増幅回路。
前記第１のＭＯＳトランジスタのソースおよび前記第２のＭＯＳトランジスタのドレインには前記バイアス電圧が接続され、
前記第１のＭＯＳトランジスタのボディー端子、および前記第２のＭＯＳトランジスタのボディー端子には可変バイアス電圧が接続される、請求項２に記載の増幅回路。
前記保護回路は、
直列に配置された複数のＭＯＳトランジスタを含み、各ＭＯＳトランジスタが同一方向にダイオード接続された第１のＭＯＳトランジスタ群と、
前記第１のＭＯＳトランジスタ群と並列に配置され、直列に配置された複数のＭＯＳトランジスタを含み、各ＭＯＳトランジスタが前記第１のＭＯＳトランジスタ群に含まれる各ＭＯＳトランジスタと逆方向にダイオード接続された第２のＭＯＳトランジスタ群と、
前記第１のＭＯＳトランジスタ群および第２のＭＯＳトランジスタ群に含まれる各ＭＯＳトランジスタのソースとドレインの短絡を制御する接続制御部と、
を備える、請求項１に記載の増幅回路。
前記保護回路は、
ドレインが所定電圧に接続される第３のトランジスタを含む第１のソースフォロワ回路と、
ドレインが前記所定電圧に接続される第４のトランジスタを含む第２のソースフォロワ回路と、
をさらに備え、
前記第３のＭＯＳトランジスタのドレインは前記第１のＭＯＳトランジスタのゲートに接続され、
前記第４のＭＯＳトランジスタのドレインは前記第２のＭＯＳトランジスタのゲートに接続され、
前記第３のＭＯＳトランジスタおよび前記第４のＭＯＳトランジスタのゲートは可変バイアス電圧に接続される、請求項２に記載の増幅回路。