KR101384825B1 - 피크를 검출하는 방법, 장치 및 무선 디바이스 - Google Patents

피크를 검출하는 방법, 장치 및 무선 디바이스 Download PDF

Info

Publication number
KR101384825B1
KR101384825B1 KR1020127001355A KR20127001355A KR101384825B1 KR 101384825 B1 KR101384825 B1 KR 101384825B1 KR 1020127001355 A KR1020127001355 A KR 1020127001355A KR 20127001355 A KR20127001355 A KR 20127001355A KR 101384825 B1 KR101384825 B1 KR 101384825B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
bias voltage
temperature
input
Prior art date
Application number
KR1020127001355A
Other languages
English (en)
Other versions
KR20120028984A (ko
Inventor
더글라스 수드지안
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20120028984A publication Critical patent/KR20120028984A/ko
Application granted granted Critical
Publication of KR101384825B1 publication Critical patent/KR101384825B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

피크 신호를 정확하게 검출할 수 있는 검출 회로가 설명된다. 일 예시적인 설계에서, 검출 회로는 바이어스 전압 발생기 및 MOS 트랜지스터를 포함한다. 바이어스 전압 발생기는 온도의 함수로서 바이어스 전압을 제공한다. MOS 트랜지스터는 입력 RF 신호 및 바이어스 전압을 수신하고, 입력 RF 신호의 선형 함수일 수도 있고 바이어스 전압으로 인해 온도에 따라 감소된 편차를 가질 수도 있는 정류된 신호를 제공한다. 바이어스 전압 발생기는 온도에 따라 정류된 신호에서의 편차를 감소시키기 위해 선택된 기울기를 갖는 온도-의존 전류에 기초하여 바이어스 전압을 발생시킬 수도 있다. 오프셋 제거기가 정류된 신호로부터 기준 전압을 제거하고 출력 신호를 제공할 수도 있다. 벌크 바이어스 발생기가 더 높은 온도에서의 동작 속도를 향상시키기 위해, 온도의 함수로서 MOS 트랜지스터의 벌크에 대한 벌크 전압을 발생시킬 수도 있다.

Description

무선 디바이스 내의 오버드라이브 조건에 대한 검출 회로{DETECTION CIRCUIT FOR OVERDRIVE CONDITIONS IN A WIRELESS DEVICE}
본 개시물은 일반적으로 전자장치에 관한 것으로, 더 상세하게는 검출 회로에 관한 것이다.
무선 통신 디바이스는 통상적으로 데이터 송신을 지원하기 위해 송신기를 포함한다. 송신기는 통상적으로 무선 주파수 (radio frequency; RF) 신호를 증폭시키고 높은 출력 전력을 제공하기 위해 전력 증폭기를 갖는다. 전력 증폭기는 특정 로드 임피던스, 예를 들어 50 옴 (Ohms) 을 구동하도록 설계될 수도 있다. 로드 임피던스는, 다양한 타입의 외란 (disturbance) 으로 인해 변할 수도 있고, RF 신호 레벨이 전력 증폭기의 신뢰가능한 동작을 보장할 수 있는 범위를 초과하는 조건인 오버드라이브 조건 (overdrive condition) 을 야기할 수도 있다. 전력 증폭기 및 다른 회로를 보호하기 위해 보정 동작들 (corrective actions) 을 취할 수 있도록 오버드라이브 조건을 검출하는 것이 바람직할 수도 있다.
도 1 은 무선 통신 디바이스의 블록도를 도시한다.
도 2a 및 도 2b 는 출력 회로 및 검출 회로의 블록도들을 도시한다.
도 3 은 단일-종단 피크 검출기의 개략도를 도시한다.
도 4 의 (a) 내지 (d) 는 다양한 전압 대 온도의 플롯들을 도시한다.
도 5 는 피크 검출기 내의 전류원의 개략도를 도시한다.
도 6 은 구성가능한 전류원의 개략도를 도시한다.
도 7 은 다양한 전류 대 온도의 플롯들을 도시한다.
도 8 은 벌크 바이어스 발생기의 블록도를 도시한다.
도 9 는 벌크 전압 대 온도의 플롯을 도시한다.
도 10 은 차동 피크 검출기의 개략도를 도시한다.
도 11 은 피크 검출을 수행하기 위한 프로세스를 도시한다.
"예시적인" 이란 단어는 여기서 "예, 경우 또는 예시로서 기능하는 것" 을 의미하는데 사용된다. 여기에 "예시적인" 것으로 설명된 임의의 설계가 반드시 다른 설계들에 비해 바람직하거나 이로운 것으로서 해석될 필요는 없다.
오버드라이브 조건을 정확하게 검출할 수 있는 검출 회로가 여기에 설명된다. 검출 회로는 무선 통신 디바이스들, 셀룰러폰들, 개인 휴대 정보 단말기들 (PDA들), 핸드헬드 디바이스들, 무선 모뎀들, 랩탑 컴퓨터들, 코드리스폰들, 블루투스 디바이스들, 가전 제품들 (consumer electronics devices) 등과 같은 다양한 전자 디바이스들용으로 이용될 수도 있다. 명료성을 위해, 무선 통신 디바이스에서의 검출 회로의 이용이 후술된다.
도 1 은 무선 통신 디바이스 (100) 의 일 예시적인 설계의 단순화된 블록도를 도시한다. 이 예시적인 설계에서, 무선 통신 디바이스 (100) 는 하나 이상의 프로세서들/제어기들 (110), 메모리 (112) 및 송신기 (120) 를 포함한다. 일반적으로, 무선 통신 디바이스 (100) 는 임의의 수의 통신 시스템들 및 임의의 수의 주파수 대역들용으로 임의의 수의 송신기들 및 임의의 수의 수신기들을 포함할 수도 있다.
프로세서(들) (110) 는 송신될 데이터를 프로세싱하고 아날로그 출력 신호를 송신기 (120) 에 제공한다. 송신기 (120) 내에서는, 송신기 회로들 (130) 이 아날로그 출력 신호를 증폭, 필터링, 및 상향변환하고, 상향변환된 RF 신호를 제공한다. 전력 증폭기 (PA) (140) 가 상향변환된 RF 신호를 증폭시켜 원하는 출력 전력 레벨을 획득하고, 출력 RF 신호를 출력 회로 (150) 에 제공한다. 출력 회로 (150) 는 출력 RF 신호를 안테나 (152) 에 라우팅하고, 또한 출력 RF 신호를 검출 회로 (160) 에 커플링한다. 검출 회로 (160) 는 오버라이드 조건에 대해 검출하고, 검출된 오버라이드 조건을 나타내는 상태 신호를 제공한다. 프로세서/제어기(들) (110) 는 검출 회로 (160) 로부터의 상태 신호에 기초하여 송신기 회로들 (130), 전력 증폭기 (140) 및/또는 출력 회로 (150) 의 동작을 제어하여 이들 회로들의 신뢰가능한 동작을 보장할 수도 있다.
도 1 은 송신기 (120) 의 일 예시적인 설계를 도시한다. 일반적으로, 송신기 (120) 에서의 신호들의 컨디셔닝은 증폭기, 필터, 믹서 등의 하나 이상의 스테이지들에 의해 수행될 수도 있다. 송신기 (120) 의 전부 또는 일부는 아날로그 집적 회로 (IC), RF IC (RFIC), 혼합-신호 (mixed-signal) IC, 상보형 금속 산화물 반도체 (complementary metal oxide semiconductor; CMOS) IC 등 상에 구현될 수도 있다.
프로세서/제어기(들) (110) 는 무선 통신 디바이스 (100) 에 대한 다양한 기능들, 예를 들어, 송신될 데이터에 대한 프로세싱을 수행할 수도 있다. 프로세서/제어기(들) (110) 는 또한 무선 통신 디바이스 (100) 내의 다양한 회로들의 동작을 제어할 수도 있다. 메모리 (112) 가 프로세서/제어기(들) (110) 에 대한 프로그램 코드들 및 데이터를 저장할 수도 있다. 프로세서/제어기(들) (110) 및 메모리 (112) 는 하나 이상의 주문형 집적 회로들 (ASIC들) 및/또는 다른 IC들 상에 구현될 수도 있다.
전력 증폭기 (140) 는 특정 로드 임피던스, 예를 들어, 50 옴 (Ohms) 을 구동하도록 설계될 수도 있다. 전력 증폭기 (140) 는 안테나 (152) 의 외란 (disturbance) 및/또는 안테나의 패턴으로 인한 로드 임피던스의 변경에 영향을 받기 쉬울 수도 있다. 예를 들어, 외란은 무선 통신 디바이스 (100) 상의 손, 귀 및/또는 다른 신체 부위의 근접성 (proximity) 에 기초하여 사용자에 의한 인간 접촉 (human contact) 으로부터 발생할 수도 있다. 외란은 또한 전력 증폭기 (140) 의 작동 중에 안테나 (152) 가 단절 (disconnect) 또는 단락 (short) 되는 것으로부터 발생할 수도 있다. 어떠한 경우에도, 외란은 전력 증폭기 (140) 에 의해 관찰된 로드 임피던스를 과감하게 변경시킬 수도 있다. 과도한 로드 미스매치 조건 하에서, 전력 증폭기 (140) 로부터 스윙하는 신호는 매우 커질 수도 있고, 신뢰가능한 동작을 위한 안전 범위를 초과할 수도 있다. 예를 들어, 로드가 없는 전력 증폭기 (140) 로부터의 출력 신호 레벨은 공칭 (nominal) 로드를 가진 출력 신호 레벨의 배가 될 수도 있다. 큰 출력 신호 레벨은 더 낮은 피크 동작 전압들을 갖는 CMOS 회로들의 경우에 특히 문제가 있을 수도 있다.
검출 회로 (160) 는, 오버드라이브 조건에 대해 검출하고, 전력 증폭기 (140) 에 대한 손상을 회피하기 위하여 이러한 조건이 검출될 때 보정 동작들 (corrective actions) 을 트리거링하는데 이용될 수도 있다. 보정 동작들은 전력 증폭기 (140) 의 이득 및/또는 입력 신호 레벨을 낮추는 것, 과도한 오버드라이브 조건에서 전력 증폭기 (140) 를 셧다운하는 것 등을 포함할 수도 있다. 검출 회로 (160) 는 또한 전력 증폭기용 VSWR (voltage standing wave radio) 보호 회로라고도 지칭될 수도 있다.
도 2a 는 출력 회로 (150), 및 도 1 의 검출 회로 (160) 용으로 이용될 수도 있는 검출 회로 (160a) 의 일 예시적인 설계의 블록도를 도시한다. 도 2a 에 도시된 예시적인 설계에서, 전력 증폭기 (140) 는 차동 상향변환된 RF 신호를 수신하고, 반전 (invering) 출력 및 비반전 (non-inverting) 출력을 통해 차동 출력 RF 신호를 제공한다. 전력 증폭기 (140) 는 공칭 로드 임피던스를 가진 높은 출력 전력 (예를 들어, 최대 27dBm 이상) 을 제공할 수도 있다.
출력 회로 (150) 는 프라이머리 코일 (214) 및 세컨더리 코일 (216) 을 포함하는 발룬 (balun) (212) 을 포함한다. 프라이머리 코일 (214) 은, 그 2 개의 단들이 전력 증폭기 (140) 의 반전 출력 및 비반전 출력에 커플링되어 있고, 그 중간 탭 (center tap) 이 중간 전압 (mid voltage) (Vmid) 에 커플링되어 있다. 세컨더리 코일 (216) 은, 일단이 스위치 (218) 에 커플링되어 있고 타단이 회로 그라운드에 커플링되어 있다. 발룬 (212) 은 차동 대 단일-종단 변환 (differential to single-ended conversion) 을 수행한다. 스위치 (218) 는 안테나 (152) 를 세컨더리 코일 (216) 또는 수신기 (도 2a 에는 미도시) 또는 일부 다른 회로 중 어느 하나에 커플링할 수 있다.
도 2a 에 도시된 예시적인 설계에서, 검출 회로 (160a) 는 반파장 (half-wave) 모드로 동작하고, 출력 회로 (150) 내의 세컨더리 코일 (216) 에 의해 제공될 수도 있는 단일-종단 출력 RF 신호 (Vrf_out) 를 수신한다. 검출 회로 (160a) 내에는, 커패시터들 (222, 224 및 226) 이 직렬로 커플링되며, 커패시터 (222) 의 상단 (top end) 은 출력 RF 신호를 수신하고, 커패시터 (226) 의 하단 (bottom end) 은 회로 그라운드에 커플링된다. 커패시터들 (222, 224 및 226) 은 전력 커플러로서 동작하고, 또한 입력 RF 신호 (Vrf_in) 를 피크 검출기 (240a) 에 제공할 수 있는 분압기 (voltage divider) 로서 동작한다. 입력 RF 신호는 출력 RF 신호의 감쇠된 버전이며, 이는 오버드라이브 조건 동안 클 수도 있다. 분압기는 오버드라이브 조건 동안 높은 전압으로부터 피크 검출기 (240a) 를 보호한다. 일반적으로는, 분압기를 형성하기 위해 임의의 수의 커패시터들이 이용될 수도 있다. 또한 프로그램가능한 분압기가 구성가능한 커패시턴스 값을 갖는 하나 이상의 커패시터들 (예를 들어, 커패시터 (226)) 로 형성될 수도 있다. 용량성 분할기 비율 (capacitive divider ratio) 은, (예를 들어, 과도한 로드 임피던스 미스매치로 인한) 최악의 오버드라이브 조건에서, 피크 검출기 (240a) 에 대한 입력 전압이 자기 보호를 위해 전압 제한되도록 선택될 수도 있다.
피크 검출기 (240a) 는 입력 RF 신호에서의 피크 전압을 검출하고, 검출된 피크 전압을 나타내는 출력 전압 (Vout) 을 제공한다. "전압" 및 "신호" 라는 용어들은 상호교환가능하게 사용될 수도 있다. 디지털-아날로그 변환기 (digital-to-analog converter; DAC) (250) 가 디지털 제어를 수신하고, 그 디지털 제어에 기초하여 임계 전압 (Vdac) 을 발생시킨다. 비교기 (260) 가 피크 검출기 (240a) 로부터 출력 전압을, 그리고 DAC (250) 로부터 임계 전압을 수신하고, 그 2 개의 전압들을 비교하고, 그 비교 결과에 기초하여 상태 신호를 발생시킨다.
도 2b 는 도 1 의 검출 회로 (160) 용으로 또한 이용될 수도 있는 검출 회로 (160b) 의 일 예시적인 설계의 블록도를 도시한다. 이 예시적인 설계에서, 검출 회로 (160b) 는 전파장 (full-wave) 모드로 동작하고, 출력 회로 (150) 내의 프라이머리 코일 (214) 에 의해 제공될 수도 있는 Vrf_outp 신호 및 Vrf_outn 신호를 포함하는 차동 출력 RF 신호를 수신한다. 검출 회로 (160b) 내에는, 커패시터들 (222, 224 및 226) 이 직렬로 커플링되며, 커패시터 (222) 의 상단은 Vrf_outp 신호를 수신하고, 커패시터 (226) 의 하단은 회로 그라운드에 커플링된다. 또한 커패시터들 (232, 234 및 236) 이 직렬로 커플링되며, 커패시터 (232) 의 상단은 Vrf_outn 신호를 수신하고, 커패시터 (236) 의 하단은 회로 그라운드에 커플링된다. 커패시터들의 각각의 직렬 조합은 전력 커플러 및 분압기로서 동작한다.
피크 검출기 (240b) 는 커패시터들 (226 및 236) 각각으로부터 Vrf_inp 신호 및 Vrf_inn 신호를 포함하는 차동 입력 RF 신호를 수신한다. 피크 검출기 (240b) 는 차동 입력 RF 신호에서의 피크 전압을 검출하고, 검출된 피크 전압을 나타내는 출력 전압을 제공한다. DAC (250) 는 디지털 제어를 수신하고, 임계 전압을 발생시킨다. 비교기 (260) 는 출력 전압을 임계 전압과 비교하고, 상태 신호를 발생시킨다.
반파장 모드에서의 사인곡선 (sinusoidal) 의 하나의 절반 (one half) 만을 이용하여, 그리고 전파장 모드에서의 사인곡선의 양 절반들 (both halves) 을 이용하여 피크 전압이 검출된다. 정류된 신호 내의 리플들 (ripples) 은 전파장 정류의 경우 더 작을 수도 있다. 반파장 모드 및 전파장 모드에 대해 상이한 임계 전압들을 이용하여 그 2 개의 모드들에 대한 리플들의 차이를 설명할 수도 있다. 2 배의 주파수에서 반파장 모드를 이용하는 것은 절반의 주파수에서 전파장 모드를 이용하는 것과 등가일 수도 있다. 양자의 경우들은 저장 커패시터 상에 유사한 커뮤테이션 (commutation) 전압을 산출할 수도 있지만, 입력 RF 신호 경로가 증가된 대역폭을 가져야 한다.
단순화를 위해, 도 2a 및 도 2b 는 단일의 DAC (250) 및 단일의 비교기 (260) 를 도시한다. 일반적으로는, 피크 검출기 (240) 로부터의 출력 전압을 임의의 수의 임계 전압들과 비교하고 임의의 수의 상태 신호들을 생성하기 위해 임의의 수의 DAC들 및 임의의 수의 비교기들이 이용될 수도 있다. 예를 들어, 2 개의 임계 전압들이 과도한 오버드라이브 조건, 중간의 오버드라이브 조건 및 넌-오버드라이브 조건에 대해 검출하는데 이용될 수도 있다. 상이한 오버드라이브 조건들에 대해 상이한 보정 동작들이 취해질 수도 있다. 예를 들어, 전력 증폭기 (140) 의 이득 및/또는 입력 신호 레벨은 중간의 오버드라이브 조건의 경우 감소될 수도 있고, 전력 증폭기 (140) 는 과도한 오버드라이브 조건의 경우 셧다운될 수도 있으며, 전력 증폭기 (140) 의 이득 및/또는 입력 신호 레벨은 넌-오버드라이브 조건의 경우 증가될 수도 있다. 상이한 오버드라이브 조건들에 대응하는 하나 이상의 신호 레벨들을 정의하기 위해 하나 이상의 임계 전압들이 이용될 수도 있다. 그 임계 전압(들)은 DAC(들)에 제공되는 디지털 제어를 통해 프로그램가능할 수도 있다.
도 3 은 단일-종단 입력 RF 신호 (Vrf_in) 에 대한 도 2a 의 피크 검출기 (240a) 의 일 예시적인 설계의 개략도를 도시한다. 이 예시적인 설계에서, 피크 검출기 (240a) 는 바이어스 전압 발생기 (310), 정류기 (320), 오프셋 제거기 (offset canceller) (330) 및 벌크 바이어스 발생기 (350) 를 포함한다.
바이어스 전압 발생기 (310) 내에서, 연산 증폭기 (op-amp) (312) 와 N-채널 금속 산화물 반도체 (NMOS) 트랜지스터 (314) 는, 전류원 (316) 에 걸쳐 기준 전압 (Vref) 을 인가하기 위한 단위 이득 (unity gain) 버퍼로서 커플링된다. op-amp (312) 는, 기준 전압을 수신하는 비반전 입력, NMOS 트랜지스터 (314) 의 소스에 커플링된 반전 입력, 및 NMOS 트랜지스터 (314) 의 게이트에 커플링된 출력을 갖는다. NMOS 트랜지스터 (314) 는, 그 드레인이 전원 전압 (Vdd) 에 커플링되어 있다. 전류원 (316) 은 NMOS 트랜지스터 (314) 의 소스와 회로 그라운드 사이에 커플링되고, 온도-의존 (temperature-dependent) 전류 (I1(T)) 를 제공하며, 여기서 T 는 온도를 나타낸다. op-amp (312) 는 온도-의존 바이어스 전압 (Vbias(T)) 을 제공한다.
정류기 (320) 내에서, 저항기 (322) 는, Vbias(T) 전압을 수신하는 일단, 및 드레인이 Vdd 공급에 커플링되어 있는 NMOS 트랜지스터 (324) 의 게이트에 커플링된 타단을 갖는다. NMOS 트랜지스터 (324) 는 또한 그 게이트에서 입력 RF 신호를 수신하고, 그 소스에서 정류된 전압 (Vrectified) 을 제공한다. 입력 RF 신호는 도 2a 의 커패시터들 (222, 224 및 226) 및 도 3 의 저항기 (322) 에 의해 형성된 고역 통과 필터를 옵저빙 (observe) 한다. NMOS 트랜지스터 (324) 의 소스와 회로 그라운드 사이에는 커패시터 (328) 및 전류원 (326) 이 커플링된다. 전류원 (326) 은 온도-독립 (temperature-independent) 전류 (I2) 를 제공한다.
오프셋 제거기 (330) 내에서, op-amp (332) 는 단위 이득 버퍼로서 동작하며, 그 출력에 커플링된 반전 입력, 및 Vref 전압을 수신하는 비반전 입력을 갖는다. 또한 op-amp (334) 는 단위 이득 버퍼로서 동작하며, 그 출력에 커플링된 반전 입력 및 정류된 전압을 수신하는 비반전 입력을 갖는다. op-amp (332) 의 출력과 op-amp (340) 의 반전 입력 사이에는 저항기 (336) 가 커플링된다. op-amp (334) 의 출력과 op-amp (340) 의 비반전 입력 사이에는 저항기 (338) 가 커플링된다. op-amp (340) 의 반전 입력과 출력 사이에는 저항기 (342) 가 커플링되며, op-amp (340) 의 출력은 Vout 전압을 제공한다. op-amp (340) 의 비반전 입력과 회로 그라운드 사이에는 저항기 (344) 가 커플링된다.
벌크 바이어스 발생기 (350) 내에서, op-amp (352) 는 정류된 전압을 수신하는 비반전 입력, 및 NMOS 트랜지스터 (324) 에 대해 온도-의존 벌크 전압 (Vbulk(T)) 을 제공하는 출력을 갖는다. op-amp (352) 의 반전 입력과 출력 사이에는 저항기 (354) 가 커플링된다. Vdd 공급과 op-amp (352) 의 반전 입력 사이에는 전류원 (356) 이 커플링된다. op-amp (352) 의 반전 입력과 회로 그라운드 사이에는 전류원 (358) 이 커플링된다. 전류원 (356) 은 온도-독립 전류 (I3) 를 제공하고, 전류원 (358) 은 온도-의존 전류 (I4(T)) 를 제공한다.
입력 RF 신호의 존재 시에, NMOS 트랜지스터 (324) 는 정류 포워드-바이어싱된 다이오드 (rectifying forward-biased diode) 의 역할을 하며, 포지티브 정류된 전압을 획득하기 위해 커패시터 (328) 쪽으로 전하 (charge) 를 커뮤테이팅한다. 커패시터 (328) 로의 양방향 전하 전송을 행하기 위해, 전류원 (326) 은, 정류기 (320) 가 시변 파형 (time-varying waveform) 에 응답할 수 있도록 정전류 싱크 (constant current sink) 의 역할을 한다. 입력 RF 신호는 시스템 대역폭 내의 변조 주파수들의 연속성을 포함할 수도 있으며, 이는 일부 시스템의 경우에는 20MHz 까지일 수도 있다. 커패시터 (328) 의 커패시턴스 (C) 및 전류원 (326) 의 전류 (I2) 는, 입력 RF 신호에 대한 변조된 포락선의 최고의 진폭 및 전압의 변화율 (dv/dt) 이 추종 및 추적될 수 있도록 선택될 수도 있다. 커패시터 (328) 로부터의 전하 누설을 막기 위해, 커패시터 (328) 상의 결과의 정류된 전압이 높은 입력 임피던스 전압 버퍼 (334) 에 제공된다.
정류된 전압은 입력 RF 신호의 선형 함수이고 온도에 독립적인 것이 바람직하다. 정류된 전압의 DC 동작점은, NMOS 트랜지스터 (324) 의 게이트-소스 (gate-to-source) 전압 (Vgs) 에 의존하며, 이는 결국 IC 프로세스 및 온도에 대한 임계 전압 (Vt) 및 NMOS 트랜지스터 (324) 의 이동도 (mobility) 에 의존한다. 정류된 전압의 AC 성분은 소스에 대한 게이트에서의 입력 전압 및 DC 동작점에 기초하여 NMOS 트랜지스터 (324) 의 턴온 전위에 의존한다.
임계 전압은, MOS 트랜지스터가 턴온하기 시작하는 전압이다. 임계 전압 및 이동도는 통상적으로 온도 및 IC 프로세스에 대해 변한다. NMOS 트랜지스터 (324) 의 게이트는 저항기 (322) 를 경유한 Vbias(T) 전압으로 바이어싱된다. Vbias(T) 전압은, 온도에 따른 임계 전압 및 NMOS 트랜지스터 (324) 의 이동도의 변동 (variation) 을 보상하기 위해 온도에 따라 변한다. 이것은, 온도에 대한 변동이 적거나 변동이 없는 정류된 전압의 DC 동작점을 야기한다.
도 4 의 (a) 는 NMOS 트랜지스터 (324) 의 Vgs 전압의 플롯을 도시한다. Vgs 전압은 온도에 따라 네거티브 기울기를 갖는다. 그 기울기는 온도에 따른 임계 전압 및 NMOS 트랜지스터 (324) 의 이동도의 변동에 의존할 수도 있다. 온도 보상이 없으면, 정류된 전압은 Vgs 전압과 유사한 방식으로 온도에 대해 변할 수도 있다.
도 4 의 (b) 는 도 3 의 전류원 (316) 으로부터의 I1(T) 전류의 플롯을 도시한다. I1(T) 전류는 온도에 따라 포지티브 기울기를 갖는다. 그 기울기는, 정류된 전압에서의 온도 의존 변화의 제거를 달성하기 위해 제어될 수도 있다.
도 4 의 (c) 는 NMOS 트랜지스터 (324) 에 대한 Vbias(T) 전압의 플롯을 도시한다. Vbias(T) 전압은 온도에 따라 네거티브 기울기를 갖는다. Vbias(T) 전압의 기울기는 온도에 대한 변동을 상쇄시키기 위하여 Vgs 전압의 기울기와 매칭하도록 설계될 수도 있다. Vbias(T) 전압의 기울기는 Vgs 전압의 기울기와 매칭하도록 I1(T) 전류의 기울기에 따라 변화될 수도 있다.
도 4 의 (d) 는 온도 보상하는 NMOS 트랜지스터 (324) 의 소스 전압의 플롯을 도시한다. 소스 전압은 또한 입력 RF 신호가 없는 정류된 전압의 DC 동작점이다. Vbias(T) 전압은 온도에 따른 Vgs 전압의 변동 및 NMOS 트랜지스터 (324) 의 이동도의 변동을 카운터링한다. 이것은 그 후, 본질적으로 온도에 독립적인 정류된 전압을 야기할 수도 있다. 온도 보상이 없다면, 정류된 전압의 DC 동작점은 온도에 따라 감소할 것이다.
입력 RF 신호가 인가되지 않을 때, NMOS 트랜지스터 (324) 의 소스에서의 정류된 전압은, Vref 전압과 같은, NMOS 트랜지스터 (314) 의 소스에서의 전압과 대략 같다.
도 3 에 도시된 예시적인 설계에서, Vbias(T) 전압은 온도로 인한 변동을 보상하기 위해 입력 RF 신호 경로를 벗어나 생성되고 인가된다. 특히, Vbias(T) 전압은 저항기 (322) 를 통해 출력 회로 (150) 로부터 아이솔레이팅되며, 이는 비교적 높은 임피던스일 수도 있다. 따라서 Vbias(T) 전압은 신호 경로의 성능에 최소로 영향을 미치면서 온도에 대해 보상할 수도 있다.
오프셋 제거기 (330) 는 Vref 전압 및 정류된 전압을 수신하여 버퍼들 (332 및 334) 각각에 버퍼링한다. 오프셋 제거기 (330) 는 또한 정류된 전압에서 Vref 전압을 감산하고, 결과의 전압을 증폭시켜, Vout 전압을 제공한다. 버퍼들 (332 및 334) 은, 각각의 증폭기의 잔류 입력 오프셋 전압이 차동 증폭기 (340) 를 통해 제거될 수 있도록 매칭될 수도 있다. 증폭기 (340) 의 이득은 저항기들 (336, 338, 342 및 344) 의 R1 값 및 R2 값에 의해 결정된다. 이득은, Vdd 공급에 기초하여 이용가능한 전압 헤드룸을 이용함으로써 피크 검출기 (240a) 의 감도를 최대화하도록 설정될 수도 있다.
피크 검출기 (240) 는 출력 RF 신호의 스케일링된 버전인, 입력 RF 신호의 온도 독립 선형 함수에 기초하여 Vout 전압을 제공해야 한다. 피크 검출기 (240) 는, 전력 증폭기 (140) 가 공칭 로드 임피던스로 동작중이고 입력 RF 신호가 비교적 작을 때 캘리브레이팅될 수도 있다. 오버드라이브 조건에 대한 프로그램가능한 임계값들은 선형 함수에 기초하여 비교기 (260) 용으로 설정될 수도 있다. 따라서, 양자가 피크 검출기 (240) 의 선형 함수의 보다 정확한 특성화에 의해 달성될 수도 있는, 입력 RF 신호의 피크 전압의 보다 정확한 검출 및 보다 정확한 프로그램가능한 임계값들로 인해 오버드라이브 조건의 보다 정확한 검출이 달성될 수도 있다.
도 5 는 도 3 의 바이어스 전압 발생기 (310) 내의 전류원 (316) 의 일 예시적인 설계의 개략도를 도시한다. 전류원 (316) 내에서, NMOS 트랜지스터 (512) 는, 그 소스가 회로 그라운드에 커플링되어 있고, 그 게이트가 노드 A 에 커플링되어 있으며, 그 드레인이 NMOS 트랜지스터 (514) 의 소스에 커플링되어 있다. NMOS 트랜지스터 (514) 의 게이트 및 드레인은 노드 A 에 커플링된다. NMOS 트랜지스터들 (522, 532 및 542) 은, 그들 소스들이 회로 그라운드에 커플링되어 있고, 그들 게이트들이 함께 커플링되어 있다. NMOS 트랜지스터 (542) 의 드레인은 NMOS 트랜지스터 (314) 의 소스에 커플링된다. NMOS 트랜지스터 (524) 는, 그 소스가 NMOS 트랜지스터 (522) 의 드레인에 커플링되어 있고, 그 게이트가 노드 A 에 커플링되어 있으며, 그 드레인이 P-채널 MOS (PMOS) 트랜지스터 (526) 의 드레인에 커플링되어 있다. NMOS 트랜지스터 (534) 는, 그 소스가 NMOS 트랜지스터 (532) 의 드레인에 커플링되어 있고, 그 게이트가 노드 A 에 커플링되어 있다. Vdd 공급과 NMOS 트랜지스터 (534) 의 드레인 사이에는 전류원 (536) 이 커플링된다. PMOS 트랜지스터들 (516 및 526) 은, 그들 소스들이 Vdd 공급에 커플링되어 있고, 그들 게이트들이 함께, 그리고 PMOS 트랜지스터 (526) 의 드레인에 커플링되어 있다. PMOS 트랜지스터 (516) 의 드레인은 노드 A 에 커플링된다. Vref 전압은 NMOS 트랜지스터 (514) 의 소스에서 발생된다. Vref 전압이 NMOS 트랜지스터 (324) 의 MOS 레플리카에 의해 발생되기 때문에, 이것은 IC 프로세스 변동으로 인해 오프셋 제거기 (330) 로부터 일관된 Vout 전압을 유지하게 도울 수도 있다.
NMOS 트랜지스터들 (512 및 514) 은 NMOS 트랜지스터들 (524 및 534) 의 게이트들을 바이어싱하는 다이오드-접속된 셀프-바이어스 스테이지를 형성한다. NMOS 트랜지스터들 (532 및 534) 은 NMOS 트랜지스터들 (522 및 542) 의 게이트들을 바이어싱하는 캐스코드 전류 미러를 형성한다. op-amp (312) 의 피드백 동작을 통하여, NMOS 트랜지스터 (314) 의 소스에서의 전압은 매우 낮게 유지될 수도 있고 여전히 액티브일 수도 있다. 이 DC 동작 조건은 또한 NMOS 트랜지스터 (324) 의 소스에서 달성된다. 이것은 소정의 Vdd 전압에 대한 정류기 (320) 의 피크 검출 범위를 최대화할 수도 있다.
임계 전압/동작점은 NMOS 트랜지스터 (514) 에서의 Vgs 전압 강하에 기초하여 IC 프로세스에 대해 변할 수도 있다. NMOS 트랜지스터 (324) 는 NMOS 트랜지스터 (514) 에 매칭 (반드시 사이즈가 매칭될 필요는 없고, 유사한 전류 밀도에 관하여 매칭) 될 수도 있고, 그 후 NMOS 트랜지스터 (324) 의 소스에서 유사한 DC 전압 강하 또는 바이어스 전압의 변동을 관찰할 수도 있다.
도 6 은 도 3 의 전류원 (316) 내의 전류원 (536) 의 일 예시적인 설계의 개략도를 도시한다. 전류원 (536) 은 5 개의 전류 미러들 (610a 내지 610e) 을 포함한다. 각각의 전류 미러 (610) 는, 그들 소스들이 회로 그라운드나 Vdd 공급 중 어느 하나에 커플링되어 있고 그들 게이트들이 함께, 그리고 MOS 트랜지스터 (612) 의 드레인에 커플링되어 있는 2 개의 MOS 트랜지스터들 (612 및 614) 을 포함한다.
전류 미러들 (610a 내지 610b) 은 함께 커플링되며, 여기서 NMOS 트랜지스터 (614a) 의 드레인은 PMOS 트랜지스터 (612b) 의 드레인에 커플링된다. Vdd 공급과 NMOS 트랜지스터 (612a) 의 드레인 사이에는 전류원 (622) 이 커플링되며, 그 전류원 (622) 은 절대 온도에 비례하는 (PTAT) 전류 (Iptat) 를 제공한다. NMOS 트랜지스터들 (612a 및 614a) 은 동일한 사이즈를 갖고, PMOS 트랜지스터 (614b) 는 PMOS 트랜지스터 (612b) 의 사이즈의 M 배이며, 여기서 M 은 정수 값일 수도 있고 또는 비정수 값일 수도 있다. PMOS 트랜지스터 (614b) 는 온도-의존 전류 (Ia(T) = M × Iptat) 를 제공한다.
전류 미러들 (610c, 610d 및 610e) 은 함께 커플링되며, 여기서 NMOS 트랜지스터 (614c) 의 드레인은 PMOS 트랜지스터 (612d) 의 드레인에 커플링되고, PMOS 트랜지스터 (614d) 의 드레인은 NMOS 트랜지스터 (612e) 의 드레인에 커플링된다. Vdd 공급과 NMOS 트랜지스터 (612c) 의 드레인 사이에는 전류원 (624) 이 커플링되며, 그 전류원 (624) 은 전류 (Ibg) 를 제공한다. Ibg 전류는 대역갭 기준에 기초하여 발생될 수도 있으며, 따라서 온도에 독립적일 수도 있다. NMOS 트랜지스터들 (612c 및 614c) 은 동일한 사이즈를 갖고, NMOS 트랜지스터들 (612e 및 614e) 은 동일한 사이즈를 가지며, PMOS 트랜지스터 (614d) 는 PMOS 트랜지스터 (612d) 의 사이즈의 N 배이며, 여기서 N 은 정수 값일 수도 있고 또는 비정수 값일 수도 있다. NMOS 트랜지스터 (614e) 는 온도-독립 전류 (Ib = N × Ibg) 를 제공한다. 전류원 (536) 은 네트 전류 (net current) (I1(T) = Ia(T) - Ib) 를 제공한다. I1(T) 전류는 또한 다른 회로 설계들로 발생될 수도 있다.
도 7 은 도 6 의 전류원 (536) 내의 다양한 전류들의 플롯들을 도시한다. Iptat 전류는 온도의 선형 함수일 수도 있다. PMOS 트랜지스터 (614b) 로부터의 Ia(T) 전류는 또한 온도의 선형 함수일 수도 있지만 트랜지스터 사이즈비 M 에 기초하여 결정된 상이한 기울기를 가질 수도 있다. Ibg 전류 및 Ib 전류 양자는 온도의 상수 함수일 수도 있다. I1(T) 전류는 Ia(T) 전류의 시프팅된 버전일 수도 있으며, 여기서 시프트량은 Ib 전류에 의해 결정된다. 따라서 I1(T) 전류의 기울기는 전류 미러 (610b) 에 대한 트랜지스터 사이즈비 M 에 기초하여 제어될 수도 있다. I1(T) 의 인터셉트점 (intercept point) 은 전류 미러 (610d) 에 대한 트랜지스터 사이즈비 N 에 기초하여 제어될 수도 있다. 트랜지스터 사이즈비 (M 및 N) 는 도 3 의 정류기 (320) 에 의해 신호 피크의 온도-독립 검출을 달성하도록 선택될 수도 있다.
도 3 을 다시 참조하면, Vbias(T) 전압은 Vref 전압과 NMOS 트랜지스터 (314) 의 Vgs 전압을 더한 값과 같다. NMOS 트랜지스터 (324) 로부터의 정류된 전압은 Vref 전압과 같은 DC 성분 및 입력 RF 신호에 의해 결정된 AC 성분을 포함한다. 오프셋 제거기 (330) 내에서, Vref 전압 및 정류된 전압은 op-amp (332 및 334) 에 의해 버퍼링되고, 공통-모드 Vref 전압을 제거하는 차동 증폭기 (340) 를 통하여 더욱 구동된다. 도 3 은, Vref 전압이 op-amp (332) 의 비반전 입력에 인가되고 정류된 전압으로부터 제거되는 일 예시적인 설계를 도시한다. 다른 예시적인 설계에서, NMOS 트랜지스터 (324) 및 전류원 (326) 은 레플리케이팅될 수도 있고, Vbias(T) 전압은 레플리케이팅된 NMOS 트랜지스터의 게이트에 인가될 수도 있으며, 레플리케이팅된 NMOS 트랜지스터의 소스는 op-amp (332) 의 비반전 입력에 커플링될 수도 있다. 이것은 IC 프로세스 변동에 대한 NMOS 트랜지스터 (324) 의 임계 전압 변동으로 인해 Vout 전압의 DC 동작점의 시프트의 제거를 허용할 수도 있다.
벌크 바이어스 발생기 (350) 는 NMOS 트랜지스터 (324) 의 벌크에 인가되는, Vbulk(T) 전압을 발생시킨다. Vbulk(T) 전압은, NMOS 트랜지스터 (324) 의 벌크 및 소스가 고온에서 사실상 접속되게 한다. 이것은 고온에서의 더 빠른 동작 및 입력 RF 신호의 큰 신호 스윙을 제공할 것이며, 고온에서의 전자 이동도의 저하로 인해 NMOS 트랜지스터 (324) 의 내재적으로 더 느린 동작을 보상할 것이다.
도 8 은 벌크 바이어스 발생기 (350) 의 동작을 도시한다. 정류된 전압은 op-amp (352) 의 비반전 입력에 커플링되고, 정류된 전압에 의해 결정된 가변 전압 레벨을 갖는 Vbulk(T) 전압을 발생시키는데 이용된다. Vbulk(T) 전압은 또한 필터링될 수도 있다.
도 9 는 Vbulk(T) 전압 대 온도의 플롯을 도시한다. 고온 (예를 들어, 125℃) 에서, 전류원 (356) 으로부터의 I3 전류는 전류원 (358) 으로부터의 I4(T) 전류와 대략 같다. 저항기 (354) 를 통하여 흐르는 전류는 적거나 없으며 (또는 I5
Figure 112012004393095-pct00001
0), op-amp (352) 는 전압 팔로워 (voltage follower) 로서 동작하고, Vbulk(T) 전압은 op-amp (352) 의 비반전 입력에 인가되는 정류된 전압과 대략 같다. NMOS 트랜지스터 (324) 의 벌크는 그 후 정류된 전압을 추적할 것이며, NMOS 트랜지스터 (324) 의 벌크 및 소스는 사실상 접속될 것이다. 저온 (예를 들어, -30℃) 에서, 전류원 (356) 으로부터의 I3 전류는 전류원 (358) 으로부터의 I4(T) 전류보다 크다. 전류 (I5 = I3 - I4(T)) 는 저항기 (354) 를 통하여 흐르고, Vbulk(T) 전압은 저항기 (354) 를 통한 전압 강하 (R × I5) 에 의해 감소된다. NMOS 트랜지스터 (324) 의 벌크는 그 후 저온에서, 거의 그라운드로 바이어싱되거나, 또는 NMOS 트랜지스터 (324) 의 소스에서의 전압보다 더 낮을 것이다.
도 10 은 Vrf_inp 신호 및 Vrf_inn 신호를 포함하는 차동 입력 RF 신호에 대한 도 2b 의 피크 검출기 (240b) 의 일 예시적인 설계의 개략도를 도시한다. 이 예시적인 설계에서, 피크 검출기 (240b) 는 정류기 (321) 및 오프셋 제거기 (330) 를 포함한다. 피크 검출기 (240b) 는 도 3 의 바이어스 전압 발생기 (310) 및 벌크 바이어스 발생기 (350) 를 더 포함하며, 이들은 단순화를 위해 도 10 에 도시되지 않는다.
정류기 (321) 는 NMOS 트랜지스터들 (324a 및 324b) 로 구현되는 차동 쌍 (323) 을 포함한다. NMOS 트랜지스터들 (324a 및 324b) 의 소스들은 함께 커플링되고, 드레인들은 Vdd 공급에 커플링된다. NMOS 트랜지스터 (324a) 의 게이트는 Vrf_inp 신호를 수신하고, NMOS 트랜지스터 (324b) 의 게이트는 Vrf_inn 신호를 수신한다. 저항기들 (322a 및 322b) 은 Vbias(T) 전압을 수신하는 일단, 및 NMOS 트랜지스터들 (324a 및 324b) 의 게이트들 각각에 커플링된 타단을 갖는다. 커패시터 (328) 및 전류원 (326) 은 병렬로, 그리고 NMOS 트랜지스터들 (324a 및 324b) 의 소스들과 회로 그라운드 사이에 커플링된다. NMOS 트랜지스터들 (324a 및 324b) 의 소스들은 정류된 전압 (Vrectified) 을 제공한다.
오프셋 제거기 (330) 는 정류기 (321) 로부터 Vrectified 전압을, 그리고 Vref 전압을 수신하고, Vout 전압을 제공한다. 바이어스 전압 발생기 (310) 는 Vbias(T) 전압을 발생시키고, 그 Vbias(T) 전압은 각각, 저항기들 (322a 및 322b) 을 통해 NMOS 트랜지스터들 (324a 및 324b) 의 게이트들에 제공된다. 벌크 바이어스 발생기 (350) 는 Vbulk(T) 전압을 발생시키며, 그 Vbulk(T) 전압은 NMOS 트랜지스터들 (324a 및 324b) 의 벌크에 제공된다.
일 예시적인 설계에서, 장치는 바이어스 전압 발생기 및 제 1 MOS 트랜지스터, 예를 들어, 도 3 의 바이어스 전압 발생기 (310) 및 NMOS 트랜지스터 (324) 를 포함할 수도 있다. 바이어스 전압 발생기는 온도의 함수로서 바이어스 전압 (예를 들어, Vbias(T)) 을 제공할 수도 있다. 제 1 MOS 트랜지스터는 입력 RF 신호 및 바이어스 전압을 수신할 수도 있고, 정류된 신호를 제공할 수도 있다. 정류된 신호는 입력 RF 신호의 선형 함수일 수도 있으며, 바이어스 전압으로 인해 온도에 따라 감소된 편차를 가질 수도 있다. 바이어스 전압 발생기와 제 1 MOS 트랜지스터의 게이트 사이에는 저항기가 커플링될 수도 있다. 저항기는 바이어스 전압을 제 1 MOS 트랜지스터에 제공할 수도 있고, 또한 바이어스 전압 발생기와 입력 RF 신호 사이에 아이솔레이션을 제공할 수도 있다. 제 1 MOS 트랜지스터의 소스에는 커패시터 (예를 들어, 커패시터 (328)) 가 커플링될 수도 있으며, 그 커패시터는 정류된 신호를 제공할 수도 있다. 그 커패시터와 병렬로 전류원 (예를 들어, 전류원 (326)) 이 커플링될 수도 있다. 커패시터 및 전류원은 입력 RF 신호의 대역폭에 기초하여 선택된 값들을 가질 수도 있다.
일 예시적인 설계에서, 바이어스 전압 발생기는, 예를 들어, 도 3 에 도시한 바와 같이, op-amp, 제 2 MOS 트랜지스터 및 전류원을 포함할 수도 있다. op-amp 는 기준 전압을 수신하는 비반전 입력, 및 바이어스 전압을 제공하는 출력을 가질 수도 있다. 제 2 MOS 트랜지스터는, 그 게이트가 op-amp 의 출력에 커플링되어 있고, 그 소스가 op-amp 의 반전 입력에 커플링되어 있다. 전류원은 제 2 MOS 트랜지스터의 소스에 커플링될 수도 있다. 일 예시적인 설계에서, 전류원은 제 1 전류원 및 제 2 전류원, 예를 들어, 도 6 의 전류원들 (622 및 624) 을 포함할 수도 있다. 제 1 전류원은 온도의 함수로서 제 1 전류 (예를 들어, Iptat) 를 제공할 수도 있다. 제 2 전류원은 온도의 함수가 아닌 제 2 전류 (예를 들어, Ibg) 를 제공할 수도 있다. 바이어스 전압은 제 1 전류 및 제 2 전류에 의존할 수도 있다. 바이어스 전압 발생기는 온도-의존 전류 (예를 들어, I1(T)) 에 기초하여 바이어스 전압을 발생시킬 수도 있으며, 이는 온도에 따라 정류된 신호에서의 편차를 감소시키도록 선택된 기울기를 가질 수도 있다. 온도-의존 전류는, 제 1 전류 및 제 2 전류에 기초하여, 가능하다면, 온도-의존 전류에 대한 원하는 기울기 및 인터셉트점을 획득하기 위한 스케일링에 따라 발생될 수도 있다.
일 예시적인 설계에서, 오프셋 제거기가 제 1 MOS 트랜지스터에 커플링될 수도 있으며, 정류된 신호로부터 기준 전압을 제거하고 출력 전압을 제공할 수도 있다. 출력 전압은 입력 RF 신호의 선형 함수일 수도 있으며, 바이어스 전압으로 인해 온도에 따라 감소된 편차를 가질 수도 있다. 다른 MOS 트랜지스터 (이는 제 1 MOS 트랜지스터의 레플리카일 수도 있다) 가 오프셋 제거기에 대한 기준 신호를 발생시킬 수도 있다. 오프셋 제거기는 출력 신호의 범위를 확장하는 이득을 제공할 수도 있다.
일 예시적인 설계에서, 벌크 바이어스 발생기가 온도의 함수로서 벌크 전압을 발생시킬 수도 있다. 벌크 전압은 제 1 MOS 트랜지스터의 벌크에 인가될 수도 있다. 벌크 전압은, 증가된 온도에서의 제 1 MOS 트랜지스터의 동작 속도를 향상시키기 위해, 점진적으로 증가된 온도에 대해 제 1 MOS 트랜지스터에 대한 벌크-소스 (bulk-to-source) 전압을 점진적으로 감소하도록 할 수도 있다. 벌크 바이어스 발생기는 벌크 전압을 제공하는 op-amp, 제 1 전류원 및 제 2 전류원, 및 op-amp 의 반전 입력과 출력 사이에 커플링된 저항기를 포함할 수도 있다. 제 1 전류원은 op-amp 의 반전 입력에 커플링될 수도 있고, 온도에 독립적인 제 1 전류 (예를 들어, I3) 를 제공할 수도 있다. 제 2 전류원은 op-amp 의 반전 입력에 커플링될 수도 있고, 온도의 함수로서 제 2 전류 (예를 들어, I4(T)) 를 제공할 수도 있다.
전력 증폭기가 출력 RF 신호를 제공할 수도 있다. 다중 커패시터들이 직렬로 커플링될 수도 있고, 출력 RF 신호를 수신하고 입력 RF 신호를 제공할 수도 있다. 다중 커패시터들은 분압기를 형성할 수도 있으며, 입력 RF 신호로서 출력 RF 신호의 감쇠된 버전을 제공할 수도 있다.
차동 설계의 경우, 예를 들어, 도 10 에 도시한 바와 같이, 제 2 MOS 트랜지스터 (예를 들어, NMOS 트랜지스터 (324b)) 가 차동 쌍으로서 제 1 NMOS 트랜지스터에 커플링될 수도 있고, 상보형 입력 RF 신호 및 바이어스 전압을 수신할 수도 있으며, 정류된 신호를 제공할 수도 있다. 오프셋 제거기는 차동 쌍으로부터 정류된 신호를 수신할 수도 있고, 출력 전압을 제공할 수도 있다.
DAC 가 디지털 제어를 수신하고 임계 전압을 발생시킬 수도 있다. 비교기가 임계 전압 및 출력 전압을 수신하고, 출력 전압을 임계 전압과 비교하며, 그 비교 결과에 기초하여 상태 신호를 제공할 수도 있다. DAC 는 디지털 제어에 기초하여 결정된 프로그램가능한 임계 전압을 제공할 수도 있다.
도 11 은 피크 검출을 수행하기 위한 프로세스 (1100) 의 일 예시적인 설계를 도시한다. 입력 RF 신호를 획득하기 위해 전력 증폭기로부터의 출력 RF 신호를 용량적으로 분할할 수도 있다 (블록 1112). 온도의 함수로서 바이어스 전압 (예를 들어, Vbias(T)) 을 발생시킬 수도 있다 (블록 1114). MOS 트랜지스터를 바이어스 전압으로 바이어싱할 수도 있다 (블록 1116). 정류된 신호를 획득하기 위해 입력 RF 신호를 MOS 트랜지스터로 정류할 수도 있다 (블록 1118). 정류된 신호는 입력 RF 신호의 선형 함수일 수도 있으며, 바이어스 전압으로 인해 온도에 따라 감소된 편차를 가질 수도 있다. 블록 1112 의 일 예시적인 설계에서, 바이어스 전압은 온도에 따라 정류된 신호에서의 편차를 감소시키기 위해 선택된 기울기를 갖는 온도-의존 전류 (예를 들어, I1(T)) 에 기초하여 발생될 수도 있다. 바이어스 전압은 온도-의존 전류 (예를 들어, Iptat 또는 Ia(T)) 및 온도-독립 전류 (예를 들어, Ibg 또는 Ib) 에 기초하여 발생될 수도 있다.
온도의 함수로서 벌크 전압을 발생시키고 (블록 1120), MOS 트랜지스터의 벌크에 인가할 수도 있다 (블록 1122). 출력 신호를 획득하기 위해 기준 전압을 정류된 신로로부터 제거할 수도 있다 (블록 1124). 출력 신호는 입력 RF 신호의 선형 함수일 수도 있으며, 바이어스 전압으로 인해 온도에 따라 감소된 편차를 가질 수도 있다. 출력 신호를 임계 전압과 비교하여 입력 RF 신호의 신호 레벨을 나타내는 상태 신호를 발생시킬 수도 있다 (블록 1126).
여기에 설명된 검출 회로는 IC, 아날로그 IC, RFIC, 혼합-신호 IC, ASIC, 인쇄 회로 기판 (PCB), 전자 디바이스 등 상에 구현될 수도 있다. 검출 회로는 또한 CMOS, NMOS, PMOS, 바이폴라 정션 트랜지스터 (BJT), 바이폴라 CMOS (BiCMOS), 실리콘 게르마늄 (SiGe), 갈륨 비소 (GaAs) 등과 같은 다양한 IC 프로세스 기술들로 제작될 수도 있다.
여기에 설명된 검출 회로를 구현하는 장치는 스탠드-얼론 디바이스일 수도 있고, 또는 대형 디바이스의 일부일 수도 있다. 디바이스는 (i) 스탠드-얼론 IC, (ii) 데이터 및/또는 명령들을 저장하기 위해 메모리 IC들을 포함할 수도 있는 하나 이상의 IC들의 세트, (iii) RF 수신기 (RFR) 또는 RF 송신기/수신기 (RTR) 와 같은 RFIC, (iv) 이동국 모뎀 (MSM) 과 같은 ASIC, (v) 다른 디바이스들 내에 임베딩될 수도 있는 모듈, (vi) 수신기, 셀룰러폰, 무선 디바이스, 핸드셋 또는 모바일 유닛, (vii) 등등일 수도 있다.
하나 이상의 예시적인 설계들에서, 상기 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에 구현될 수도 있다. 소프트웨어에 구현한 경우, 그 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장 또는 송신될 수도 있다. 컴퓨터 판독가능 매체는 일 장소로부터 타 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함하는 통신 매체와 컴퓨터 저장 매체 양자를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수도 있다. 제한이 아닌 일 예로, 이러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 운반 또는 저장하는데 이용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속이 컴퓨터 판독가능 매체라 적절히 불리게 된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스티드 페어, 디지털 가입자 회선 (DSL), 또는 적외선, 무선 및 마이크로파와 같은 무선 기술들을 이용하여 웹사이트, 서버 또는 다른 원격 소스로부터 송신된다면, 매체의 정의에는, 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 적외선, 무선 및 마이크로파와 같은 무선 기술들이 포함된다. 디스크 (disk) 및 디스크 (disc) 는, 여기에 사용한 바와 같이, 콤팩트 디스크 (compact disc; CD), 레이저 디스크 (laser disc), 광학 디스크 (optical disc), 디지털 다기능 디스크 (digital versatile disc; DVD), 플로피 디스크 (floppy disk) 및 블루-레이 디스크 (blu-ray disc) 를 포함하며, 여기서 디스크 (disk) 는 보통 데이터를 자기적으로 재생시키는 한편, 디스크 (disc) 는 레이저를 이용하여 데이터를 광학적으로 재생시킨다. 상기의 조합이 또한 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.
본 개시물의 이전 설명은 당업자로 하여금 본 개시물을 실시 또는 이용할 수 있게 하기 위해 제공된다. 본 개시물에 대한 다양한 변형은 당업자에게 쉽게 명백할 것이며, 여기에 정의된 일반적인 원리는 본 개시물의 범위로부터의 일탈 없이 다른 변동물에 적용될 수도 있다. 따라서, 본 개시물은 여기에 설명된 예들 및 설계들로 제한되는 것으로 의도되지 않고, 여기에 개시된 원리 및 신규한 특징에 부합하는 최광의 범위를 따르게 될 것이다.

Claims (26)

  1. 온도의 함수로서 바이어스 전압을 제공하는 바이어스 전압 발생기; 및
    입력 무선 주파수 (radio frequency; RF) 신호 및 상기 바이어스 전압을 수신하고 정류된 신호를 제공하는 제 1 금속 산화물 반도체 (metal oxide semiconductor; MOS) 트랜지스터를 포함하며,
    상기 정류된 신호는, 상기 입력 RF 신호의 선형 함수이고 상기 바이어스 전압으로 인해 온도에 따라 감소된 편차를 갖고,
    상기 바이어스 전압 발생기는, 기준 전압을 수신하는 비반전 (non-inverting) 입력, 및 상기 바이어스 전압을 제공하는 출력을 갖는 연산 증폭기 (op-amp)를 포함하는, 피크를 검출하는 장치.
  2. 제 1 항에 있어서,
    상기 바이어스 전압 발생기와 상기 제 1 MOS 트랜지스터의 게이트 사이에 커플링된 저항기를 더 포함하며,
    상기 바이어스 전압은 상기 저항기를 통해 상기 제 1 MOS 트랜지스터에 제공되는, 피크를 검출하는 장치.
  3. 제 1 항에 있어서,
    상기 바이어스 전압 발생기는,
    상기 op-amp 의 상기 출력에 커플링된 게이트 및 상기 op-amp 의 반전 (inverting) 입력에 커플링된 소스를 갖는 제 2 MOS 트랜지스터, 및
    상기 제 2 MOS 트랜지스터의 상기 소스에 커플링된 전류원을 더 포함하는, 피크를 검출하는 장치.
  4. 제 3 항에 있어서,
    상기 전류원은,
    온도의 함수로서 제 1 전류를 제공하는 제 1 전류원, 및
    온도의 함수가 아닌 제 2 전류를 제공하는 제 2 전류원을 포함하며,
    상기 바이어스 전압은 상기 제 1 전류 및 상기 제 2 전류에 기초하여 발생되는, 피크를 검출하는 장치.
  5. 제 1 항에 있어서,
    상기 바이어스 전압 발생기는, 온도에 따라 상기 정류된 신호에서의 편차를 감소시키기 위해 선택된 기울기를 갖는 온도-의존 (temperature-dependent) 전류에 기초하여 상기 바이어스 전압을 발생시키는, 피크를 검출하는 장치.
  6. 제 1 항에 있어서,
    상기 제 1 MOS 트랜지스터에 커플링되고, 상기 정류된 신호로부터 기준 전압을 제거하고 출력 신호를 제공하는 오프셋 제거기 (offset canceller) 를 더 포함하며,
    상기 출력 신호는, 상기 입력 RF 신호의 선형 함수이고 상기 바이어스 전압으로 인해 온도에 따라 감소된 편차를 갖는, 피크를 검출하는 장치.
  7. 제 6 항에 있어서,
    상기 오프셋 제거기에 대한 기준 신호를 발생시키며, 상기 제 1 MOS 트랜지스터의 레플리카 (replica) 인 제 2 MOS 트랜지스터를 더 포함하는, 피크를 검출하는 장치.
  8. 제 6 항에 있어서,
    상기 오프셋 제거기는 또한, 상기 출력 신호의 범위를 확장하는 이득을 제공하는, 피크를 검출하는 장치.
  9. 제 1 항에 있어서,
    온도의 함수로서 벌크 전압을 발생시키는 벌크 바이어스 발생기를 더 포함하며,
    상기 벌크 전압은 상기 제 1 MOS 트랜지스터의 벌크에 인가되는, 피크를 검출하는 장치.
  10. 제 9 항에 있어서,
    상기 벌크 전압은, 증가된 온도에서의 상기 제 1 MOS 트랜지스터의 동작 속도를 향상시키기 위해, 점진적으로 증가된 온도에 대해 상기 제 1 MOS 트랜지스터에 대한 벌크-소스 (bulk-to-source) 전압을 점진적으로 감소시키는, 피크를 검출하는 장치.
  11. 제 9 항에 있어서,
    상기 벌크 바이어스 발생기는,
    상기 벌크 전압을 제공하는 연산 증폭기 (op-amp),
    상기 op-amp 의 반전 입력에 커플링되고, 온도에 독립적인 제 1 전류를 제공하는 제 1 전류원,
    상기 op-amp 의 상기 반전 입력에 커플링되고, 온도의 함수로서 제 2 전류를 제공하는 제 2 전류원, 및
    상기 op-amp 의 상기 반전 입력과 출력 사이에 커플링된 저항기를 포함하는, 피크를 검출하는 장치.
  12. 제 1 항에 있어서,
    상기 제 1 MOS 트랜지스터의 소스에 커플링되고, 상기 정류된 신호를 제공하는 커패시터, 및
    상기 커패시터와 병렬로 커플링된 전류원을 더 포함하는, 피크를 검출하는 장치.
  13. 제 1 항에 있어서,
    상기 제 1 MOS 트랜지스터에 차동 쌍으로서 커플링되고, 상보형 입력 RF 신호 및 상기 바이어스 전압을 수신하며, 상기 정류된 신호를 제공하는 제 2 MOS 트랜지스터를 더 포함하는, 피크를 검출하는 장치.
  14. 제 1 항에 있어서,
    직렬로 커플링되고, 출력 RF 신호를 수신하며, 상기 입력 RF 신호를 제공하는 다중 커패시터들을 더 포함하며,
    상기 다중 커패시터들은 분압기 (voltage divider) 를 형성하고, 상기 입력 RF 신호로서 상기 출력 RF 신호의 감쇠된 버전을 제공하는, 피크를 검출하는 장치.
  15. 제 1 항에 있어서,
    출력 RF 신호를 제공하는 전력 증폭기를 더 포함하며,
    상기 입력 RF 신호는 상기 출력 RF 신호의 감쇠된 버전인, 피크를 검출하는 장치.
  16. 제 1 항에 있어서,
    디지털 제어를 수신하고 임계 전압을 발생시키는 디지털-아날로그 변환기 (digital-to-analog converter; DAC); 및
    상기 DAC 에 커플링되고, 상기 임계 전압 및 상기 정류된 신호에 기초하여 발생된 출력 신호를 수신하고, 상기 출력 신호를 상기 임계 전압과 비교하며, 그 비교 결과에 기초하여 상태 신호를 제공하는 비교기를 더 포함하는, 피크를 검출하는 장치.
  17. 제 16 항에 있어서,
    상기 DAC 는 상기 디지털 제어에 기초하여 결정된 프로그램가능한 임계 전압을 제공하는, 피크를 검출하는 장치.
  18. 출력 무선 주파수 (radio frequency; RF) 신호를 제공하는 전력 증폭기; 및
    상기 출력 RF 신호에 기초하여 발생된 입력 RF 신호를 수신하는 피크 검출기를 포함하며,
    상기 피크 검출기는,
    온도의 함수로서 바이어스 전압을 제공하는 바이어스 전압 발생기, 및
    상기 입력 RF 신호 및 상기 바이어스 전압을 수신하고 정류된 신호를 제공하는 금속 산화물 반도체 (metal oxide semiconductor; MOS) 트랜지스터를 포함하며,
    상기 정류된 신호는, 상기 입력 RF 신호의 선형 함수이고 상기 바이어스 전압으로 인해 온도에 따라 감소된 편차를 갖고,
    상기 바이어스 전압 발생기는, 기준 전압을 수신하는 비반전 (non-inverting) 입력, 및 상기 바이어스 전압을 제공하는 출력을 갖는 연산 증폭기 (op-amp)를 포함하는, 무선 디바이스.
  19. 제 18 항에 있어서,
    상기 피크 검출기는,
    상기 MOS 트랜지스터에 커플링되고, 상기 정류된 신호로부터 기준 전압을 제거하고 출력 신호를 제공하는 오프셋 제거기 (offset canceller) 를 더 포함하며,
    상기 출력 신호는, 상기 입력 RF 신호의 선형 함수이고 상기 바이어스 전압으로 인해 온도에 따라 감소된 편차를 갖는, 무선 디바이스.
  20. 제 18 항에 있어서,
    상기 피크 검출기는,
    온도의 함수로서 벌크 전압을 발생시키는 벌크 바이어스 발생기를 더 포함하며,
    상기 벌크 전압은 상기 MOS 트랜지스터의 벌크에 인가되는, 무선 디바이스.
  21. 온도의 함수로서 바이어스 전압을 발생시키는 단계;
    상기 바이어스 전압으로 금속 산화물 반도체 (metal oxide semiconductor; MOS) 트랜지스터를 바이어싱하는 단계; 및
    정류된 신호를 획득하기 위해 상기 MOS 트랜지스터로 입력 무선 주파수 (radio frequency; RF) 신호를 정류하는 단계를 포함하며,
    상기 정류된 신호는, 상기 입력 RF 신호의 선형 함수이고 상기 바이어스 전압으로 인해 온도에 따라 감소된 편차를 갖고,
    상기 바이어스 전압을 발생시키는 단계는, 연산 증폭기로부터 상기 바이어스 전압을 출력하는 단계를 포함하는, 피크를 검출하는 방법.
  22. 제 21 항에 있어서,
    상기 바이어스 전압을 발생시키는 단계는,
    상기 바이어스 전압을 온도-의존 (temperature-dependent) 전류 및 온도-독립 (temperature-independent) 전류에 기초하여 발생시키는 단계를 포함하는, 피크를 검출하는 방법.
  23. 제 21 항에 있어서,
    출력 신호를 획득하기 위해 상기 정류된 신호로부터 기준 전압을 제거하는 단계를 더 포함하며,
    상기 출력 신호는, 상기 입력 RF 신호의 선형 함수이고 상기 바이어스 전압으로 인해 온도에 따라 감소된 편차를 갖는, 피크를 검출하는 방법.
  24. 제 21 항에 있어서,
    온도의 함수로서 벌크 전압을 발생시키는 단계; 및
    상기 벌크 전압을 상기 MOS 트랜지스터의 벌크에 인가하는 단계를 더 포함하는, 피크를 검출하는 방법.
  25. 제 21 항에 있어서,
    상기 입력 RF 신호를 획득하기 위해 전력 증폭기로부터의 출력 RF 신호를 용량적으로 분할하는 단계를 더 포함하는, 피크를 검출하는 방법.
  26. 온도의 함수로서 바이어스 전압을 발생시키는 수단; 및
    정류된 신호를 획득하기 위해 입력 무선 주파수 (radio frequency; RF) 신호를 정류하는 수단을 포함하며,
    상기 정류하는 수단은 상기 바이어스 전압으로 바이어싱되고, 상기 정류된 신호는, 상기 입력 RF 신호의 선형 함수이고 상기 바이어스 전압으로 인해 온도에 따라 감소된 편차를 갖고,
    상기 바이어스 전압을 발생시키는 수단은, 연산 증폭기로부터 상기 바이어스 전압을 출력하는 수단을 포함하는, 피크를 검출하는 장치.
KR1020127001355A 2009-06-18 2010-06-18 피크를 검출하는 방법, 장치 및 무선 디바이스 KR101384825B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/487,549 US8688060B2 (en) 2009-06-18 2009-06-18 Detection circuit for overdrive conditions in a wireless device
US12/487,549 2009-06-18
PCT/US2010/039275 WO2010148369A1 (en) 2009-06-18 2010-06-18 Detection circuit for overdrive conditions in a wireless device

Publications (2)

Publication Number Publication Date
KR20120028984A KR20120028984A (ko) 2012-03-23
KR101384825B1 true KR101384825B1 (ko) 2014-04-15

Family

ID=42676823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127001355A KR101384825B1 (ko) 2009-06-18 2010-06-18 피크를 검출하는 방법, 장치 및 무선 디바이스

Country Status (6)

Country Link
US (1) US8688060B2 (ko)
EP (1) EP2443742B1 (ko)
JP (1) JP5405661B2 (ko)
KR (1) KR101384825B1 (ko)
CN (1) CN102460957B (ko)
WO (1) WO2010148369A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624678B2 (en) 2010-12-05 2014-01-07 Rf Micro Devices (Cayman Islands), Ltd. Output stage of a power amplifier having a switched-bulk biasing and adaptive biasing
US8629725B2 (en) 2010-12-05 2014-01-14 Rf Micro Devices (Cayman Islands), Ltd. Power amplifier having a nonlinear output capacitance equalization
US8766724B2 (en) 2010-12-05 2014-07-01 Rf Micro Devices (Cayman Islands), Ltd. Apparatus and method for sensing and converting radio frequency to direct current
US8604873B2 (en) 2010-12-05 2013-12-10 Rf Micro Devices (Cayman Islands), Ltd. Ground partitioned power amplifier for stable operation
CN102201791B (zh) * 2011-06-10 2013-06-05 无锡友达电子有限公司 Ab类音频功放功率保护装置
US8843083B2 (en) 2012-07-09 2014-09-23 Rf Micro Devices (Cayman Islands), Ltd. CMOS switching circuitry of a transmitter module
US8731490B2 (en) 2012-07-27 2014-05-20 Rf Micro Devices (Cayman Islands), Ltd. Methods and circuits for detuning a filter and matching network at the output of a power amplifier
US9093969B2 (en) 2012-08-15 2015-07-28 Skyworks Solutions, Inc. Systems, circuits and methods related to controllers for radio-frequency power amplifiers
US9154079B2 (en) * 2012-10-24 2015-10-06 Qualcomm Incorporated Threshold tracking bias voltage for mixers
DE102013200937A1 (de) * 2013-01-22 2014-07-24 Robert Bosch Gmbh Vorrichtung zur Regelung eines Energiesystems und Verfahren zum Betrieb eines Energiesystems
US9077445B2 (en) 2013-07-10 2015-07-07 Qualcomm Incorporated Temperature compensated RF peak detector
US9362895B2 (en) 2014-09-05 2016-06-07 Samsung Electronics Co., Ltd Apparatus and method for hybrid differential envelope detector and full-wave rectifier
US10168443B2 (en) 2014-11-17 2019-01-01 Stmicroelectronics S.R.L. System for interfacing an LC sensor, related method and computer program product
KR101813784B1 (ko) 2016-02-04 2017-12-29 연세대학교 산학협력단 데이터 신호의 진폭을 이용한 광 변조기의 바이어스 제어 장치 및 방법
US9848140B2 (en) * 2016-03-31 2017-12-19 Omnivision Technologies, Inc. Horizontal banding reduction with ramp generator isolation in an image sensor
RU2674927C1 (ru) * 2017-04-12 2018-12-13 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет "(ЮЗГУ) Неинвертирующий повторитель напряжения
KR102454810B1 (ko) * 2017-05-26 2022-10-13 삼성전기주식회사 옵셋 제거 기능을 갖는 엔벨로프-추적 전류 바이어스 회로
KR102571616B1 (ko) * 2018-12-06 2023-08-29 에스케이하이닉스 주식회사 슈도 극저온 온도 센싱부 및 전압 공급부를 갖는 슈도 극저온용 반도체 소자 및 반도체 스택
RU2708687C1 (ru) * 2019-02-06 2019-12-11 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") Многофункциональный пиковый детектор
EP3934557A4 (en) * 2019-03-08 2023-10-18 Covidien LP METHODS FOR ANALOG TEMPERATURE COMPENSATION OF BIAS AND OFFSETS OF A DIFFERENTIAL SENSOR
US11271664B1 (en) 2019-07-16 2022-03-08 Xilinx, Inc. Loss of signal detection
KR20220003309A (ko) 2020-07-01 2022-01-10 삼성전자주식회사 객체의 근접 여부를 감지하는 방법 및 이를 지원하는 전자 장치
US11165365B1 (en) * 2020-09-16 2021-11-02 Beken Corporation RF power rectifier circuit
CN116547908A (zh) * 2020-11-25 2023-08-04 美国亚德诺半导体公司 放大器的频率补偿
CN113824407B (zh) * 2021-11-23 2022-02-15 广州慧智微电子股份有限公司 一种功率放大器的保护电路和保护方法
US12132451B2 (en) * 2022-01-24 2024-10-29 Micron Technology, Inc. Current tracking bulk voltage generator
US11894866B2 (en) 2022-03-09 2024-02-06 Apple Inc. Split input amplifier for protection from DC offset

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070066250A1 (en) * 2005-09-22 2007-03-22 Kyoichi Takahashi Electronic parts for high frequency power amplifier and wireless communication device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06252669A (ja) 1993-03-01 1994-09-09 Fujitsu Ltd 出力整合回路およびマイクロ波増幅器
JPH0946141A (ja) 1995-07-27 1997-02-14 Nec Eng Ltd バイアス回路
JPH11299114A (ja) * 1998-04-16 1999-10-29 Nec Shizuoka Ltd 移動体電話機
US6636099B2 (en) * 2001-09-06 2003-10-21 Maxim Integtated Products, Inc. Logarithmic amplifier with temperature compensated detection scheme
CN1233901C (zh) * 2002-07-23 2005-12-28 常州天马集团有限公司 非织造增强型压敏式土工格栅
JP4160365B2 (ja) 2002-11-07 2008-10-01 株式会社ルネサステクノロジ 高周波電力増幅用電子部品および無線通信システム
JP2005197860A (ja) 2004-01-05 2005-07-21 Renesas Technology Corp 高周波電力増幅回路
JP2006013753A (ja) * 2004-06-24 2006-01-12 Renesas Technology Corp 無線通信システムおよび半導体集積回路
JP2006140228A (ja) 2004-11-10 2006-06-01 Matsushita Electric Ind Co Ltd Ｍｏｓトランジスタ回路
US7469133B2 (en) * 2006-04-19 2008-12-23 Silicon Storage Technology, Inc. Radio frequency power detector
JP2008167017A (ja) 2006-12-27 2008-07-17 Renesas Technology Corp 電力増幅・検波回路及びそれを用いた送信器、送受信器
US7659707B2 (en) * 2007-05-14 2010-02-09 Hittite Microwave Corporation RF detector with crest factor measurement
JP5277592B2 (ja) 2007-08-30 2013-08-28 富士ゼロックス株式会社 圧電ヘッド駆動制御装置及び圧電ヘッド駆動制御プログラム
US7852063B2 (en) * 2008-06-04 2010-12-14 Silicon Storage Technology, Inc. Integrated power detector with temperature compensation for fully-closed loop control

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070066250A1 (en) * 2005-09-22 2007-03-22 Kyoichi Takahashi Electronic parts for high frequency power amplifier and wireless communication device

Also Published As

Publication number Publication date
WO2010148369A1 (en) 2010-12-23
US20100321096A1 (en) 2010-12-23
JP2012531119A (ja) 2012-12-06
US8688060B2 (en) 2014-04-01
EP2443742A1 (en) 2012-04-25
JP5405661B2 (ja) 2014-02-05
CN102460957A (zh) 2012-05-16
EP2443742B1 (en) 2016-11-23
KR20120028984A (ko) 2012-03-23
CN102460957B (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
KR101384825B1 (ko) 피크를 검출하는 방법, 장치 및 무선 디바이스
EP2470918B1 (en) High linear fast peak detector
US9559639B2 (en) Protection circuit for power amplifier
JP5345735B2 (ja) 可変制御電圧を有するスイッチ
US8514015B2 (en) Amplifier with programmable off voltage
US8305145B2 (en) Receiving circuit
EP2340612A1 (en) Amplifier with gain expansion stage
JP2013110645A (ja) 増幅回路
KR102000759B1 (ko) 적응적 바이어스 회로 및 전력 증폭기
EP3799302B1 (en) Breakdown protection circuit for power amplifier
US11683056B2 (en) Instant RF overvoltage protection element

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20120117

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130710

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140116

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140407

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140407

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170330

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180329

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190327

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20200324

Start annual number: 7

End annual number: 7

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20220118