KR101338711B1 - 전류원을 이용한 전력 증폭 장치 - Google Patents

전류원을 이용한 전력 증폭 장치 Download PDF

Info

Publication number
KR101338711B1
KR101338711B1 KR1020120059946A KR20120059946A KR101338711B1 KR 101338711 B1 KR101338711 B1 KR 101338711B1 KR 1020120059946 A KR1020120059946 A KR 1020120059946A KR 20120059946 A KR20120059946 A KR 20120059946A KR 101338711 B1 KR101338711 B1 KR 101338711B1
Authority
KR
South Korea
Prior art keywords
transistor
gate
source
current
drain
Prior art date
Application number
KR1020120059946A
Other languages
English (en)
Inventor
서동환
박창근
Original Assignee
숭실대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 숭실대학교산학협력단 filed Critical 숭실대학교산학협력단
Priority to KR1020120059946A priority Critical patent/KR101338711B1/ko
Application granted granted Critical
Publication of KR101338711B1 publication Critical patent/KR101338711B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21127—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers the input bias current of a power amplifier being controlled, e.g. by an active current source or a current mirror

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전류원을 이용한 전력 증폭 장치에 관한 것으로, 본 발명의 일 실시예에 따른 전류원을 이용한 전력 증폭 장치는, 게이트가 입력 노드와 연결되는 공통 소스 트랜지스터와, 상기 공통 소스 트랜지스터와 캐스코드 형태로 연결되며, 드레인이 출력 노드와 연결되는 공통 게이트 트랜지스터를 포함하는 전력 증폭기와, 상기 공통 소스 트랜지스터의 소스와 연결되어 상기 전력 증폭기에 가변 전류를 공급하는 전류원을 포함한다.
이에 따라, 집적 회로에 사용되는 전력 증폭기를 구현함에 있어서 가변 전류원을 전력 증폭기에 연결하여 전력 증폭기에 흐르는 전류를 가변시킴으로써 전력 증폭기의 출력 전력의 범위를 향상시킬 수 있다.

Description

전류원을 이용한 전력 증폭 장치{APPARATUS FOR POWER AMPLICATION USING CURRENT SOURCE}
본 발명은 전류원을 이용한 전력 증폭 장치에 관한 것으로, 더욱 상세하게는 전력 증폭기에 흐르는 전류를 전류원을 이용하여 전력을 증폭하는 전력 증폭 장치에 관한 기술이 개시된다.
오늘날 고주파 소자를 형성하기 위한 공정 기술의 발달은 회로의 동작 주파수를 높여 회로의 집적도를 높이고, 이에 따라 고주파 회로의 생산 단가를 점점 더 낮추는 추세에 있다. 또한 이러한 공정 기술의 발달은 낮은 전원 전압의 사용을 용이하게 함으로서 저 전력 소모 특성을 가지는 고주파 회로를 구현 가능하게 하였다.
도 1은 종래 기술에 따른 전력 증폭기의 구성도이다. 도 1을 참조하면, 종래의 전력 증폭기(100)는 공통 소스 트랜지스터(common source transistor)(110)와 공통 게이트 트랜지스터(common gate transistor)(120)가 캐스코드(cascode) 형태로 연결된다. 공통 소스 트랜지스터(110)의 게이트는 입력 노드(111)와 연결되고, 게이트와 입력 노드(111) 사이에는 커패시터(112)가 연결되어 입력에 포함된 DC 성분을 차단할 수 있다.
또한, 공통 게이트 트랜지스터(120)의 게이트에는 게이트 노드(122)를 통해 게이트 전압이 인가되고, 드레인에는 기준전압 노드(123)를 통해 기준전압(VDD)이 인가된다. 이 경우, 인덕터(124가 기준전압 노드(123)와 공통 게이트 트랜지스터(120)의 드레인 사이에 연결될 수 있다.
이와 같은 종래의 전력 증폭기는 기준전압 노드(123)에 인가되는 기준전압(VDD)를 가변함으로써 전력 증폭기(100)에 흐르는 전류를 제어하게 된다. 그러나, 고주파 집적 회로에 사용되는 전력 증폭기의 경우 동작 특성이 빨라야 하며, 전력 증폭기(100)의 전원전압을 제어하기 위해 바이어스 모듈레이터(bias modulator)를 사용하는 경우, 전력 증폭기(100)에 흐르는 전류를 직접 제어하여야 하기 때문에 동작 주파수 범위에 한계가 있다는 문제점이 있었다.
본 발명의 배경이 되는 기술은 대한민국 등록특허공보 제10-0703595호(2007. 03. 29)에 개시되어 있다.
본 발명이 해결하고자 하는 기술적인 과제는, 집적 회로에 사용되는 전력 증폭기를 구현함에 있어서 가변 전류원을 전력 증폭기에 연결하여 전력 증폭기에 흐르는 전류를 가변시킴으로써 전력 증폭기의 출력 전력의 범위를 향상시키는 전류원을 이용한 전력 증폭 장치를 제공하기 위한 것이다.
본 발명의 일 실시예에 따른 전류원을 이용한 전력 증폭 장치는, 게이트가 입력 노드와 연결되는 공통 소스 트랜지스터와, 상기 공통 소스 트랜지스터와 캐스코드 형태로 연결되며, 드레인이 출력 노드와 연결되는 공통 게이트 트랜지스터를 포함하는 전력 증폭기와, 상기 공통 소스 트랜지스터의 소스와 연결되어 상기 전력 증폭기에 가변 전류를 공급하는 전류원을 포함한다.
또한, 상기 전류원은 전류 거울 회로일 수 있다.
또한, 상기 전류원의 기준전압 또는 상기 공통 게이트 트랜지스터의 게이트 및 상기 전류원의 기준전압에 가변 전원전압이 공급될 수 있다.
또한, 상기 전류 거울 회로는 소스가 기준전압 노드와 연결되는 제1 트랜지스터와, 상기 제1 트랜지스터와 반대 극성을 가지며, 드레인이 상기 제1 트랜지스터의 드레인 및 게이트와 연결되는 제2 트랜지스터와, 상기 제1 트랜지스터와 반대 극성을 가지며, 드레인이 상기 공통 소스 트랜지스터의 소스와 연결되고, 게이트가 상기 제1 트랜지스터의 드레인, 게이트 및 상기 제2 트랜지스터의 드레인, 게이트와 연결되는 제3 트랜지스터를 포함할 수 있다.
또한, 상기 제3 트랜지스터가 상기 제2 트랜지스터에 대해 양의 정수 n배의 채널 크기를 가질 수 있다.
또한, 상기 전류원의 기준전압 노드 또는 상기 공통 게이트 트랜지스터의 게이트 및 상기 전류원의 기준전압 노드 또는 상기 제1 트랜지스터의 게이트에 가변 전원전압이 공급될 수 있다.
본 발명의 또 다른 실시예에 따른 전류원을 이용한 전력 증폭 장치는, 게이트가 입력 노드와 연결되는 공통 소스 트랜지스터를 포함하는 전력 증폭기와 소스가 기준전압 노드와 연결되는 제1 트랜지스터와, 상기 제1 트랜지스터와 반대 극성을 가지며, 드레인이 상기 제1 트랜지스터의 드레인 및 게이트와 연결되고, 게이트가 상기 제1 트랜지스터의 드레인, 게이트와 연결되는 제2 트랜지스터와, 상기 제1 트랜지스터와 반대 극성을 가지며, 게이트가 상기 제1 트랜지스터의 드레인, 게이트 및 상기 제2 트랜지스터의 게이트와 연결되며, 드레인이 출력 노드와 연결되며, 소스가 상기 공통 소스 트랜지스터의 드레인과 연결되는 제3 트랜지스터를 포함하며, 상기 기준전압 노드에 가변 전원전압이 공급되는 전류원을 포함한다.
또한, 상기 공통 소스 트랜지스터와 상기 제3 트랜지스터는 캐스코드 형태로 연결되며, 상기 제3 트랜지스터가 상기 제2 트랜지스터에 대해 양의 정수 n배의 채널 크기를 가질 수 있다.
이와 같이 본 발명의 실시예에 따르면, 집적 회로에 사용되는 전력 증폭기를 구현함에 있어서 가변 전류원을 전력 증폭기에 연결하여 전력 증폭기에 흐르는 전류를 가변시킴으로써 전력 증폭기의 출력 전력의 범위를 향상시킬 수 있다.
도 1은 종래 기술에 따른 전력 증폭기의 구성도,
도 2는 본 발명의 일 실시예에 따른 전류원을 이용한 전력 증폭 장치의 회로도,
도 3은 도 2에 따른 전류원을 이용한 전력 증폭 장치에 출력 전력의 범위를 넓게 하도록 가변 전류를 공급하는 것을 설명하기 위한 예시도,
도 4는 도 2에 따른 전류원을 이용한 전력 증폭 장치의 전류원을 설명하기 위한 회로도,
도 5는 도 4에 따른 전류원을 이용한 전력 증폭 장치에 가변 전류를 공급하는 것을 설명하기 위한 예시도,
도 6은 본 발명의 또 다른 실시예에 따른 전류원을 이용한 전력 증폭 장치의 회로도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세하게 설명한다. 사용되는 용어들은 실시예에서의 기능을 고려하여 선택된 용어들로서, 그 용어의 의미는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있다. 그러므로 후술하는 실시예들에서 사용된 용어의 의미는, 본 명세서에 구체적으로 정의된 경우에는 그 정의에 따르며, 구체적인 정의가 없는 경우는 당업자들이 일반적으로 인식하는 의미로 해석되어야 할 것이다.
도 2는 본 발명의 일 실시예에 따른 전류원을 이용한 전력 증폭 장치의 회로도이고, 도 3은 도 2에 따른 전류원을 이용한 전력 증폭 장치에 출력 전력의 범위를 넓게 하도록 가변 전류를 공급하는 것을 설명하기 위한 예시도이다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 전류원을 이용한 전력 증폭 장치는 전력 증폭기(200, 300)와 전류원(230, 330)을 포함한다.
전력 증폭기(200, 300)는 공통 소스 트랜지스터(210, 310) 및 공통 게이트 트랜지스터(220, 320)를 포함한다. 여기서, 공통 소스 트랜지스터(210, 310) 및 공통 게이트 트랜지스터(220, 320)는 N-MOSFET(N channel Metal Oxide Silicon Field Effect Transistor)이나, 반드시 이에 한정하는 것은 아니다.
공통 소스 트랜지스터(210, 310)는 게이트가 입력 노드(211, 311)와 연결되며, 소스는 전류원(230, 330)과 연결되며, 드레인은 공통 게이트 트랜지스터(220, 320)의 소스와 연결된다. 이 경우, 공통 소스 트랜지스터(210, 310)의 게이트와 입력 노드(211, 311) 사이에는 커패시터(212, 312)가 연결될 수 있다. 커패시터(212, 312)는 입력 노드(211, 311)를 통해 입력되는 전력의 DC 성분을 차단하는 역할을 한다.
한편, 공통 게이트 트랜지스터(220, 320)는 공통 소스 트랜지스터(210, 310)와 캐스코드(cascode) 형태로 연결된다. 구체적으로, 공통 게이트 트랜지스터(220, 320)는 소스가 공통 소스 트랜지스터(210, 310)의 드레인과 연결되고, 드레인은 출력 노드(221, 321)와 연결된다. 공통 게이트 트랜지스터(220, 320)의 게이트에는 게이트 노드(222, 322)로부터 게이트 전압이 인가될 수 있다. 또한, 공통 게이트 트랜지스터(220, 320)의 드레인에는 기준전압 노드(223, 323)로부터 기준전압(VDD)이 인가되고, 이 경우 인덕터(224, 324)를 통해 전류가 흐른다. 이에 따라, 공통 게이트 트랜지스터(220, 320)는 공통 소스 트랜지스터(210, 310)와 직렬로 연결되어 전압 분배가 이뤄진다.
한편, 전류원(230, 330)은 공통 소스 트랜지스터(210, 310)의 소스와 연결되어 전력 증폭기(200, 300)에 가변 전류를 공급한다. 이 경우, 전류원(230, 330)은 전류 거울(current mirror) 형태의 회로로 구현할 수 있다. 또한, 전류원의 기준전압에 가변 전원전압이 공급될 수 있다. 따라서, 전류원(230, 330)의 전류를 가변시키면 전력 증폭기(200, 300)의 기준전압을 가변시키지 않고도, 공통 소스 트랜지스터(210, 310)와 공통 게이트 트랜지스터(220, 320)에 흐르는 전류를 조절할 수 있다.
한편, 도 3에 도시된 바와 같이, 전력 증폭기(300)의 공통 게이트 트랜지스터(320)의 게이트와 전류원(330)에 가변 전원전압이 공급될 수 있다. 이 경우, 바이어스 모듈레이터(bias modulator)(340)가 공통 게이트 트랜지스터(320)의 게이트 노드(322)와 전류원(330)에 연결되어 사용자 설정에 따라 가변되는 전원전압을 공급할 수 있다. 이에 따라, 1차적으로 전류원(330)의 전류가 제어되어 전력 증폭기(300)에 흐르는 전류가 제어되며, 2차적으로 공통 게이트 트랜지스터(320)의 게이트 전압을 제어하여 전력 증폭기(300)에 흐르는 전류를 제어함으로써 보다 넓은 범위의 출력 전력의 제어가 가능하다.
도 4는 도 2에 따른 전류원을 이용한 전력 증폭 장치의 전류원을 설명하기 위한 회로도이고, 도 5는 도 4에 따른 전류원을 이용한 전력 증폭 장치에 가변 전류를 공급하는 것을 설명하기 위한 예시도이다.
도 4 및 도 5를 참조하면, 기본적으로 전력 증폭기(400, 500)는 앞서 도 2 및 도 3에서 설명한 전력 증폭기(200, 300)와 동일한 구조를 가질 수 있으나, 반드시 이에 한정하는 것은 아니다. 전력 증폭기(400, 500)는 입력 노드(411, 511)를 통해 입력 전원을 인가받으며, 기준전압 노드(423, 523)에 인가된 기준전압의 범위 내에서 전력 증폭기(400, 500)의 증폭된 전력이 출력 노드(421, 521)를 통해 출력된다.
한편, 전류원(430, 530)은 전류 거울 회로 형태로 구현될 수 있다. 예를 들어, 전류 거울 회로는 제1 트랜지스터(431, 531), 제2 트랜지스터(432, 532), 및 제3 트랜지스터(433, 533)를 포함한다. 이 경우, 제1 트랜지스터(431, 531)는 제2 트랜지스터(432, 532) 및 제3 트랜지스터(433, 533)와 극성이 반대일 수 있다. 예를 들어, 제1 트랜지스터(431, 531)가 P형 트랜지스터이면, 제2 트랜지스터(432, 532) 및 제3 트랜지스터(433, 533)는 N형 트랜지스터일 수 있다. 또한, 이와 반대로 제1 트랜지스터(431, 531)가 N형 트랜지스터이고, 제2 트랜지스터(432, 532) 및 제3 트랜지스터(433, 533)는 P형 트랜지스터일 수 있다.
제1 트랜지스터(431, 531)는 소스가 기준전압 노드(434, 534)와 연결되며, 드레인과 게이트가 공통으로 되어 다이오드 커넥션이 된다. 제1 트랜지스터(431, 531)는 전류원(430, 530)의 기준전압이 기준전압 노드(434, 534)를 통해 직접 제2 트랜지스터(432, 532)와 연결시 발생할 수 있는 플로팅 현상 등을 방지하기 위해 연결된다.
제2 트랜지스터(432, 532)는 드레인이 제1 트랜지스터(431, 531)의 드레인 및 게이트와 연결되며, 제2 트랜지스터(432, 532)의 드레인과 소스는 다이오드 커넥션이 된다. 제3 트랜지스터(433, 533)는 드레인이 공통 소스 트랜지스터의 소스와 연결되고, 게이트가 상기 제1 트랜지스터(431, 531)의 드레인, 게이트 및 제2 트랜지스터(432, 532)의 드레인, 게이트와 연결된다. 이로써, 제2 트랜지스터(432, 532)와 제3 트랜지스터(433, 533)는 서로 마주보는 형태의 전류 거울 회로를 구성하게 된다.
또한, 제3 트랜지스터(433, 533)가 제2 트랜지스터(432, 532)에 대해 양의 정수 n배의 채널 크기를 가질 수 있다. 이는 제2 트랜지스터(432, 532)의 전류(I1)이 제3 트랜지스터(433, 533)의 전류(I2)보다 작게 흐르게 하기 위함이다. 예를 들어, 제2 트랜지스터(432, 532)의 채널 크기가 1이고, 제3 트랜지스터(433, 533)의 채널 크기가 n인 경우, 제2 트랜지스터(432, 532)의 전류(I1)는 1[A]이면, 제3 트랜지스터(433, 533)의 전류(I2)는 n[A]이다.
따라서, 기준전압을 제어하여 가변 전원전압을 인가하는 경우, 피제어 전류인 제2 트랜지스터(432, 532)의 전류(I1)의 크기가 작으므로, 전류 특성의 변화가 용이하다. 즉, 상대적으로 작은 전류량을 가지는 제2 트랜지스터(432, 532)의 전류(I1)의 특성을 바꾸면, 상대적으로 큰 전류량을 가지는 제3 트랜지스터(433, 533)의 전류(I2)가 바뀌므로 전력 증폭기의 전류 제어가 용이하다.
한편, 전류원을 이용한 전력 증폭 장치는 전류원(430, 530)의 기준전압 노드(434, 534) 또는 제1 트랜지스터(431, 531)의 게이트에 연결되어 가변 전원전압을 공급하는 바이어스 모듈레이터(540)를 더 포함할 수 있다. 예를 들어, 도 4의 경우, 바이어스 모듈레이터(도시하지 않음)가 제1 트랜지스터(431)의 기준전압 노드(434)에 연결되어 가변 전원전압을 공급할 수 있다. 또한, 도 5의 경우, 제1 트랜지스터(531)의 게이트에 가변 전원전압이 공급되는 경우, 전류원(530)의 기준전압 노드(534)에는 가변 전원전압이 인가되지 않으며, 제1 트랜지스터(531)의 게이트의 전압만 가변된다. 이는 게이트 전압을 제어함으로써 전력 증폭기(500)의 전류를 제어하기 위함이다.
도 6은 본 발명의 또 다른 실시예에 따른 전류원을 이용한 전력 증폭 장치의 회로도이다.
도 6 을 참조하면, 본 발명의 또 다른 실시예에 따른 전류원을 이용한 전력 증폭 장치는 전력 증폭기(600) 및 전류원(630)을 포함한다.
전력 증폭기(600)는 공통 소스 트랜지스터(610)를 포함한다. 공통 소스 트랜지스터(610)는 게이트가 입력 노드(611)와 연결되며, 소스는 기준 전압 노드(ground)와 연결된다. 이 경우, 공통 소스 트랜지스터(610)의 게이트와 입력 노드(611) 사이에는 커패시터(612)가 연결될 수 있다. 커패시터(612)는 입력 노드(611)를 통해 입력되는 전력의 DC 성분을 차단하는 역할을 한다.
한편, 전류원(630)은 전력 증폭기(600)에 가변 전류를 공급한다. 이 경우, 전류원(630)은 전류 거울(current mirror) 형태의 회로로 구현할 수 있다. 전류원(630)의 전류를 가변시키면 전력 증폭기(600)의 기준전압을 가변시키지 않고도, 공통 소스 트랜지스터(610)에 흐르는 전류를 조절할 수 있다.
보다 구체적으로, 전류원(630)은 제1 트랜지스터(631), 제2 트랜지스터(632) 및 제3 트랜지스터(633)를 포함한다. 제1 트랜지스터(631)는 소스가 기준전압 노드(634)와 연결되고, 드레인과 게이트는 다이오드 커넥션이 된다. 제2 트랜지스터(632)는 드레인이 제1 트랜지스터(631)의 드레인 및 게이트와 연결되고, 게이트가 제1 트랜지스터(631)의 드레인, 게이트와 연결된다. 즉, 제2 트랜지스터(632)는 드레인과 게이트가 다이오드 커넥션이 된다. 이 경우, 제1 트랜지스터(631)의 극성은 제2 트랜지스터(632) 및 제3 트랜지스터(633)의 극성과 반대일 수 있다.
또한, 전류원(630)의 제2 트랜지스터(632)와 제3 트랜지스터(633)가 전류 거울 회로를 형성한다. 또한, 전력 증폭 장치는 기준전압에 가변 전원전압을 공급하는 바이어스 모듈레이터(도시하지 않음)를 더 포함할 수 있다. 기준전압 노드(634)에 가변 전원전압이 공급되면, 제2 트랜지스터(632) 및 제3 트랜지스터(633)에 흐르는 전류를 제어함으로써 전력 증폭기(600)의 전류를 제어할 수 있다. 이 경우, 제2 트랜지스터(632)와 제3 트랜지스터(633)의 채널 크기는 1:n(양의 정수) 비율을 갖는 것이 바람직하다. 따라서, 바이어스 모듈레이터는 적은 양의 전류를 제어하여 전력 증폭기(600)에 큰 전류의 변화가 있도록 제어함으로써, 바이어스 모듈레이터의 동작 주파수 범위가 넓어진다.
한편, 제3 트랜지스터(633)는 공통 소스 트랜지스터(610)와 캐스코드 형태로 연결된다. 구체적으로, 제3 트랜지스터(633)는 소스가 공통 소스 트랜지스터(610)의 드레인과 연결되고, 드레인은 출력 노드(621)와 연결된다. 또한, 제3 트랜지스터(633)의 드레인에는 기준전압 노드로부터 기준전압(VDD)이 인가되고, 이 경우 인덕터(624)를 통해 전류가 흐른다. 즉, 제3 트랜지스터는 전류원(630)에서는 전류 거울의 구성이 되며, 전력 증폭기(600)에서는 공통 소스 트랜지스터(610)와 직렬로 연결되어 전압 분배를 하는 이중적인 역할을 하게 된다.
이와 같이 본 발명의 실시예에 따르면, 집적 회로에 사용되는 전력 증폭기를 구현함에 있어서 가변 전류원을 전력 증폭기에 연결하여 전력 증폭기에 흐르는 전류를 가변시킴으로써 전력 증폭기의 출력 전력의 범위를 향상시킬 수 있다.
이상에서 본 발명은 도면을 참조하면서 기술되는 바람직한 실시예를 중심으로 설명되었지만 이에 한정되는 것은 아니다. 따라서 본 발명은 기재된 실시예로부터 도출 가능한 자명한 변형예를 포괄하도록 의도된 특허청구범위의 기재에 의해 해석되어져야 한다.
100, 200, 300, 400, 500, 600 : 전력 증폭기
110, 210, 310, 610 : 공통 소스 트랜지스터
111, 211, 311, 411, 511, 611 : 입력 노드
112, 212, 312, 612 : 캐패시터
120, 220, 320 : 공통 게이트 트랜지스터
121, 221, 321, 421, 521, 621 : 출력 노드
122, 222, 322 : 공통 게이트 트랜지스터의 게이트 노드
123, 223, 323, 423, 523, 623 : 전력 증폭기의 기준전압 노드
124, 224, 324, 624 : 인덕터
230, 330, 430, 530, 630 : 전류원
340, 540 : 바이어스 모듈레이터
431, 531, 631 : 제1 트랜지스터
432, 532, 632 : 제2 트랜지스터
433, 533, 633 : 제3 트랜지스터
434, 534, 634 : 전류원의 기준전압 노드

Claims (8)

  1. 게이트가 입력 노드와 연결되는 공통 소스 트랜지스터와, 상기 공통 소스 트랜지스터와 캐스코드 형태로 연결되며, 드레인이 출력 노드와 연결되는 공통 게이트 트랜지스터를 포함하는 전력 증폭기; 및
    상기 공통 소스 트랜지스터의 소스와 연결되어 상기 전력 증폭기에 가변 전류를 공급하는 전류 거울 회로의 전류원을 포함하되,
    상기 전류 거울 회로는,
    소스가 기준전압 노드와 연결되는 제1 트랜지스터;
    상기 제1 트랜지스터와 반대 극성을 가지며, 드레인이 상기 제1 트랜지스터의 드레인 및 게이트와 연결되는 제2 트랜지스터; 및
    상기 제1 트랜지스터와 반대 극성을 가지며, 드레인이 상기 공통 소스 트랜지스터의 소스와 연결되고, 게이트가 상기 제1 트랜지스터의 드레인, 게이트 및 상기 제2 트랜지스터의 드레인, 게이트와 연결되는 제3 트랜지스터를 포함하는 전류원을 이용한 전력 증폭 장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 전류원의 기준전압 또는 상기 공통 게이트 트랜지스터의 게이트 및 상기 전류원의 기준전압에 가변 전원전압이 공급되는 전류원을 이용한 전력 증폭 장치.
  4. 삭제
  5. 제1항에 있어서,
    상기 제3 트랜지스터가 상기 제2 트랜지스터에 대해 양의 정수 n배의 채널 크기를 가지는 전류원을 이용한 전력 증폭 장치.
  6. 제1항에 있어서,
    상기 전류원의 기준전압 노드 또는 상기 공통 게이트 트랜지스터의 게이트 및 상기 전류원의 기준전압 노드 또는 상기 제1 트랜지스터의 게이트에 가변 전원전압이 공급되는 전류원을 이용한 전력 증폭 장치.
  7. 게이트가 입력 노드와 연결되는 공통 소스 트랜지스터를 포함하는 전력 증폭기; 및
    소스가 기준전압 노드와 연결되는 제1 트랜지스터와, 상기 제1 트랜지스터와 반대 극성을 가지며, 드레인이 상기 제1 트랜지스터의 드레인 및 게이트와 연결되고, 게이트가 상기 제1 트랜지스터의 드레인, 게이트와 연결되는 제2 트랜지스터와, 상기 제1 트랜지스터와 반대 극성을 가지며, 게이트가 상기 제1 트랜지스터의 드레인, 게이트 및 상기 제2 트랜지스터의 게이트와 연결되며, 드레인이 출력 노드와 연결되며, 소스가 상기 공통 소스 트랜지스터의 드레인과 연결되는 제3 트랜지스터를 포함하며, 상기 기준전압 노드에 가변 전원전압이 공급되는 전류원을 포함하는 전류원을 이용한 전력 증폭 장치.
  8. 제7항에 있어서,
    상기 공통 소스 트랜지스터와 상기 제3 트랜지스터는 캐스코드 형태로 연결되며,
    상기 제3 트랜지스터가 상기 제2 트랜지스터에 대해 양의 정수 n배의 채널 크기를 가지는 전류원을 이용한 전력 증폭 장치.
KR1020120059946A 2012-06-04 2012-06-04 전류원을 이용한 전력 증폭 장치 KR101338711B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120059946A KR101338711B1 (ko) 2012-06-04 2012-06-04 전류원을 이용한 전력 증폭 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120059946A KR101338711B1 (ko) 2012-06-04 2012-06-04 전류원을 이용한 전력 증폭 장치

Publications (1)

Publication Number Publication Date
KR101338711B1 true KR101338711B1 (ko) 2013-12-06

Family

ID=49987669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120059946A KR101338711B1 (ko) 2012-06-04 2012-06-04 전류원을 이용한 전력 증폭 장치

Country Status (1)

Country Link
KR (1) KR101338711B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210101852A (ko) * 2020-02-11 2021-08-19 숭실대학교산학협력단 전력 증폭기

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980079058A (ko) * 1997-04-30 1998-11-25 배순훈 일정 증폭 이득을 갖는 증폭 장치
KR100865544B1 (ko) * 2003-12-03 2008-10-29 인텔 코포레이션 증폭 장치, 증폭 시스템 및 증폭 방법
KR20130056806A (ko) * 2011-11-22 2013-05-30 삼성전기주식회사 증폭 회로
JP6101649B2 (ja) * 2014-02-27 2017-03-22 日立アプライアンス株式会社 誘導加熱調理器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980079058A (ko) * 1997-04-30 1998-11-25 배순훈 일정 증폭 이득을 갖는 증폭 장치
KR100865544B1 (ko) * 2003-12-03 2008-10-29 인텔 코포레이션 증폭 장치, 증폭 시스템 및 증폭 방법
KR20130056806A (ko) * 2011-11-22 2013-05-30 삼성전기주식회사 증폭 회로
JP6101649B2 (ja) * 2014-02-27 2017-03-22 日立アプライアンス株式会社 誘導加熱調理器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210101852A (ko) * 2020-02-11 2021-08-19 숭실대학교산학협력단 전력 증폭기
KR102449479B1 (ko) * 2020-02-11 2022-09-30 숭실대학교산학협력단 전력 증폭기

Similar Documents

Publication Publication Date Title
KR101618069B1 (ko) 차동 증폭기
US20150097541A1 (en) Apparatus and Method for a Voltage Regulator with Improved Output Voltage Regulated Loop Biasing
CN101369162A (zh) 基准电压电路
US20100259335A1 (en) Resistorless feedback biasing for ultra low power crystal oscillator
US10353421B2 (en) Current mirror device and related amplifier circuit
US9853629B2 (en) Oscillator circuit
US9130524B2 (en) Linear amplifier and multistage linear amplifier
US8779853B2 (en) Amplifier with multiple zero-pole pairs
TWI424685B (zh) Ａｂ類運算放大器及輸出級靜態電流控制方法
Shedge et al. Analysis and design of CMOS source followers and super source follower
KR101338711B1 (ko) 전류원을 이용한 전력 증폭 장치
JP5883477B2 (ja) 電圧制御発振器
KR101496004B1 (ko) 피드백 신호를 이용한 전력 증폭기
US20160036396A1 (en) Power Amplifier, and Method of the Same
TWI677185B (zh) 差動放大電路
JP2015204491A (ja) 電圧電流変換回路および電源回路
KR20120086257A (ko) 출력 회로
KR101518623B1 (ko) 관통 전류를 줄이기 위한 인버터 형태의 전력 증폭기
Ghosh et al. A low power adaptive bias fully differential operational amplifier
KR101480224B1 (ko) 피드포워드 신호를 이용한 전력 증폭기
US8786366B1 (en) Amplifier circuit
JP2017143473A (ja) 差動増幅回路
KR101480614B1 (ko) 피드백 신호를 이용한 전력 증폭기
JP2004064213A (ja) 差動増幅回路
KR101480225B1 (ko) 피드포워드 신호를 이용한 전력 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181022

Year of fee payment: 6