CN101453207B - 输出缓冲器 - Google Patents

输出缓冲器 Download PDF

Info

Publication number
CN101453207B
CN101453207B CN2008102142410A CN200810214241A CN101453207B CN 101453207 B CN101453207 B CN 101453207B CN 2008102142410 A CN2008102142410 A CN 2008102142410A CN 200810214241 A CN200810214241 A CN 200810214241A CN 101453207 B CN101453207 B CN 101453207B
Authority
CN
China
Prior art keywords
source electrode
drain electrode
couple
transistor
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008102142410A
Other languages
English (en)
Other versions
CN101453207A (zh
Inventor
张耀光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Himax Technologies Ltd
Original Assignee
Himax Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Technologies Ltd filed Critical Himax Technologies Ltd
Publication of CN101453207A publication Critical patent/CN101453207A/zh
Application granted granted Critical
Publication of CN101453207B publication Critical patent/CN101453207B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30015—An input signal dependent control signal controls the bias of an output stage in the SEPP
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45626—Indexing scheme relating to differential amplifiers the LC comprising biasing means controlled by the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种输出缓冲器，用于源极驱动器。输出缓冲器包括输入模块、第一及第二电流镜模块、开关控制模块以及输出级模块，其中输入模块包括第一与第二差动对。第一电流镜模块提供第一偏压电流至第一差动对，并且输出第一镜像电流。第二电流镜模块接收第二差动对的第二偏压电流及第二镜像电流。第一与第二镜像电流分别经由镜像第一与第二偏压电流而产生的。开关控制模块调整第一与第二偏压电流，以控制输出级模块的运作。输出级模块依据第一与第二镜像电流，产生输出电压信号至面板负载。

Description

输出缓冲器
技术领域
本发明涉及一种应用于源极驱动器的输出缓冲器，且特别涉及一种输出缓冲器，其可减少开环回路的寄生电容，以及采用较少元件来补偿相位容限。
背景技术
随着光电与半导体元件的进步，平面显示器诸如液晶显示器(liquid crystal display，LCD)在近几年蓬勃地发展。液晶显示器因具有多项优点，例如低功率消耗、无辐射与高空间利用率，而逐渐地成为市场的主流。源极驱动器为液晶显示器中相当重要的元件，其能转换显示图像的数字数据信号为模拟信号，且输出此模拟信号至显示面板的每个像素。一般来说，源极驱动器包含多个驱动通道来传送模拟信号至每一数据线上的像素，且其亦包含多个输出缓冲器来提升信号传输强度。
图1为传统输出缓冲器的电路图。请参照图1，输出缓冲器100的非反相端、反相端以及输出端分别标示为节点A、B与C。此输出缓冲器100为轨对轨(rail-to-rail)的运算放大器，其包括P型差动对110与N型差动对120，用以增加输出缓冲器100运作的输入电压范围，以及避免差动输入信号衰减。输出缓冲器100包括两个电流镜电路130及140，二者分别提供偏压电流至差动对110及120。其中，P型晶体管P3及N型晶体管N3可视为电流源，用以驱动电流镜电路130及140，而P型晶体管P8～P9及N型晶体管N8～N9为用以控制偏压电流。另外，输出缓冲器100包括输出电路150，其产生输出信号到显示面板上的像素。
电流镜电路130所包含的P型晶体管P6～P7，以及电流镜电路140所包含的N型晶体管N6～N7可以用来提升输出缓冲器100的增益及提供偏压电流。但是，在输出缓冲器100电路中，这些晶体管很有可能会产生寄生电容效应，导致输出缓冲器100的运作不稳定，因此通常会采用耦接输出电路150的电容器的C1～C2，来补偿输出缓冲器100的相位容限(phasemargin)，其中电容器的C1～C2其亦可称之为米勒(miller)电容。由于电容器C1～C2会降低输出缓冲器100的回转率(slew rate)，必须对应增加输出缓冲器100的偏压电流来提高回转率(slew rate)但也相对地提高了功率的消耗。而且，在输出缓冲器100中，电容器C1～C2会占用较大的布局面积。
发明内容
本发明提供一种输出缓冲器，其采用较少的元件来减少寄生电容效应的影响，且其无需米勒电容即可利用面板负载来补偿相位容限。因此，不但能减少布局面积与成本，也能以低偏压电流来达到高回转率。
本发明提供一种输出缓冲器，适用于源极驱动器。输出缓冲器包括输入模块、第一及第二电流镜模块、开关控制模块以及输出级模块。输入模块的第一端及第二端分别接收第一信号及第二信号。输入模块包括第一差动对及第二差动对。第一电流镜模块的第一节点及第二节点耦接第一差动对。第一电流镜模块经由第一节点提供第一偏压电流至第一差动对，且经由第二节点输出第一镜像电流。第一镜像电流为经由镜像第一偏压电流所产生的。第二电流镜模块的第三节点及第四节点耦接第二差动对。第二电流镜模块经由第三节点接收第二差动对的第二偏压电流，且经由第四节点接收第二镜像电流。第二镜像电流为经由镜像第二偏压电流所产生的。
另外，开关控制模块耦接第一电流镜模块的第一及第二节点，以及耦接第二电流镜模块的第三及第四节点。开关控制模块调整第一及第二偏压电流，并据以调整第一及第二镜像电流。输出级模块依据第一及第二镜像电流，在其输出端产生输出电压信号至面板负载。输出级模块包括第一及第二晶体管，其中第一及第二镜像电流控制第一及第二晶体管导通与否。第一晶体管的栅极及源极和漏极中的一个分别耦接第一电流镜模块的第二节点及第一电压，且第一晶体管的源极和漏极中的另一个产生输出电压信号。第二晶体管的栅极、源极和漏极中的一个及源极和漏极中的另一个分别耦接第二电流镜模块的第四节点、第一晶体管的源极和漏极中的另一个及第二电压。
上述输出缓冲器，在一实施例中第一电流镜模块包括第九及第十晶体管。第九晶体管的源极和漏极中的一个耦接第一电压，且第九晶体管的栅极耦接其源极和漏极中的另一个，其中第九晶体管的源极和漏极中的另一个为第一电流镜模块的第一节点。第十晶体管的栅极及源极和漏极中的一个分别耦接第九晶体管的栅极及第一电压，且第十晶体管的源极和漏极中的另一个为第一电流镜模块的第二节点。
上述输出缓冲器，在一实施例中第二电流镜模块包括第十一及第十二晶体管。第十一晶体管的栅极耦接其源极和漏极中的一个，且第十一晶体管的源极和漏极中的另一个耦接第二电压，其中第十一晶体管的源极和漏极中的一个为第二电流镜模块的第三节点。第十二晶体管的源极和漏极中的一个为第二电流镜模块的第四节点，且第十二晶体管的栅极及源极和漏极中的另一个分别耦接第十一晶体管的栅极及第二电压。
由于面板负载等效于电阻电容(RC)的串联电路，因此本发明所提供的输出缓冲器其利用面板负载来补偿输出缓冲器的相位容限。因此无须额外的米勒(Miller)电容，便得以减少布局面积及成本，而且输出缓冲器也能以较低的偏压电流来获得高回转率，进而节省功率消耗。
为让本发明的上述特征和优点能更明显易懂，下文特举优选实施例，并配合附图，作详细说明如下。
附图说明
图1为传统输出缓冲器的电路图。
图2为本发明的一实施例输出缓冲器的方块图。
图3为本发明的一实施例输出缓冲器的电路图。
【主要元件符号说明】
100、200、300：输出缓冲器
110：P型差动对
120：N型差动对
130、140：电流镜电路
150：输出电路
210、310：面板负载
220、320：输入模块
221：第一差动对
222：第二差动对
230、330：第一电流镜模块
240、340：第二电流镜模块
250、350：开关控制模块
260、360：输出级模块
321：N型差动对
322：P型差动对
Im1、Im2：镜像电流
Ib1、Ib2：偏压电流
M1、M2：晶体管
C1、C2、C：电容器
N1～N10：N型晶体管
P1～P10：P型晶体管
R：电阻器
A、B、C、N1、N2、N3、N4：节点
VDDA：电源电压
VSSA：接地电压
Vout：输出电压信号
具体实施方式
图2为本发明的一实施例输出缓冲器的方块图。请参照图2，输出缓冲器200可应用于源极驱动器(source driver)，以提升源极驱动器的输出驱动能力以及信号传输强度。输出缓冲器200耦接面板负载210，在此面板负载等效一电阻电容(RC)串联电路。输出缓冲器200包括输入模块220、第一电流镜模块230、第二电流镜模块240、开关控制模块250以及输出级模块260。输入模块220包括第一差动对221与第二差动对222。由于显示装置通常会采用极化反转(polarity inversion)的驱动方式，也就是互补的像素电压(即正极性电压及负极性电压)会交替地提供至像素电极(pixel electrode)，因而假设第一差动对221与第二差动对222分别为N型差动对与P型差动对，藉以增加输出缓冲器200的输入电压范围。输入模块220的第一输入端IN1及第二输入端IN2分别为输出缓冲器200的非反相端与反相端，且二者分别接收第一信号VINP与第二信号VINN。
第一电流镜模块230的节点N1及节点N2耦接第一差动对221。第一电流镜模块230经由节点N1提供偏压电流Ib1至第一差动对221，并且经由节点N2输出镜像电流Im1，其中镜像电流Im1为经由镜像偏压电流Ib1产生的。第二电流镜模块240的节点N3及节点N4耦接第二差动对222。第二电流镜模块240经由节点N3接收第二差动对222的偏压电流Ib2，且经由节点N4接收镜像电流Im2，其中镜像电流Im2为经由镜像偏压电流Ib2产生的。开关控制模块250耦接第一电流镜模块230的节点N1及N2，以及耦接第二电流镜模块240的节点N3及N4。开关控制模块250调整提供至第一差动对221的偏压电流Ib1，以及调整第二差动对222的偏压电流Ib2，藉以控制输出级模块260的运作。
输出级模块260包括晶体管M1及M2，在本实施例中晶体管M1及M2分别为P型金属氧化物半导体(P-channel metal oxide semiconductor，PMOS)的晶体管及N型金属氧化物半导体(N-channel metal oxide semiconductor，NMOS)的晶体管。晶体管M1的栅极耦接第一电流镜模块230的节点N2，晶体管M1的源极和漏极中的一个耦接电源电压VDDA，例如5伏特，且晶体管M1的源极和漏极中的另一个产生输出电压信号Vout。晶体管M2的栅极耦接第二电流镜模块240的节点N4，晶体管M2的源极和漏极中的一个耦接晶体管M1的源极和漏极中的一个，且晶体管M2的源极和漏极中的另一个耦接接地电压VSSA，例如0伏特。由于镜像电流Im1与Im2为分别经由镜像偏压电流Ib1与Ib2产生的，因此通过开关控制模块250的运作，可以调整镜像电流Im1与Im2，进而改变晶体管M1及晶体管M2的栅极电压，藉以控制晶体管M1及M2导通与否。因此，输出级模块260便依据镜像电流Im1及Im2，经由输出端OUT产生输出电压信号Vout至面板负载210。输出端OUT亦即为输出缓冲器200的输出端。倘若输出缓冲器200为单位增益的运算放大器，则输出级模块260的输出端OUT则耦接输入模块220的第二输入端IN2。
在上述实施例，输出缓冲器200为应用在源极驱动器之中，而耦接输出缓冲器200的面板负载210可补偿输出缓冲器200的相位容限(phase margin)，相较于先前技术，上述实施例无需采用米勒(Miller)电容。众所皆知，具有高电容值的米勒电容会降低输出缓冲器的回转率(slew rate)，因此需要对应增加偏压电流来维持一定的回转率，但是也相对地增加了功率消耗。另外，米勒电容亦占用布局面积。所以，上述实施例的输出缓冲器200不仅能减少布局面积与成本，也能以较低的偏压电流来获得高回转率。
为了使本领域技术人员能轻易地实行本发明，将另举一实施例加以说明。图3为本发明的一实施例输出缓冲器的电路图。请参照图3，输出缓冲器300包括输入模块320、第一电流镜模块330、第二电流镜模块340、开关控制模块350以及输出级模块360。为了便于叙述，在此引用实施例图2的信号、端点、节点、电流及电压的符号。输出缓冲器300应用于源极驱动器，用以传送输出电压信号Vout至面板负载310。输入模块320包括N型差动对321与P型差动对322，以及晶体管T5及T8。晶体管T5与T8的运作可视为电流源，其分别驱动第一电流镜模块330及第二电流镜模块340。N型差动对321包括晶体管T3及T4，且P型差动对322包括晶体管T6及T7。在本实施例中，晶体管T3到T5为NMOS晶体管，而晶体管T6到T8为PMOS晶体管。
在N型差动对321中，晶体管T3的源极和漏极中的一个(“源极和漏极中的一个”代表是晶体管上方的端点，以下类同)及源极和漏极中的另一个(“源极和漏极中的另一个”代表是晶体管下方的端点，以下类同)分别耦接第一电流镜模块330的节点N2及晶体管T5的源极和漏极中的一个，且晶体管T3的栅极接收第一信号VINP。其中，晶体管T5的栅极及源极和漏极中的另一个则分别耦接偏压Vb1及接地电压VSSA。晶体管T4的源极和漏极中的一个及源极和漏极中的另一个分别耦接第一电流镜模块330的节点N1及晶体管T3的源极和漏极中的另一个，且晶体管T4的栅极接收第二信号VINN。在P型差动对322中，晶体管T6的源极和漏极中的一个及源极和漏极中的另一个分别耦接晶体管T8的源极和漏极中的另一个及第二电流镜模块340的节点N4，且晶体管T6的栅极接收第一信号VINP。其中，晶体管T8的栅极及源极和漏极中的一个则分别耦接偏压Vb2与电源电压VDDA。晶体管T7的源极和漏极中的一个与源极和漏极中的另一个分别耦接晶体管T6的源极和漏极中的一个与第二电流镜模块340的节点N3，且晶体管T7的栅极接收第二信号VINN。N型差动对321及P型差动对322为以轨对轨(rail-to-rail)的形式耦接一起，用以增加输出缓冲器300的输入电压范围。
第一电流镜模块330包括晶体管T9及T10，其中本实施例的晶体管T9及T10为PMOS晶体管。晶体管T9的源极和漏极中的一个耦接电源电压VDDA，其源极和漏极中的另一个为第一电流镜模块330的节点N1，且其栅极耦接其源极和漏极中的另一个。晶体管T10的栅极耦接晶体管T9的栅极，其源极和漏极中的一个耦接电源电压VDDA，且其源极和漏极中的另一个为第一电流镜模块330的节点N2。第一电流镜模块330经由节点N1提供偏压电流Ib1到N型差动对321，并且经由节点N2输出镜像电流Im1到输出级模块360。其中，镜像电流Im1为经由镜像偏压电流Ib1产生的。
第二电流镜模块340包括晶体管T11及T12，其中本实施例的晶体管T11及T12为NMOS晶体管。晶体管T11的源极和漏极中的一个为第二电流镜模块340的节点N3，其源极和漏极中的另一个耦接接地电压VSSA，且其栅极耦接其源极和漏极中的一个。晶体管T12的栅极耦接晶体管T11的栅极，其源极和漏极中的一个为第二电流镜模块340的节点N4，且其源极和漏极中的另一个耦接接地电压VSSA。第二电流镜模块340经由节点N3接收P型差动对322的偏压电流Ib2，并且经由节点N4接收镜像电流Im2。其中，镜像电流Im2为经由镜像偏压电流Ib2产生的。
开关控制模块350包括晶体管T13～T16，其中本实施例的晶体管T13及T16为PMOS晶体管，而晶体管T14及T15为NMOS晶体管。晶体管T13的栅极、源极和漏极中的一个及源极和漏极中的另一个分别耦接偏压Vb3、第一电流镜模块330的节点N1及第二电流镜模块340的节点N3。晶体管T14的栅极、源极和漏极中的一个及源极和漏极中的另一个分别耦接偏压Vb4、晶体管T13的源极和漏极中的一个及晶体管T13的源极和漏极中的另一个。晶体管T15的栅极、源极和漏极中的一个及源极和漏极中的另一个分别耦接偏压Vb4、第一电流镜模块330的节点N2及第二电流镜模块340的节点N4。晶体管T16的栅极、源极和漏极中的一个及源极和漏极中的另一个分别耦接偏压Vb3、晶体管T15的源极和漏极中的一个及晶体管T15的源极和漏极中的另一个。
晶体管T13～T16的导通状态可以控制提供至N型差动对321及P型差动对322的偏压电流Ib1及Ib2，进而控制提供至输出级模块360的镜像电流Im1及Im2。因此，输出级模块360便依据镜像电流Im1与Im2，而产生输出电压信号Vout至面板负载310。
在本实施例中，由在此输出缓冲器300的驱动能力已足够驱动一般的显示装置，第一电流镜模块330及第二电流镜模块340无需迭接额外的晶体管来增加输出缓冲器300的增益，其中迭接的晶体管例如为图1中晶体管P6及P7及晶体管N6及N7。因此，上述实施例可以降低输出缓冲器300电路中寄生电容效应的影响，并确保输出缓冲器300能正确地运作。此外，上述实施例无需米勒(Miller)电容，上述实施例为利用等效电阻电容串联电路的面板负载，来补偿输出缓冲器300的相位容限(phase margin)，进而使输出缓冲器300能稳定地运作。因此，输出缓冲器300能减少布局面积与成本，而且能以较低的偏压电流来获得高回转率以节省功率消耗。
虽然本发明已以优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求书所界定者为准。

Claims (9)

1.一种输出缓冲器，适用一源极驱动器，其特征在于包括：
一输入模块，其第一输入端接收一第一信号，其第二输入端接收一第二信号，其中该输入模块包括一第一差动对及一第二差动对；
一第一电流镜模块，其第一节点及第二节点耦接该第一差动对，以经由该第一节点提供一第一偏压电流至该第一差动对，并经由该第二节点输出一第一镜像电流，其中该第一镜像电流为经由镜像该第一偏压电流而产生的；
一第二电流镜模块，其第三节点及第四节点耦接该第二差动对，以经由该第三节点接收该第二差动对的一第二偏压电流，并经由该第四节点接收一第二镜像电流，其中该第二镜像电流为经由镜像该第二偏压电流而产生的；
一开关控制模块，耦接该第一电流镜模块的第一节点及第二节点，以及耦接该第二电流镜模块的第三节点及第四节点，用以调整该第一偏压电流及第二偏压电流；以及
一输出级模块，依据该第一镜像电流与第二镜像电流，其输出端产生一输出电压信号至一面板负载，且该输出级模块包括：
一第一晶体管，其栅极耦接该第一电流镜模块的第二节点，其源极和漏极中的一个耦接一第一电压，且其源极和漏极中的另一个产生该输出电压信号；以及
一第二晶体管，其栅极耦接该第二电流镜模块的第四节点，其源极和漏极中的一个耦接该第一晶体管的源极和漏极中的另一个，且其源极和漏极中的另一个耦接一第二电压；
其中该开关控制模块分别调整该第一偏压电流及第二偏压电流，藉以控制该输出级模块的该第一晶体管及该第二晶体管导通与否，
其中所述的开关控制模块包括：
一第十三晶体管，其栅极耦接一第三偏压，其源极和漏极中的一个耦接该第一电流镜模块的第一节点，且其源极和漏极中的另一个耦接该第二电流镜模块的第三节点；
一第十四晶体管，其栅极耦接一第四偏压，其源极和漏极中的一个耦 接该第十三晶体管的源极和漏极中的一个，且其源极和漏极中的另一个耦接该第十三晶体管的源极和漏极中的另一个；
一第十五晶体管，其栅极耦接该第四偏压，其源极和漏极中的一个耦接该第一电流镜模块的第二节点，且其源极和漏极中的另一个耦接该第二电流镜模块的第四节点；以及
一第十六晶体管，其栅极耦接该第三偏压，其源极和漏极中的一个耦接该第十五晶体管的源极和漏极中的一个，且其源极和漏极中的另一个耦接该第十五晶体管的源极和漏极中的另一个。
2.如权利要求1所述的输出缓冲器，其特征在于其中所述的第一差动对包括：
一第三晶体管，其栅极接收该第一信号，其源极和漏极中的一个耦接该第一电流镜模块的第二节点，且其源极和漏极中的另一个耦接该第二电压；以及
一第四晶体管，其栅极接收该第二信号，其源极和漏极中的一个耦接该第一电流镜模块的第一节点，且其源极和漏极中的另一个耦接该第三晶体管的源极和漏极中的另一个。
3.如权利要求2所述的输出缓冲器，其特征在于其中所述的输入模块还包括：
一第五晶体管，其栅极耦接一第一偏压，一源极和漏极中的一个耦接该第三晶体管的源极和漏极中的另一个，且其源极和漏极中的另一个耦接该第二电压。
4.如权利要求1所述的输出缓冲器，其特征在于其中所述的第二差动对包括：
一第六晶体管，其栅极接收该第一信号，其源极和漏极中的一个耦接该第一电压，且其源极和漏极中的另一个耦接该第二电流镜模块的第四节点；以及
一第七晶体管，其栅极接收该第二信号，其源极和漏极中的一个耦接该第六晶体管的源极和漏极中的一个，且其源极和漏极中的另一个耦接该第二电流镜模块的第三节点。
5.如权利要求4所述的输出缓冲器，其特征在于其中所述的输入模块还包括： 
一第八晶体管，其栅极耦接一第二偏压，其源极和漏极中的一个耦接该第一电压，且其源极和漏极中的另一个耦接该第六晶体管的源极和漏极中的一个。
6.如权利要求1所述的输出缓冲器，其特征在于其中所述的第一电流镜模块包括：
一第九晶体管，其源极和漏极中的一个耦接该第一电压，且其源极和漏极中的另一个耦接其栅极，其中该第九晶体管的源极和漏极中的另一个为该第一电流镜模块的第一节点；以及
一第十晶体管，其栅极耦接该第九晶体管的栅极，其源极和漏极中的一个耦接该第一电压，且其源极和漏极中的另一个为该第一电流镜模块的第二节点。
7.如权利要求1所述的输出缓冲器，其特征在于其中所述的第二电流镜模块包括：
一第十一晶体管，其源极和漏极中的一个耦接其栅极，且其源极和漏极中的另一个耦接该第二电压，其中该第十一晶体管的源极和漏极中的一个为该第二电流镜模块的第三节点；以及
一第十二晶体管，其栅极耦接该第十一晶体管的栅极，其源极和漏极中的一个为该第二电流镜模块的第四节点，且其源极和漏极中的另一个耦接该第二电压。
8.如权利要求1所述的输出缓冲器，其特征在于其中所述的输出缓冲器为单位增益运算放大器，且该输出级模块的输出端耦接该输入模块的第二输入端。
9.如权利要求1所述的输出缓冲器，其特征在于其中所述的第一电压为电源电压，以及该第二电压为接地电压。 
CN2008102142410A 2007-12-06 2008-08-29 输出缓冲器 Expired - Fee Related CN101453207B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US99272307P 2007-12-06 2007-12-06
US60/992,723 2007-12-06
US12/117,180 2008-05-08
US12/117,180 US7663439B2 (en) 2007-12-06 2008-05-08 Operational amplifier

Publications (2)

Publication Number Publication Date
CN101453207A CN101453207A (zh) 2009-06-10
CN101453207B true CN101453207B (zh) 2011-01-12

Family

ID=40721002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102142410A Expired - Fee Related CN101453207B (zh) 2007-12-06 2008-08-29 输出缓冲器

Country Status (3)

Country Link
US (1) US7663439B2 (zh)
CN (1) CN101453207B (zh)
TW (1) TWI352966B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473505A (zh) * 2018-05-09 2019-11-19 奇景光电股份有限公司 输出缓冲器与源极驱动器

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7551030B2 (en) * 2007-02-08 2009-06-23 Samsung Electronics Co., Ltd. Two-stage operational amplifier with class AB output stage
US8289302B2 (en) * 2009-01-06 2012-10-16 Himax Technologies Limited Output buffer circuit with enhanced slew rate
TWI384752B (zh) * 2009-08-12 2013-02-01 Nat Univ Chung Hsing Buffer amplifiers and flat panel display devices
EP2495872B1 (en) 2011-03-01 2017-05-03 OCT Circuit Technologies International Limited Two-stage class AB operational amplifier
TWI495262B (zh) * 2012-02-24 2015-08-01 Novatek Microelectronics Corp 多重電源域運算放大器及使用其之電壓產生器
CN103296975B (zh) * 2012-03-05 2016-05-11 联咏科技股份有限公司 多重电源域运算放大器及使用其的电压产生器
CN103365328B (zh) * 2012-04-09 2015-05-13 联咏科技股份有限公司 电压缓冲器
CN104426490A (zh) * 2013-08-30 2015-03-18 核芯科技股份有限公司 放大器电路及放大信号的方法
CN105099432B (zh) * 2014-05-19 2019-04-30 奇景光电股份有限公司 输出缓冲器
CN104320122B (zh) * 2014-07-03 2017-04-26 杭州硅星科技有限公司 一种数字输出缓冲器及其控制方法
US9774324B2 (en) * 2014-12-05 2017-09-26 Intel Corporation Biasing scheme for high voltage circuits using low voltage devices
CN104809984B (zh) * 2015-05-15 2016-04-06 京东方科技集团股份有限公司 源极驱动电路、源极驱动装置、显示面板及显示装置
KR102287759B1 (ko) * 2015-07-30 2021-08-09 삼성전자주식회사 출력 버퍼를 포함하는 소스 드라이버, 디스플레이 구동 회로 및 소스 드라이버의 동작방법
JP6903398B2 (ja) * 2016-01-27 2021-07-14 三菱電機株式会社 駆動装置および液晶表示装置
US10613560B2 (en) 2016-08-05 2020-04-07 Mediatek Inc. Buffer stage and control circuit
KR101823268B1 (ko) * 2016-11-18 2018-01-29 삼성전기주식회사 고주파 스위치 회로
TWI602394B (zh) * 2016-12-07 2017-10-11 矽統科技股份有限公司 源極隨耦器
CN108170195B (zh) * 2016-12-07 2020-04-17 矽统科技股份有限公司 源极跟随器
CN110291410B (zh) * 2017-01-06 2021-10-26 艾利维特半导体公司 低功率有源负载
US10320348B2 (en) * 2017-04-10 2019-06-11 Novatek Microelectronics Corp. Driver circuit and operational amplifier circuit used therein
US10333501B2 (en) * 2017-06-29 2019-06-25 SK Hynix Inc. Buffer circuit and device including the same
CN111434033B (zh) * 2017-12-15 2022-04-05 华为技术有限公司 一种用于光通信设备中的放大器及其方法
US20200152115A1 (en) * 2018-11-08 2020-05-14 Novatek Microelectronics Corp. Source driver and related selector
US10931240B2 (en) 2019-01-11 2021-02-23 Analog Devices International Unlimited Company Amplifier with reduced power consumption and improved slew rate
US10860045B1 (en) 2019-03-07 2020-12-08 Apple Inc. High voltage compatible push-pull buffer circuit
CN114744971A (zh) * 2022-06-14 2022-07-12 禹创半导体(深圳)有限公司 一种ab类运算放大器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3478989B2 (ja) * 1999-04-05 2003-12-15 Ｎｅｃエレクトロニクス株式会社 出力回路
US7126596B1 (en) * 2004-02-18 2006-10-24 Analog Devices, Inc. Rail-to-rail amplifier for use in line-inversion LCD grayscale reference generator
JP4789136B2 (ja) * 2005-04-07 2011-10-12 ルネサスエレクトロニクス株式会社 演算増幅器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110473505A (zh) * 2018-05-09 2019-11-19 奇景光电股份有限公司 输出缓冲器与源极驱动器
CN110473505B (zh) * 2018-05-09 2021-06-22 奇景光电股份有限公司 输出缓冲器与源极驱动器

Also Published As

Publication number Publication date
CN101453207A (zh) 2009-06-10
TWI352966B (en) 2011-11-21
US7663439B2 (en) 2010-02-16
TW200926127A (en) 2009-06-16
US20090146738A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
CN101453207B (zh) 输出缓冲器
CN103326681B (zh) 用于输出缓冲器的放大器、信号处理设备和放大器电路
JP5075051B2 (ja) Ａｂ級増幅回路、及び表示装置
US8237693B2 (en) Operational amplifier, drive circuit, and method for driving liquid crystal display device
JP4526581B2 (ja) 液晶表示パネル駆動用ドライバ、及び液晶表示装置
TWI409748B (zh) 輸出緩衝器及使用該輸出緩衝器的源極驅動器
JP4095174B2 (ja) 液晶ディスプレイ装置
JP5273807B2 (ja) 差動増幅器回路
CN1767379B (zh) 运算放大器和产生驱动负载的运算放大器输出电压的方法
JP4103468B2 (ja) 差動回路と増幅回路及び該増幅回路を用いた表示装置
JP4605601B2 (ja) 演算増幅器
JP4564285B2 (ja) 半導体集積回路
US7265593B2 (en) Slew rate enhancement circuit via dynamic output stage for adjusting gamma curve
RU2449468C1 (ru) Схема компаратора и устройство отображения, снабженное ею
JP2005192260A (ja) 高スルーレート差動増幅回路
JP2008111875A (ja) 演算増幅器及び表示装置
JP2005354266A (ja) 電圧比較器回路
JP4408715B2 (ja) 駆動回路および処理回路
CN101009478B (zh) 差分信号接收器
JPH0927721A (ja) 演算増幅装置
US8692618B2 (en) Positive and negative voltage input operational amplifier set
JP5275278B2 (ja) 差動増幅器、及びソースドライバ
JP3888955B2 (ja) レシーバ回路
US9602104B2 (en) Output buffer with offset cancellation structure and offset cancellation method using the same
JP2004180268A (ja) 増幅回路及びこれを用いた液晶ディスプレイ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110112

CF01 Termination of patent right due to non-payment of annual fee