CN110291410B - 低功率有源负载 - Google Patents

低功率有源负载 Download PDF

Info

Publication number
CN110291410B
CN110291410B CN201880006004.7A CN201880006004A CN110291410B CN 110291410 B CN110291410 B CN 110291410B CN 201880006004 A CN201880006004 A CN 201880006004A CN 110291410 B CN110291410 B CN 110291410B
Authority
CN
China
Prior art keywords
current mirror
node
input
differential pair
active load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880006004.7A
Other languages
English (en)
Other versions
CN110291410A (zh
Inventor
帕特里克·G·苏利万
周康飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elevate Semiconductor Inc
Original Assignee
Elevate Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elevate Semiconductor Inc filed Critical Elevate Semiconductor Inc
Publication of CN110291410A publication Critical patent/CN110291410A/zh
Application granted granted Critical
Publication of CN110291410B publication Critical patent/CN110291410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

一种有源负载电路，所述有源负载电路包括具有第一节点至第四节点的二极管桥，其中，电压缓冲器与所述第一节点连接，拉电流镜与所述第二节点连接，所述第三节点被配置用于到受测装置(DUT)的连接，并且灌电流镜与所述第四节点连接。第一电流镜与所述拉电流镜连接，并且第二电流镜与所述灌电流镜连接。第一差分对与所述第一电流镜连接并且包括与所述DUT连接的输入端和与所述输入电压连接的第二输入端。第二差分对与所述第二电流镜连接并且包括与所述DUT连接的第一输入端和与所述输入电压连接的第二输入端。

Description

低功率有源负载
技术领域
本发明涉及使用有源负载的半导体自动化测试设备，并且更具体地涉及一种在用于自动化测试设备和ASIC验证的高度集成的片上系统引脚电子IC上使用的低功率有源负载电路，其中，在不会不利地影响有源负载的DC/AC性能的情况下，经改进的电路降低了标准有源负载电路中的功率耗散。
背景技术
在诸如由马萨诸塞州诺伍德的Analog Devices,Inc.的ADATE320和加利福尼亚州圣何塞的Maxim Integrated的MAX9979这样的产品上发现了有源负载。还在加利福尼亚州圣地亚哥的Elevate Semiconductor的ISL55161和ISL55163是发现了有源负载。
可以在图1中看到典型的现有技术的有源负载电路。此电路工作得相当好，并且它通常与驱动器、比较器、和PPMU绑定在一起，以创建全引脚电子通道。然而，随着引脚计数上升，承载(hosting)引脚电子装置的板的密度上升。为了成功地给这些密集的引脚电子板供电并使其冷却，有必要显著地使功率最小化。
发明内容
因此，本发明在不会不利地影响有源负载的DC/AC性能的情况下降低了标准有源负载电路中的功率耗散。利用较低的功率耗散，实现较高密度的ATE系统变得可能。除了密度之外，提高了电压要求，从而使得更有必要减小引脚电子装置中的总电流。
根据本发明的第一方面，提供了一种用于对受测装置(DUT)执行测试的有源负载电路，包括：二极管桥，所述二极管桥具有第一节点、第二节点、第三节点和第四节点，所述第一节点与所述第三节点相对并且所述第二节点与所述第四节点相对，其中，经配置以缓冲输入电压的电压缓冲器与所述第一节点连接，拉电流镜(source current mirror)与所述第二节点连接，并且灌电流镜(sink current mirror)与所述第四节点连接。接下来，第一电流镜与所述拉电流镜连接，并且第二电流镜与所述灌电流镜连接。第一差分对包括第一输入端和第二输入端并且与所述第一电流镜连接。所述第一差分对被从第一恒流源馈送第一偏置电流。第二差分对包括第三输入端和第四输入端并且与所述第二电流镜连接。所述第二差分对被从第二恒流源馈送第二偏置电流。
在实施例中，所述第三节点被配置用于到所述DUT的连接。
在本发明的实施例中，所述第一输入端被配置用于与所述输入电压的连接，并且所述第二输入端被配置用于与所述DUT的连接。
在本发明的一个实施例中，所述第三输入端被配置用于与所述输入电压的连接，并且所述第四输入端被配置用于与所述DUT的连接。
在实施例中，所述第一恒流源是恒流电路，并且所述第二恒流源是恒流电路。
连接的链可以被插置在所述拉电流镜、所述第一电流镜、和所述第一差分对之间，并且可以采取从由以下各项构成的组中选择的配置：串联-串联连接、串联-并联连接、并联-串联连接、和并联-并联连接。
此外，在实施例中，所述灌电流镜、所述第二电流镜、和所述第二差分对之间的连接的链可以采取从由以下各项构成的组中选择的配置：串联-串联连接、串联-并联连接、并联-串联连接、和并联-并联连接。
所述电压缓冲器可以是单位增益缓冲器。
在实施例中，所述第一电流镜和所述第一差分对各自包括晶体管对，并且所述第一电流镜和所述第一差分对的晶体管对各自包括MOSFET型晶体管。
在实施例中，所述MOSFET型晶体管是p沟道MOSFET。
在实施例中，所述第二电流镜和所述第二差分对各自包括晶体管对。
在实施例中，所述第二电流镜和所述第二差分对的晶体管对包括MOSFET型晶体管，并且所述MOSFET型晶体管可以是n沟道MOSFET。
根据本发明的第二方面，提供了一种用于对受测装置(DUT)执行测试的有源负载电路。所述电路包括：二极管桥，所述二极管桥具有第一节点至第四节点，所述第一节点和所述第三节点以相对关系的方式被配置并且所述第二节点和所述第四节点以相对关系的方式被配置。经配置以缓冲输入电压的电压缓冲器与所述第一节点连接，拉电流镜与所述第二节点连接，所述第三节点被配置成与所述DUT连接，并且灌电流镜与所述第四节点连接；第一电流镜和第二电流镜，所述第一电流镜与所述拉电流镜连接并且所述第二电流镜与所述灌电流镜连接；第一差分对，所述第一差分对与所述第一电流镜连接，所述第一差分对将第一偏置电流从第一恒流源馈送，其中，所述第一差分对具有第一输入端和第二输入端，所述第一输入端被配置成与所述输入电压连接并且所述第二输入端被配置成与所述DUT连接；以及第二差分对，所述第二差分对与所述第二电流镜连接，所述第二差分对被从第二恒流源馈送第二偏置电流，其中，所述第二差分对具有第三输入端和第四输入端，所述第三输入端被配置成与所述输入电压连接并且所述第四输入端被配置成与所述DUT连接。
根据连同附图一起考虑的以下描述，将更好地理解关于组织和操作方法作为本发明的特性的其他新颖特征以及本发明另外的目的和优点，在附图中本发明的优选实施例通过示例来图示。然而，应当清楚地理解的是，附图仅用于图示和描述，而不旨在作为本发明的限制的定义。表征本发明的各种新颖特征在附加到本公开并形成本公开的一部分的权利要求中特别地指出。本发明不存在于单独取的这些特征中的任何一个中，而是相反存在于所有其用于指定功能的结构的特定组合中。
附图说明
本发明将会被更好地理解，并且除上面阐述的那些目的以外的目的在考虑本发明的以下详细描述时将变得显而易见。这样的描述参考了附图，其中：
图1图示典型的现有技术的有源负载电路。
图2图示MOSFET电流镜MN3、MN4和MP3、MP4以及MOSFET差分对MN5、MN6和MP5、MP6的附加电路装置。
图3图示比较标准有源负载和低功率有源负载发明在拉/灌条件下的功率耗散的模拟。
具体实施方式
图1图示典型的现有技术的有源负载电路100。在此电路中电压VTT 102由单位增益缓冲器(BUFFER)104推动到由二极管D1...D4组成的二极管桥106的一侧。从0到Imax的拉电流被馈送到由MP1、MP2组成的电流镜108中。独立灌电流110被馈送到由MN1、MN2组成的电流镜112中。引脚DUT 114连接到受测装置(DUT)。
当DUT推动电压等于VTT时，二极管D1和D2都将是导通(PN结是正向偏置)的，并且编程拉电流将以相等量的方式流入D1和D2。编程拉电流的百分之五十(50％)将流入到缓冲器中并且百分之五十(50％)将流入到DUT中。同时，D3和D4还将是导通(ON)的，并且相等量的电流将从缓冲器和DUT流入到MN2的漏极中。总电流将是编程灌电流。注意的是：如果Isource＝Isink，则Ibuffer+IDUT＝0。
当DUT推动电压高于VTT时，装置D2将断开并且编程ISOURCE电流将通过D1从MP2的漏极流入到BUFFER中。同时，D3将断开并且编程ISINK电流将从DUT流动通过D4并流动到MN2的漏极中。
当DUT推动电压低于VTT时，装置D4将断开并且编程拉电流将通过D2从MP2的漏极流动到DUT。同时，D1将断开并且编程灌电流将通过D3从缓冲器流动到MN2的漏极。
这是经典的有源负载行为并且消耗的功率能够被描述如下：
当DUT>VTT时，功率＝Iprogrammed source*VCC-VEE+Iprogrammed sink*VDUT-VEE。
当DUT<VTT时，功率＝Iprogrammed source*VCC-VDUT+Iprogrammed sink*VCC-VEE。
典型的VCC-VEE是12V并且典型的Iprogrammed是24mA。
图2是本发明的改进的有源负载电路的实施例200的示意图。新颖性存在于添加到图1中所示的现有技术的电路的电路装置和级中，包括电流镜MN3/MN4 230和MP3/MP4 220以及差分对MN5/MN6 228和MP5/MP6 222。也就是说，参考图1，图2的电路包括两个电流镜装置MN3...MN6和两个差分对MP3...MP6作为新颖点。
图2的实施例200包括由四个二极管D1、D2、D3、和D4形成的二极管桥202。该二极管桥202具有位于D1与D3之间的第一节点204、位于D1与D2之间的第二节点206、位于D2与D4之间的第三节点208、以及位于D3与D4之间的第四节点210。在此配置中，第一节点204与第三节点208成相对关系，并且第二节点206与第四节点210成相对关系。经配置以缓冲输入电压VTT的电压缓冲器212与第一节点204连接。以这种方式，第一节点204处可得到的电压是VCOM，其是电压缓冲器212的输出。
在实施例中，电压缓冲器212是单位增益缓冲器，意旨VCOM＝VTT。包括MP1和MP2并且与图1的拉电流镜相同的拉电流镜216与第二节点206连接。第三节点208被配置用于与DUT 214连接。另外，包括MN1和MN2的灌电流镜218与第四节点210连接。
此外，第一电流镜220与拉电流镜216连接，并且第二电流镜230与灌电流镜218连接。如能够从图2看到的是，第一差分对222与第一电流镜220连接，并且第二差分对228与第二电流镜230连接。
第一差分对222被从第一恒流源224馈送第一偏置电流。另外，第一差分对222具有第一输入端221和第二输入端223。第一输入端221可以被配置成与输入电压连接并且第二输入端223可以被配置用于到DUT 214的连接。类似地，第二差分对228被从第二恒流源226馈送第二偏置电流。另外，第二差分对228具有第三输入端227和第四输入端229。第三输入端227可以被配置用于到输入电压的连接，并且第四输入端229可以被配置用于到DUT 214的连接。
优选地，第一恒流源224和第二恒流源226可以是恒流电路。存在其中可以布置恒流电路的许多方式：它们可以是基于电阻器和/或晶体管的，并且它们可以或者可以不包括温度补偿和电压调节。另外，根据实施例200的具体要求，拉电流镜216、第一电流镜220、和第一差分对222之间的连接的链可以遵循从由以下各项构成的组中选择的配置：(a)串联连接、(b)串联-并联连接、(c)并联-串联连接、以及(d)并联-并联连接。
类似地，同样根据实施例200的具体要求，灌电流镜218、第二电流镜230、和第二差分对228之间的连接的链可以采取从由以下各项构成的组中选择的配置：(a)串联-串联连接、(b)串联-并联连接、(c)并联-串联连接、以及(d)并联-并联连接。
还能够从图2看到的是，第一电流镜220和第一差分对222各自包括晶体管对。第一电流镜220包括MP3和MP4，并且第一差分对222包括MP5和MP6。第一电流镜220的晶体管对MP3/MP4和第一差分对222的晶体管对MP5/MP6可以包括MOSFET型晶体管。更具体地，MOSFET型晶体管可以是p沟道MOSFET。类似地，第二电流镜230和第二差分对228各自包括晶体管对。第二电流镜230包括MN3和MN4，并且第二差分对228包括MN5和MN6。第二电流镜230的晶体管对MN3/MN4和第二差分对228的晶体管对MN5/MN6可以包括MOSFET型晶体管。然而，和MP3/MP4和MP5/MP6对比，MOSFET型晶体管MN3/MN4和MN5/MN6可以是n沟道MOSFET。
图3是示出在拉/灌条件下将标准现有技术的有源负载的功率耗散302与针对低功率有源负载发明的功率耗散304相比较的模拟结果的曲线图300。看到的是，对于现有技术的有源负载来说功率耗散在将24mA拉入到0V 302a时为375mW，并且当从6V灌入24mA 302b时为325mW。在相同的条件下，低功率有源负载分别耗散200mW 304a和150mW 304b。在给出对每全引脚电子通道的功率目标是大约500mW的情况下，这实现了显著的功率节约。
能够通过示例的方式来图示本发明的低功率有源负载电路的操作和优点。采取：
VCC＝10V，VEE＝-10V
VTT＝VCOM＝0且DUT＝1
被编程为1mA的VISOURCE/ISINK，其将在输出端处生成25mA。
被设置为100μA的差分对电流源224和226。
(1)MP2/MP1＝25和MN2/MN1＝25的增益通常被设置成减小功率，如可以在等式中看到的。(2)MP3/MP4＝10和MN3/MN4＝10的增益被设置成减小总功率。(3)可以让MP6和MN6漏极浮置以将功率减小了2mW，如在图2中一样，但是可能影响AC性能。
适当的操作包括处于1V下的DUT，其中，正常操作预测LOAD电路将从DUT灌入25mA。
当DUT高于VTT时，100μA的电流将朝向其中其被放大了10倍的第一电流镜220流动。第二电流镜230生成了被进一步施加到MN1的漏极的1mA的电流。此电流被进一步放大了25倍，以在其输出端处生成25mA的电流。因为最初二极管D3由于VTT而正向偏置，所以25mA的电流从MN2的漏极流动到缓冲器。因此，因为电流在来自拉电流镜216的电流的相反方向上流动，所以来自缓冲器的总电流是0mA。
图1的现有技术的有源负载电路和图2的本发明的低功率有源负载电路两者中的功率因此可以被计算如下：
图1中的功率：
A：lmA*(VCC-VEE)＝1mA*20V＝20mW
B：lmA*(VCC-VEE)＝lmA*20V＝20mW
C：25mA*(VCC-VEE)＝25mA*20V＝500mW
D：25mA*(VDUT-VEE)＝25mA*llV＝275mW
功率＝815mW
图2中的功率：
A：lmA*(VCC-VEE)＝1mA*20V＝20mW
B：lmA*(VCC-VEE)＝1mA*20V＝20mW
C：～0mA*(VCC-VEE)＝～0mA*20V＝～0mW
D：25mA*(VDUT-VEE)＝25mA*llV＝275mW
E：100uA*(VCC-VEE)＝100uA*20V＝2mW
F：100uA*(VCC-VEE)＝100uA*20V＝2mW
功率＝319mW
图2的低功率有源负载电路在功率极敏感的装置上实现了496mW功耗节约。
另外，以下注意的是：
通过缓冲器的电流I(c)是～0mA。这意旨能够显著地减小缓冲器的大小，因为高电压高电流装置的构造要求极大的装置。
DUT开关在具有较低功率情况下看起来在波形上类似，所以我们能够假定AC性能是可接受的。
因为DUT拉出25mA，所以存在可接受的DC性能。
以上描述和图示不应当被解释为限制本发明的范围，本发明的范围由在下面陈述的权利要求限定。

Claims (16)

1.一种用于对受测装置执行测试的有源负载电路，包括：
二极管桥，所述二极管桥具有第一节点、第二节点、第三节点和第四节点，所述第一节点与所述第三节点相对并且所述第二节点与所述第四节点相对，其中，经配置以缓冲输入电压的电压缓冲器与所述第一节点连接，拉电流镜与所述第二节点连接并且灌电流镜与所述第四节点连接；
第一电流镜和第二电流镜，所述第一电流镜与所述拉电流镜连接并且所述第二电流镜与所述灌电流镜连接；
第一差分对，所述第一差分对与所述第一电流镜连接，所述第一差分对被从第一恒流源馈送第一偏置电流，其中，所述第一差分对具有第一输入端和第二输入端；以及
第二差分对，所述第二差分对与所述第二电流镜连接，所述第二差分对被从第二恒流源馈送第二偏置电流，其中，所述第二差分对具有第三输入端和第四输入端。
2.根据权利要求1所述的有源负载电路，其中，所述第三节点被配置用于与所述受测装置连接。
3.根据权利要求1所述的有源负载电路，其中，所述第一输入端被配置用于与所述输入电压连接，并且所述第二输入端被配置用于与所述受测装置连接。
4.根据权利要求1所述的有源负载电路，其中，所述第三输入端被配置成与所述输入电压连接，并且所述第四输入端被配置成与所述受测装置连接。
5.根据权利要求1所述的有源负载电路，其中，所述第一恒流源是恒流电路。
6.根据权利要求1所述的有源负载电路，其中，所述第二恒流源是恒流电路。
7.根据权利要求1所述的有源负载电路，其中，所述拉电流镜、所述第一电流镜、和所述第一差分对之间的连接的链遵循从以下各项的组中选择的配置：串联-串联连接、串联-并联连接、并联-串联连接、和并联-并联连接。
8.根据权利要求1所述的有源负载电路，其中，所述灌电流镜、所述第二电流镜、和所述第二差分对之间的连接链遵循从以下各项的组中选择的配置：串联-串联连接、串联-并联连接、并联-串联连接、和并联-并联连接。
9.根据权利要求1所述的有源负载电路，其中，所述电压缓冲器是单位增益缓冲器。
10.根据权利要求1所述的有源负载电路，其中，所述第一电流镜和所述第一差分对各自包括晶体管对。
11.根据权利要求10所述的有源负载电路，其中，所述第一电流镜和所述第一差分对的晶体管对包括MOSFET型晶体管。
12.根据权利要求11所述的有源负载电路，其中，所述MOSFET型晶体管是p沟道MOSFET。
13.根据权利要求1所述的有源负载电路，其中，所述第二电流镜和所述第二差分对各自包括晶体管对。
14.根据权利要求13所述的有源负载电路，其中，所述第二电流镜和所述第二差分对的晶体管对包括MOSFET型晶体管。
15.根据权利要求14所述的有源负载电路，其中，所述MOSFET型晶体管是n沟道MOSFET。
16.一种用于对受测装置执行测试的有源负载电路，包括：
二极管桥，所述二极管桥具有第一节点、第二节点、第三节点和第四节点，所述第一节点与所述第三节点相对并且所述第二节点与所述第四节点相对，其中，经配置以缓冲输入电压的电压缓冲器与所述第一节点连接，拉电流镜与所述第二节点连接，所述第三节点被配置成与所述受测装置连接并且灌电流镜与所述第四节点连接；
第一电流镜和第二电流镜，所述第一电流镜与所述拉电流镜连接并且所述第二电流镜与所述灌电流镜连接；
第一差分对，所述第一差分对与所述第一电流镜连接，所述第一差分对被从第一恒流源馈送第一偏置电流，其中，所述第一差分对具有第一输入端和第二输入端，所述第一输入端被配置成与所述输入电压连接并且所述第二输入端被配置成与所述受测装置连接；以及
第二差分对，所述第二差分对与所述第二电流镜连接，所述第二差分对被从第二恒流源馈送第二偏置电流，其中，所述第二差分对具有第三输入端和第四输入端，所述第三输入端被配置成与所述输入电压连接并且所述第四输入端被配置成与所述受测装置连接。
CN201880006004.7A 2017-01-06 2018-01-08 低功率有源负载 Active CN110291410B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762443505P 2017-01-06 2017-01-06
US62/443,505 2017-01-06
PCT/US2018/012837 WO2018129477A1 (en) 2017-01-06 2018-01-08 Low power active load

Publications (2)

Publication Number Publication Date
CN110291410A CN110291410A (zh) 2019-09-27
CN110291410B true CN110291410B (zh) 2021-10-26

Family

ID=62791268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880006004.7A Active CN110291410B (zh) 2017-01-06 2018-01-08 低功率有源负载

Country Status (7)

Country Link
US (1) US11209485B2 (zh)
EP (1) EP3566063B1 (zh)
JP (1) JP7321094B2 (zh)
CN (1) CN110291410B (zh)
DK (1) DK3566063T3 (zh)
ES (1) ES2903433T3 (zh)
WO (1) WO2018129477A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010297A (en) * 1989-12-01 1991-04-23 Analog Devices, Incorporated Automatic test equipment with active load having high-speed inhibit mode switching
US5521493A (en) * 1994-11-21 1996-05-28 Megatest Corporation Semiconductor test system including a novel driver/load circuit
JPH1082831A (ja) * 1996-09-09 1998-03-31 Yokogawa Electric Corp 能動負荷回路
US6172551B1 (en) * 1999-04-22 2001-01-09 Analog Devices, Inc. Wide dynamic-range current switches and switching methods
US6717450B1 (en) * 2002-05-13 2004-04-06 Telasic Communications, Inc. Monolithic I-load architecture for automatic test equipment
CN101453207A (zh) * 2007-12-06 2009-06-10 奇景光电股份有限公司 输出缓冲器
CN203025328U (zh) * 2012-12-26 2013-06-26 深圳市振华微电子有限公司 一种可调节的有源负载电路
CN103794188A (zh) * 2014-02-10 2014-05-14 北京京东方显示技术有限公司 一种输出缓冲电路、阵列基板和显示装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03277983A (ja) * 1990-03-28 1991-12-09 Ando Electric Co Ltd Ｄｂ型ａｓによるｄｕｔ負荷切換回路
JPH04356799A (ja) * 1990-08-29 1992-12-10 Mitsubishi Electric Corp 半導体記憶装置
JPH0595231A (ja) * 1991-10-03 1993-04-16 Nec Corp 出力回路
US5493519A (en) * 1993-08-16 1996-02-20 Altera Corporation High voltage driver circuit with fast current limiting for testing of integrated circuits
JPH07218596A (ja) * 1994-02-03 1995-08-18 Mitsubishi Electric Corp 半導体試験装置
JP2892287B2 (ja) * 1994-02-04 1999-05-17 松下電器産業株式会社 演算増幅器
KR0181307B1 (ko) * 1994-05-27 1999-04-01 오우라 히로시 반도체 시험장치용 드라이버회로
JP3640441B2 (ja) * 1995-09-22 2005-04-20 株式会社アドバンテスト Ｖｌｓｉテストシステム用ピンエレクトロニクス回路
US5945822A (en) * 1996-09-05 1999-08-31 Advantest Corporation Programmable load circuit
US6211723B1 (en) * 1999-01-20 2001-04-03 Ltx Corporation Programmable load circuit for use in automatic test equipment
US6275023B1 (en) * 1999-02-03 2001-08-14 Hitachi Electronics Engineering Co., Ltd. Semiconductor device tester and method for testing semiconductor device
US6166569A (en) 1999-04-23 2000-12-26 Analog Devices, Inc. Test interface circuits with waveform synthesizers having reduced spurious signals
US6232815B1 (en) * 1999-05-06 2001-05-15 Analog Devices, Inc. ATE pin electronics with complementary waveform drivers
US8582266B2 (en) * 2006-02-17 2013-11-12 Broadcom Corporation Current-monitoring apparatus
JP5727211B2 (ja) * 2010-12-17 2015-06-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US9419571B2 (en) * 2014-09-15 2016-08-16 Xcelsem, Llc Precision, high voltage, low power differential input stage with static and dynamic gate protection

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010297A (en) * 1989-12-01 1991-04-23 Analog Devices, Incorporated Automatic test equipment with active load having high-speed inhibit mode switching
US5521493A (en) * 1994-11-21 1996-05-28 Megatest Corporation Semiconductor test system including a novel driver/load circuit
JPH1082831A (ja) * 1996-09-09 1998-03-31 Yokogawa Electric Corp 能動負荷回路
US6172551B1 (en) * 1999-04-22 2001-01-09 Analog Devices, Inc. Wide dynamic-range current switches and switching methods
US6717450B1 (en) * 2002-05-13 2004-04-06 Telasic Communications, Inc. Monolithic I-load architecture for automatic test equipment
CN101453207A (zh) * 2007-12-06 2009-06-10 奇景光电股份有限公司 输出缓冲器
CN203025328U (zh) * 2012-12-26 2013-06-26 深圳市振华微电子有限公司 一种可调节的有源负载电路
CN103794188A (zh) * 2014-02-10 2014-05-14 北京京东方显示技术有限公司 一种输出缓冲电路、阵列基板和显示装置

Also Published As

Publication number Publication date
WO2018129477A1 (en) 2018-07-12
US11209485B2 (en) 2021-12-28
EP3566063B1 (en) 2021-12-15
EP3566063A4 (en) 2020-09-09
EP3566063A1 (en) 2019-11-13
ES2903433T3 (es) 2022-04-01
US20190346507A1 (en) 2019-11-14
DK3566063T3 (da) 2022-03-14
JP2020504303A (ja) 2020-02-06
CN110291410A (zh) 2019-09-27
JP7321094B2 (ja) 2023-08-04

Similar Documents

Publication Publication Date Title
US10168363B1 (en) Current sensor with extended voltage range
JP7304729B2 (ja) 電源回路、電源装置及び車両
US7633330B2 (en) Reference voltage generation circuit
KR100666977B1 (ko) 다전원 공급 회로 및 다전원 공급 방법
CN108599544B (zh) 应用于dc-dc变换器的高压使能电路
CN102331806A (zh) 差动放大电路以及串联稳压器
US8836380B2 (en) Bootstrap circuit
US20080297130A1 (en) Bandgap reference circuits
JP4845549B2 (ja) 電源装置及びこれを備えた電気機器
US8203365B2 (en) Circuit for comparing an input current with a threshold current
CN106020315A (zh) 半导体装置
US10291163B2 (en) Cascode structure for linear regulators and clamps
JP4810943B2 (ja) 過電流検出回路及び電圧比較回路
CN110291410B (zh) 低功率有源负载
US7880532B2 (en) Reference voltage generating circuit
US6914485B1 (en) High voltage supply sensing high input resistance operational amplifier input stage
EP3282581B1 (en) Buffer stage and control circuit
JP2021184256A (ja) 定電流回路及び半導体装置
US7837384B2 (en) Process-invariant low-quiescent temperature detection circuit
US9356587B2 (en) High voltage comparison circuit
US20100327919A1 (en) Differential amplifier circuit
EP4145700A1 (en) Protection circuit
CN102355253A (zh) 用以输出随工艺变异的驱动电流的输出级电路
US20240176380A1 (en) Reference current generation circuit
JP2022179098A (ja) 出力回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant