JPH1082831A - 能動負荷回路 - Google Patents
能動負荷回路Info
- Publication number
- JPH1082831A JPH1082831A JP8237569A JP23756996A JPH1082831A JP H1082831 A JPH1082831 A JP H1082831A JP 8237569 A JP8237569 A JP 8237569A JP 23756996 A JP23756996 A JP 23756996A JP H1082831 A JPH1082831 A JP H1082831A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- voltage
- dut
- active load
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 高速動作が可能な能動負荷回路を実現する。
【解決手段】 能動負荷回路において、被試験ＬＳＩ端
子に印加される最大電圧より高電圧若しくは転換電圧を
選択する第１のスイッチ回路と、被試験ＬＳＩ端子に印
加される最小電圧より低電圧若しくは転換電圧を選択す
る第２のスイッチ回路と、第１及び第２のスイッチ回路
の出力がそれぞれ接続される第１及び第２のバッファ回
路と、第１のバッファ回路の出力がアノードに接続され
る第１のダイオードと、第２のバッファ回路の出力がカ
ソードに接続される第２のダイオードと、第２のダイオ
ードのアノードがアノードに接続されカソードが被試験
ＬＳＩに接続される第３のダイオードと、第１のダイオ
ードのカソードがカソードに接続されアノードが被試験
ＬＳＩに接続される第４のダイオードと、第２及び第３
のダイオードのアノードに定電流を流入させ、第１及び
第４のダイオードのカソードから定電流を流出させる２
つの定電流源と、この２つの定電流源の出力電流を制御
する第３のスイッチ回路とを設ける。
子に印加される最大電圧より高電圧若しくは転換電圧を
選択する第１のスイッチ回路と、被試験ＬＳＩ端子に印
加される最小電圧より低電圧若しくは転換電圧を選択す
る第２のスイッチ回路と、第１及び第２のスイッチ回路
の出力がそれぞれ接続される第１及び第２のバッファ回
路と、第１のバッファ回路の出力がアノードに接続され
る第１のダイオードと、第２のバッファ回路の出力がカ
ソードに接続される第２のダイオードと、第２のダイオ
ードのアノードがアノードに接続されカソードが被試験
ＬＳＩに接続される第３のダイオードと、第１のダイオ
ードのカソードがカソードに接続されアノードが被試験
ＬＳＩに接続される第４のダイオードと、第２及び第３
のダイオードのアノードに定電流を流入させ、第１及び
第４のダイオードのカソードから定電流を流出させる２
つの定電流源と、この２つの定電流源の出力電流を制御
する第３のスイッチ回路とを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ試験装置等
で用いられる能動負荷回路に関し、特に高速動作が可能
な能動負荷回路に関する。
で用いられる能動負荷回路に関し、特に高速動作が可能
な能動負荷回路に関する。
【０００２】
【従来の技術】従来の能動負荷回路は被試験ＬＳＩ（以
下、ＤＵＴ(Device under test)と呼ぶ。）の端子に接
続され、前記端子に転換電圧を供給してＤＵＴの負荷と
なる電流を流入若しくは流出させる。
下、ＤＵＴ(Device under test)と呼ぶ。）の端子に接
続され、前記端子に転換電圧を供給してＤＵＴの負荷と
なる電流を流入若しくは流出させる。
【０００３】図２はこのような従来の能動負荷回路の一
例を示す回路図である。図２において１はバッファ回
路、２，３，４及び５はダイオード、６及び９は定電流
源、７及び８はスイッチ回路、１０はＤＵＴ、１００は
転換電圧、１０１は正電圧源、１０２は負電圧源であ
る。
例を示す回路図である。図２において１はバッファ回
路、２，３，４及び５はダイオード、６及び９は定電流
源、７及び８はスイッチ回路、１０はＤＵＴ、１００は
転換電圧、１０１は正電圧源、１０２は負電圧源であ
る。
【０００４】転換電圧１００はバッファ回路１に入力さ
れ、バッファ回路１の出力はダイオード２のカソード及
びダイオード５のアノードに接続される。
れ、バッファ回路１の出力はダイオード２のカソード及
びダイオード５のアノードに接続される。
【０００５】ダイオード２のアノードはダイオード３の
アノード及びスイッチ回路７の一端に接続され、スイッ
チ回路７の他端は定電流源６の一端に接続される。
アノード及びスイッチ回路７の一端に接続され、スイッ
チ回路７の他端は定電流源６の一端に接続される。
【０００６】ダイオード５のカソードはダイオード４の
カソード及びスイッチ回路８の一端に接続され、スイッ
チ回路８の他端は定電流源９の一端に接続される。
カソード及びスイッチ回路８の一端に接続され、スイッ
チ回路８の他端は定電流源９の一端に接続される。
【０００７】ダイオード３のカソードはダイオード４の
アノード及びＤＵＴ１０の端子に接続される。また、定
電流源６及び９の他端は正電圧源１０１及び負電圧源１
０２にそれぞれ接続される。
アノード及びＤＵＴ１０の端子に接続される。また、定
電流源６及び９の他端は正電圧源１０１及び負電圧源１
０２にそれぞれ接続される。
【０００８】ここで、図２に示す従来例の動作を説明す
る。能動負荷回路を使用する場合はスイッチ回路７及び
８を「ＯＮ」にする。
る。能動負荷回路を使用する場合はスイッチ回路７及び
８を「ＯＮ」にする。
【０００９】このため、ＤＵＴ１０の出力電圧が転換電
圧１００よりも大きいと定電流源９の出力電流が負荷電
流としてＤＵＴ１０に流れダイオード２〜５は導通状態
になり、一方、ＤＵＴ１０の出力電圧が転換電圧１００
よりも小さいと定電流源６の出力電流が負荷電流として
ＤＵＴ１０に流れる。
圧１００よりも大きいと定電流源９の出力電流が負荷電
流としてＤＵＴ１０に流れダイオード２〜５は導通状態
になり、一方、ＤＵＴ１０の出力電圧が転換電圧１００
よりも小さいと定電流源６の出力電流が負荷電流として
ＤＵＴ１０に流れる。
【００１０】この転換電圧１００の電圧値に基づきＤＵ
Ｔ１０の負荷となる電流が定電流源６から流入したり、
若しくは、定電流源９に流出する。
Ｔ１０の負荷となる電流が定電流源６から流入したり、
若しくは、定電流源９に流出する。
【００１１】一方、能動負荷回路を使用しない場合はス
イッチ回路７及び８を「ＯＦＦ」にする。この状態でダ
イオード２〜５は非導通状態になり、ＤＵＴ１０の端子
は開放状態になる。
イッチ回路７及び８を「ＯＦＦ」にする。この状態でダ
イオード２〜５は非導通状態になり、ＤＵＴ１０の端子
は開放状態になる。
【００１２】
【発明が解決しようとする課題】しかし、従来の能動負
荷回路ではスイッチ回路７及び８の出力寄生容量が比較
的大きのでＤＵＴ１０端子の電圧変化によりダイオード
３若しくは４が導通してしまうとＤＵＴ１０の端子に前
記出力寄生容量が負荷として接続されてしまい高速動作
に影響が出てしまうと言った問題点があった。
荷回路ではスイッチ回路７及び８の出力寄生容量が比較
的大きのでＤＵＴ１０端子の電圧変化によりダイオード
３若しくは４が導通してしまうとＤＵＴ１０の端子に前
記出力寄生容量が負荷として接続されてしまい高速動作
に影響が出てしまうと言った問題点があった。
【００１３】また、前記出力寄生容量を低減するために
リレー等を用いて能動負荷回路を切り離すことも可能で
あるがコスト、信頼性及び実装面積等の点で問題があっ
た。従って本発明が解決しようとする課題は、高速動作
が可能な能動負荷回路を実現することにある。
リレー等を用いて能動負荷回路を切り離すことも可能で
あるがコスト、信頼性及び実装面積等の点で問題があっ
た。従って本発明が解決しようとする課題は、高速動作
が可能な能動負荷回路を実現することにある。
【００１４】
【課題を解決するための手段】このような課題を達成す
るために、本発明では、能動負荷回路において、被試験
ＬＳＩ端子に印加される最大電圧より高電圧若しくは転
換電圧を選択する第１のスイッチ回路と、前記被試験Ｌ
ＳＩ端子に印加される最小電圧より低電圧若しくは転換
電圧を選択する第２のスイッチ回路と、前記第１及び第
２のスイッチ回路の出力がそれぞれ接続される第１及び
第２のバッファ回路と、前記第１のバッファ回路の出力
がアノードに接続される第１のダイオードと、前記第２
のバッファ回路の出力がカソードに接続される第２のダ
イオードと、前記第２のダイオードのアノードがアノー
ドに接続されカソードが前記被試験ＬＳＩに接続される
第３のダイオードと、前記第１のダイオードのカソード
がカソードに接続されアノードが前記被試験ＬＳＩに接
続される第４のダイオードと、前記第２及び第３のダイ
オードのアノードに定電流を流入させ、前記第１及び第
４のダイオードのカソードから定電流を流出させる２つ
の定電流源と、この２つの定電流源の出力電流を制御す
る第３のスイッチ回路とを備えたことを特徴とするもの
である。
るために、本発明では、能動負荷回路において、被試験
ＬＳＩ端子に印加される最大電圧より高電圧若しくは転
換電圧を選択する第１のスイッチ回路と、前記被試験Ｌ
ＳＩ端子に印加される最小電圧より低電圧若しくは転換
電圧を選択する第２のスイッチ回路と、前記第１及び第
２のスイッチ回路の出力がそれぞれ接続される第１及び
第２のバッファ回路と、前記第１のバッファ回路の出力
がアノードに接続される第１のダイオードと、前記第２
のバッファ回路の出力がカソードに接続される第２のダ
イオードと、前記第２のダイオードのアノードがアノー
ドに接続されカソードが前記被試験ＬＳＩに接続される
第３のダイオードと、前記第１のダイオードのカソード
がカソードに接続されアノードが前記被試験ＬＳＩに接
続される第４のダイオードと、前記第２及び第３のダイ
オードのアノードに定電流を流入させ、前記第１及び第
４のダイオードのカソードから定電流を流出させる２つ
の定電流源と、この２つの定電流源の出力電流を制御す
る第３のスイッチ回路とを備えたことを特徴とするもの
である。
【００１５】
【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図１は本発明に係る能動負荷回路の一実施例
を示す構成回路図である。
説明する。図１は本発明に係る能動負荷回路の一実施例
を示す構成回路図である。
【００１６】図１において２〜１０，１００，１０１及
び１０２は図２と同一符号を付してあり、１１及び１２
はスイッチ回路、１３及び１４はバッファ回路、１０３
及び１０４は電圧源である。
び１０２は図２と同一符号を付してあり、１１及び１２
はスイッチ回路、１３及び１４はバッファ回路、１０３
及び１０４は電圧源である。
【００１７】転換電圧１００はスイッチ回路１１及び１
２の一方の入力端子に接続され、スイッチ回路１１及び
１２の出力はバッファ回路１３及び１４に接続される。
２の一方の入力端子に接続され、スイッチ回路１１及び
１２の出力はバッファ回路１３及び１４に接続される。
【００１８】バッファ回路１３及び１４の出力はダイオ
ード５のアノード及びダイオード２のカソードにそれぞ
れ接続される。
ード５のアノード及びダイオード２のカソードにそれぞ
れ接続される。
【００１９】ダイオード２のアノードはダイオード３の
アノード及びスイッチ回路７の一端に接続され、ダイオ
ード５のカソードはダイオード４のカソード及びスイッ
チ回路８の一端に接続される。
アノード及びスイッチ回路７の一端に接続され、ダイオ
ード５のカソードはダイオード４のカソード及びスイッ
チ回路８の一端に接続される。
【００２０】スイッチ回路７及び８の他端は定電流源６
及び９の一端に接続され、ダイオード３のカソードはダ
イオード４のアノード及びＤＵＴ１０の端子に接続され
る。
及び９の一端に接続され、ダイオード３のカソードはダ
イオード４のアノード及びＤＵＴ１０の端子に接続され
る。
【００２１】また、定電流源６及び９の他端は正電圧源
１０１及び負電圧源１０２にそれぞれ接続され、スイッ
チ回路１１の他方の入力端子には電圧源１０３が、スイ
ッチ回路１２の他方の入力端子には電圧源１０４がそれ
ぞれ接続される。
１０１及び負電圧源１０２にそれぞれ接続され、スイッ
チ回路１１の他方の入力端子には電圧源１０３が、スイ
ッチ回路１２の他方の入力端子には電圧源１０４がそれ
ぞれ接続される。
【００２２】ここで、図１に示す実施例の動作を説明す
る。電圧源１０３はＤＵＴ１０の端子に印加される最大
電圧よりも高い電圧を、電圧源１０４はＤＵＴ１０の端
子に印加される最小電圧よりも低い電圧をそれぞれ出力
する。また、スイッチ回路１１及び１２は連動して動作
する。
る。電圧源１０３はＤＵＴ１０の端子に印加される最大
電圧よりも高い電圧を、電圧源１０４はＤＵＴ１０の端
子に印加される最小電圧よりも低い電圧をそれぞれ出力
する。また、スイッチ回路１１及び１２は連動して動作
する。
【００２３】能動負荷回路使用時はスイッチ回路７及び
８は「ＯＮ」となり、スイッチ回路１１及び１２は図１
中”イ”及び”ロ”側に接続され、バッファ回路１３及
び１４には転換電圧１００がそれぞれ印加される。
８は「ＯＮ」となり、スイッチ回路１１及び１２は図１
中”イ”及び”ロ”側に接続され、バッファ回路１３及
び１４には転換電圧１００がそれぞれ印加される。
【００２４】このため、ダイオード２のカソード及びダ
イオード５のアノードは転換電圧１００と同一電位とな
って従来例と同様な動作をする。
イオード５のアノードは転換電圧１００と同一電位とな
って従来例と同様な動作をする。
【００２５】一方、能動負荷回路不使用時にはスイッチ
回路７及び８を「ＯＦＦ」にすると共に、スイッチ回路
１１及び１２は図１中”ハ”及び”ニ”側に接続する。
回路７及び８を「ＯＦＦ」にすると共に、スイッチ回路
１１及び１２は図１中”ハ”及び”ニ”側に接続する。
【００２６】ダイオード２のカソードはＤＵＴ１０の端
子に印加される最小電圧よりも低い電圧になり、ダイオ
ード５のアノードはＤＵＴ１０の端子に印加される最大
電圧よりも高い電圧になる。
子に印加される最小電圧よりも低い電圧になり、ダイオ
ード５のアノードはＤＵＴ１０の端子に印加される最大
電圧よりも高い電圧になる。
【００２７】このため、ＤＵＴ１０の端子の電圧がどの
ような電圧値を取っても、ダイオード３のアノードはＤ
ＵＴ１０の端子電圧よりも小さくなり、一方、ダイオー
ド４のカソードはＤＵＴ１０の端子電圧よりも大きくな
る。
ような電圧値を取っても、ダイオード３のアノードはＤ
ＵＴ１０の端子電圧よりも小さくなり、一方、ダイオー
ド４のカソードはＤＵＴ１０の端子電圧よりも大きくな
る。
【００２８】従って、ダイオード３及び４は逆バイアス
となり、スイッチ回路７及び８はＤＵＴ１０端子から絶
縁される。通常、ダイオード３及び４の接合容量はスイ
ッチ回路７及び８の出力寄生容量よりも十分に小さいの
でＤＵＴ１０端子から見た負荷容量は小さくなる。
となり、スイッチ回路７及び８はＤＵＴ１０端子から絶
縁される。通常、ダイオード３及び４の接合容量はスイ
ッチ回路７及び８の出力寄生容量よりも十分に小さいの
でＤＵＴ１０端子から見た負荷容量は小さくなる。
【００２９】この結果、能動負荷不使用時にＤＵＴ１０
端子に接続されるダイオードに逆バイアスを印加するこ
とにより、ＤＵＴ１０端子から見た負荷容量が小さくな
るので高速動作が可能になる。
端子に接続されるダイオードに逆バイアスを印加するこ
とにより、ＤＵＴ１０端子から見た負荷容量が小さくな
るので高速動作が可能になる。
【００３０】なお、図１に示す実施例ではスイッチ回路
１１及び１２により電圧源１０３及び１０４と転換電圧
１００を切り換えているが他の手段であっても構わな
い。
１１及び１２により電圧源１０３及び１０４と転換電圧
１００を切り換えているが他の手段であっても構わな
い。
【００３１】
【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。能動負荷不使用
時にＤＵＴ端子に接続されるダイオードに逆バイアスを
印加することにより、高速動作が可能な能動負荷回路が
実現できる。
本発明によれば次のような効果がある。能動負荷不使用
時にＤＵＴ端子に接続されるダイオードに逆バイアスを
印加することにより、高速動作が可能な能動負荷回路が
実現できる。
【図１】本発明に係る能動負荷回路の一実施例を示す構
成回路図である。
成回路図である。
【図２】従来の能動負荷回路の一例を示す回路図であ
る。
る。
１，１３，１４ バッファ回路 ２，３，４，５ ダイオード ６，９ 定電流源 ７，８，１１，１２ スイッチ回路 １０ ＤＵＴ １００ 転換電圧 １０１ 正電圧源 １０２ 負電圧源 １０３，１０４ 電圧源
Claims (1)
- 【請求項１】能動負荷回路において、 被試験ＬＳＩ端子に印加される最大電圧より高電圧若し
くは転換電圧を選択する第１のスイッチ回路と、 前記被試験ＬＳＩ端子に印加される最小電圧より低電圧
若しくは転換電圧を選択する第２のスイッチ回路と、 前記第１及び第２のスイッチ回路の出力がそれぞれ接続
される第１及び第２のバッファ回路と、 前記第１のバッファ回路の出力がアノードに接続される
第１のダイオードと、 前記第２のバッファ回路の出力がカソードに接続される
第２のダイオードと、 前記第２のダイオードのアノードがアノードに接続され
カソードが前記被試験ＬＳＩに接続される第３のダイオ
ードと、 前記第１のダイオードのカソードがカソードに接続され
アノードが前記被試験ＬＳＩに接続される第４のダイオ
ードと、 前記第２及び第３のダイオードのアノードに定電流を流
入させ、前記第１及び第４のダイオードのカソードから
定電流を流出させる２つの定電流源と、 この２つの定電流源の出力電流を制御する第３のスイッ
チ回路とを備えたことを特徴とする能動負荷回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8237569A JPH1082831A (ja) | 1996-09-09 | 1996-09-09 | 能動負荷回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8237569A JPH1082831A (ja) | 1996-09-09 | 1996-09-09 | 能動負荷回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1082831A true JPH1082831A (ja) | 1998-03-31 |
Family
ID=17017265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8237569A Pending JPH1082831A (ja) | 1996-09-09 | 1996-09-09 | 能動負荷回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1082831A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1491905A1 (en) * | 2003-06-27 | 2004-12-29 | Agilent Technologies Inc | Samping active-load circuit |
| CN110291410A (zh) * | 2017-01-06 | 2019-09-27 | 艾利维特半导体公司 | 低功率有源负载 |
-
1996
- 1996-09-09 JP JP8237569A patent/JPH1082831A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1491905A1 (en) * | 2003-06-27 | 2004-12-29 | Agilent Technologies Inc | Samping active-load circuit |
| JP2005017294A (ja) * | 2003-06-27 | 2005-01-20 | Agilent Technol Inc | サンプリング能動負荷回路 |
| CN110291410A (zh) * | 2017-01-06 | 2019-09-27 | 艾利维特半导体公司 | 低功率有源负载 |
| CN110291410B (zh) * | 2017-01-06 | 2021-10-26 | 艾利维特半导体公司 | 低功率有源负载 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5157291A (en) | Switching circuit for selecting an output signal from plural input signals | |
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| US20100194451A1 (en) | Method of controlling an igbt and a gate driver | |
| US7019676B2 (en) | D/A converter | |
| KR100918343B1 (ko) | 다이오드 회로 | |
| JPH1082831A (ja) | 能動負荷回路 | |
| JPS6327460Y2 (ja) | ||
| US5706187A (en) | Switching power source circuitry having a current bypass circuit | |
| US6211730B1 (en) | Pre-amplifier circuit | |
| US4998029A (en) | Dual supply ECL to TTL translator | |
| JPH0345579B2 (ja) | ||
| JPH1173800A (ja) | 半導体装置、そのテスト方法 | |
| JPH0794969A (ja) | 高速電流感知増幅器 | |
| JPH02260712A (ja) | スイッチ回路 | |
| US5883446A (en) | System for switching between stand-by and wake-up states, of an information processing unit and of an analogue switch | |
| JPH06343036A (ja) | マルチプレクサ回路 | |
| JP2000152606A (ja) | 制御回路 | |
| JP2003047149A (ja) | 電力切替装置 | |
| JP2571014B2 (ja) | 固定２電圧直流電源装置 | |
| US4983858A (en) | Level determining circuit generating output signal at first or second output terminal according to level of input signal | |
| JPS6121877Y2 (ja) | ||
| JP3612700B2 (ja) | 能動負荷回路 | |
| JP2003347415A (ja) | 半導体集積回路システム | |
| JPH056640Y2 (ja) | ||
| JP3191606B2 (ja) | ２値出力回路 |