JPH056640Y2 - - Google Patents
Info
- Publication number
- JPH056640Y2 JPH056640Y2 JP1986086446U JP8644686U JPH056640Y2 JP H056640 Y2 JPH056640 Y2 JP H056640Y2 JP 1986086446 U JP1986086446 U JP 1986086446U JP 8644686 U JP8644686 U JP 8644686U JP H056640 Y2 JPH056640 Y2 JP H056640Y2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- diode bridge
- sample
- voltage drop
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〈産業上の利用分野〉
この考案は、高速信号をサンプリング、ホール
ドするサンプルホールド回路に関し、特に高速ア
ナログデジタル変換器に用いて好適なサンプルホ
ールド回路に関するものである。
ドするサンプルホールド回路に関し、特に高速ア
ナログデジタル変換器に用いて好適なサンプルホ
ールド回路に関するものである。
〈従来の技術〉
従来高速アナログデジタル変換器に用いるサン
プルホールド回路として、第２図に示すものが知
られている。
プルホールド回路として、第２図に示すものが知
られている。
第２図において、１は入力端子であり、この入
力端子１はダイオードブリツジ２の一端に接続さ
れている。３，４はそれぞれ吐出し定電流源、吸
込み定電流源であり、その出力はスイツチ５，６
に接続されている。スイツチ５の端子Ｓ，Ｈはそ
れぞれスイツチ６のＨ，Ｓ端子に接続されてお
り、それぞれ流路７，８を形成する。なお、スイ
ツチ５，６は連動して動作するものとする。９，
１０はダイオード、１１，１２は抵抗であり、ダ
イオード９、抵抗１１，１２、ダイオード１０が
この順に直列接続されている。ダイオード９のカ
ソードは流路７に、ダイオード１０のアノードは
流路８に接続されている。またダイオードブリツ
ジ２の共通アノード端子Ａ、共通カソード端子Ｂ
はそれぞれ流路７，８に接続されている。１３は
ダイオードブリツジ２の他端と共通電位点の間に
接続された信号保持手段であるコンデンサであ
り、その両端電圧はバツフア１４を介して抵抗１
１と抵抗１２の接続点に供給されている。１５は
コンデンサ１３の一端に接続された出力端子であ
る。
力端子１はダイオードブリツジ２の一端に接続さ
れている。３，４はそれぞれ吐出し定電流源、吸
込み定電流源であり、その出力はスイツチ５，６
に接続されている。スイツチ５の端子Ｓ，Ｈはそ
れぞれスイツチ６のＨ，Ｓ端子に接続されてお
り、それぞれ流路７，８を形成する。なお、スイ
ツチ５，６は連動して動作するものとする。９，
１０はダイオード、１１，１２は抵抗であり、ダ
イオード９、抵抗１１，１２、ダイオード１０が
この順に直列接続されている。ダイオード９のカ
ソードは流路７に、ダイオード１０のアノードは
流路８に接続されている。またダイオードブリツ
ジ２の共通アノード端子Ａ、共通カソード端子Ｂ
はそれぞれ流路７，８に接続されている。１３は
ダイオードブリツジ２の他端と共通電位点の間に
接続された信号保持手段であるコンデンサであ
り、その両端電圧はバツフア１４を介して抵抗１
１と抵抗１２の接続点に供給されている。１５は
コンデンサ１３の一端に接続された出力端子であ
る。
次にこのサンプルホールド回路の動作を説明す
る。入力信号は入力端子１に入力される。サンプ
リング動作のときは、スイツチ５，６はそれぞれ
Ｓ側に接続される。そのため、吐出し定電流源３
の出力電流Ioは流路７の一部分を通り、ダイオー
ドブリツジ２の共通アノード点Ａ、共通カソード
点Ｂ、流路８の一部分を経て吸込み定電流源４に
流入する。そのため、ダイオードブリツジ２は導
通し、入力信号により、コンデンサ１３は充電さ
れ、その両端電圧は入力信号に等しくなる。ダイ
オード９は、そのカソード側が流路７に接続され
ているので、ダイオード９、抵抗１１，１２、ダ
イオード１０の直列回路には、電流が流れない。
る。入力信号は入力端子１に入力される。サンプ
リング動作のときは、スイツチ５，６はそれぞれ
Ｓ側に接続される。そのため、吐出し定電流源３
の出力電流Ioは流路７の一部分を通り、ダイオー
ドブリツジ２の共通アノード点Ａ、共通カソード
点Ｂ、流路８の一部分を経て吸込み定電流源４に
流入する。そのため、ダイオードブリツジ２は導
通し、入力信号により、コンデンサ１３は充電さ
れ、その両端電圧は入力信号に等しくなる。ダイ
オード９は、そのカソード側が流路７に接続され
ているので、ダイオード９、抵抗１１，１２、ダ
イオード１０の直列回路には、電流が流れない。
ホールド動作のときは、スイツチ５，６をＨ側
に接続する。吐出し定電流源の出力電流Ioは、流
路８の一部分、ダイオード１０、抵抗１２，１
１、ダイオード９、流路７の一部分の順に流れ、
吸込み定電流源４に流入する。そのため、抵抗１
１，１２の電圧降下により、ダイオードブリツジ
２の共通カソード点Ｂの電位は、その共通アノー
ド点Ａの電位より高くなるため、ダイオードブリ
ツジ２には逆バイアスがかかり不導通になる。そ
のためコンデンサ１３の電圧はホールドされる。
なお、コンデンサ１３の電位すなわちダイオード
ブリツジ２の出力側端の電位は、バツフア１４を
介して抵抗１１，１２の接続点に供給されている
ので、ダイオードブリツジ２を構成する４つのダ
イオードの内、信号保持手段に接続されている２
つのダイオードには、抵抗１１，１２の電圧降下
とダイオード９，１０の順方向電圧降下の和電圧
の1/2に相当する逆バイアスが印加される。ホー
ルド特性を良くし、消費電力の増加を防ぐには、
抵抗１１，１２の値を大きくすればよい。
に接続する。吐出し定電流源の出力電流Ioは、流
路８の一部分、ダイオード１０、抵抗１２，１
１、ダイオード９、流路７の一部分の順に流れ、
吸込み定電流源４に流入する。そのため、抵抗１
１，１２の電圧降下により、ダイオードブリツジ
２の共通カソード点Ｂの電位は、その共通アノー
ド点Ａの電位より高くなるため、ダイオードブリ
ツジ２には逆バイアスがかかり不導通になる。そ
のためコンデンサ１３の電圧はホールドされる。
なお、コンデンサ１３の電位すなわちダイオード
ブリツジ２の出力側端の電位は、バツフア１４を
介して抵抗１１，１２の接続点に供給されている
ので、ダイオードブリツジ２を構成する４つのダ
イオードの内、信号保持手段に接続されている２
つのダイオードには、抵抗１１，１２の電圧降下
とダイオード９，１０の順方向電圧降下の和電圧
の1/2に相当する逆バイアスが印加される。ホー
ルド特性を良くし、消費電力の増加を防ぐには、
抵抗１１，１２の値を大きくすればよい。
〈考案が解決すべき問題点〉
しかしながら、このようなサンプルホールド回
路には次のような欠点がある。ダイオードにはそ
の接合容量その他に起因する容量成分が存在し、
ホールド時にこの容量成分を通して入力信号が電
圧保持手段側に漏れ出し、そのためホールド電圧
が変化する。この関係を第３図に示す。第３図に
おいて、ZCはダイオードの容量成分のインピーダ
ンス、ZBはダイオードブリツジ２の共通カソード
点Ｂ（または共通アノード点Ａ）と共通電位点間
のインピーダンスである。抵抗１１と１２の接続
点は、その出力インピーダンスが十分低いバツフ
ア１４に接続されているので、ZBは抵抗１２とダ
イオード１０（または抵抗１１とダイオード９）
の直列インピーダンスに等しい。漏れ量は近似的
にZB／（ZB＋ZC）に比例するので、ダイオードブ
リツジ２の逆バイアスを深くするために、抵抗１
１，１２の抵抗値を大きくすると、漏れ量が増加
し、ホールド特性が悪くなる。
路には次のような欠点がある。ダイオードにはそ
の接合容量その他に起因する容量成分が存在し、
ホールド時にこの容量成分を通して入力信号が電
圧保持手段側に漏れ出し、そのためホールド電圧
が変化する。この関係を第３図に示す。第３図に
おいて、ZCはダイオードの容量成分のインピーダ
ンス、ZBはダイオードブリツジ２の共通カソード
点Ｂ（または共通アノード点Ａ）と共通電位点間
のインピーダンスである。抵抗１１と１２の接続
点は、その出力インピーダンスが十分低いバツフ
ア１４に接続されているので、ZBは抵抗１２とダ
イオード１０（または抵抗１１とダイオード９）
の直列インピーダンスに等しい。漏れ量は近似的
にZB／（ZB＋ZC）に比例するので、ダイオードブ
リツジ２の逆バイアスを深くするために、抵抗１
１，１２の抵抗値を大きくすると、漏れ量が増加
し、ホールド特性が悪くなる。
〈考案の目的〉
この考案の目的は、構成が簡単でかつホールド
特性がよいサンプルホールド回路を提供すること
にある。
特性がよいサンプルホールド回路を提供すること
にある。
〈問題点を解決するための手段〉
上記問題点を解決するために本考案は、ダイオ
ードブリツジを用いたサンプルホールド回路にお
いて、電流源と、この電流源の出力電流を２つの
流路に選択的に流すスイツチと、この２つの流路
のそれぞれの途中に接続され、その他端が前記ダ
イオードブリツジの共通アノード点および共通カ
ソード点に接続された電圧降下素子と、この電圧
降下素子に並列に接続されたコンデンサと、前記
ダイオードブリツジの一端に接続された信号電圧
保持手段と、前記スイツチと前記電圧降下素子の
接続点に接続されたダイオードと、このダイオー
ドの他端に前記信号保持手段の出力に関連する信
号を与えるバツフアを具備したものである。
ードブリツジを用いたサンプルホールド回路にお
いて、電流源と、この電流源の出力電流を２つの
流路に選択的に流すスイツチと、この２つの流路
のそれぞれの途中に接続され、その他端が前記ダ
イオードブリツジの共通アノード点および共通カ
ソード点に接続された電圧降下素子と、この電圧
降下素子に並列に接続されたコンデンサと、前記
ダイオードブリツジの一端に接続された信号電圧
保持手段と、前記スイツチと前記電圧降下素子の
接続点に接続されたダイオードと、このダイオー
ドの他端に前記信号保持手段の出力に関連する信
号を与えるバツフアを具備したものである。
〈実施例〉
第１図は本考案に係るサンプルホールド回路の
一実施例を示す構成図である。なお、第２図と同
じ要素には同一符号を付し、説明を省略する。第
１図において、１６，１７は電圧降下素子として
の抵抗であり、それぞれ流路７，８の途中に接続
されている。またこれら抵抗１６，１７の他端は
それぞれダイオードブリツジ２の共通アノード点
Ａ、共通カソード点Ｂに接続されている。１８，
１９はコンデンサであり、それぞれ抵抗１６，１
７に並列に接続されている。２０はダイオードで
あり、そのカソードを抵抗１６の一端に、アノー
ドをバツフア１４の出力に接続されている。ダイ
オード２１は、そのアノードを抵抗１７の一端
に、カソードをバツフア１４の出力に接続されて
いる。
一実施例を示す構成図である。なお、第２図と同
じ要素には同一符号を付し、説明を省略する。第
１図において、１６，１７は電圧降下素子として
の抵抗であり、それぞれ流路７，８の途中に接続
されている。またこれら抵抗１６，１７の他端は
それぞれダイオードブリツジ２の共通アノード点
Ａ、共通カソード点Ｂに接続されている。１８，
１９はコンデンサであり、それぞれ抵抗１６，１
７に並列に接続されている。２０はダイオードで
あり、そのカソードを抵抗１６の一端に、アノー
ドをバツフア１４の出力に接続されている。ダイ
オード２１は、そのアノードを抵抗１７の一端
に、カソードをバツフア１４の出力に接続されて
いる。
次にこの実施例の動作を説明する。サンプル動
作のときは、スイツチ５，６をＳ側に接続する。
吐出し定電流源３の出力電流Ioは、抵抗１６、ダ
イオードブリツジ２、抵抗１７の順に流れ、吸込
み定電流源４に流入する。ダイオードブリツジ２
は、その順方向に電圧が印加されるので導通し、
入力端子１に印加された入力信号により、コンデ
ンサ１３は充電される。
作のときは、スイツチ５，６をＳ側に接続する。
吐出し定電流源３の出力電流Ioは、抵抗１６、ダ
イオードブリツジ２、抵抗１７の順に流れ、吸込
み定電流源４に流入する。ダイオードブリツジ２
は、その順方向に電圧が印加されるので導通し、
入力端子１に印加された入力信号により、コンデ
ンサ１３は充電される。
ホールド動作のときは、スイツチ５，６はＨ側
に接続され、吐出し定電流源３の出力電流Ioは、
抵抗１７、ダイオード２１，２０、抵抗１６を通
り、吸込み定電流源４に流入する。そのため、ダ
イオードブリツジ２の共通アノード点Ａ、共通カ
ソード点Ｂには逆バイアスがかかり、ダイオード
ブリツジ２を不導通にして、コンデンサ１３の電
圧をホールドする。バツフア１４により、ダイオ
ード２０と２１の接続点の電位はダイオード１３
の電位に制御されるので、ダイオードブリツジ２
を構成する４つのダイオードの内、コンデンサ１
３に接続されている２つのダイオードには、抵抗
１６の電圧降下とダイオード２０の順方向電圧降
下の和電圧（または抵抗１７の電圧降下とダイオ
ード２１の順方向電圧降下の和電圧）の逆バイア
スが印加される。
に接続され、吐出し定電流源３の出力電流Ioは、
抵抗１７、ダイオード２１，２０、抵抗１６を通
り、吸込み定電流源４に流入する。そのため、ダ
イオードブリツジ２の共通アノード点Ａ、共通カ
ソード点Ｂには逆バイアスがかかり、ダイオード
ブリツジ２を不導通にして、コンデンサ１３の電
圧をホールドする。バツフア１４により、ダイオ
ード２０と２１の接続点の電位はダイオード１３
の電位に制御されるので、ダイオードブリツジ２
を構成する４つのダイオードの内、コンデンサ１
３に接続されている２つのダイオードには、抵抗
１６の電圧降下とダイオード２０の順方向電圧降
下の和電圧（または抵抗１７の電圧降下とダイオ
ード２１の順方向電圧降下の和電圧）の逆バイア
スが印加される。
この実施例において、第３図に示すZBは抵抗１
６とコンデンサ１８の並列インピーダンスと、ダ
イオード２０の順方向インピーダンスの和（また
は抵抗１７とコンデンサ１９の並列インピーダン
スと、ダイオード２１の順方向インピーダンスの
和）になる。コンデンサ１８，１９の容量を十分
大きくすることによつて、この抵抗とコンデンサ
の並列インピーダンスを充分小さくすることがで
きるから、インピーダンスZBをダイオード２０，
２１の順方向インピーダンスにほぼ等しくするこ
とができる。また抵抗１６，１７に流れる電流
は、サンプル動作、ホールド動作共に吐出し定電
流源３の出力電流Ioになる。従つてこれら抵抗１
６，１７には常に一定電流が流れ、素子端子間の
電圧降下が一定なので、コンデンサ１８，１９を
並列に接続しても、サンプル動作とホールド動作
の切り換え時に動作速度の低下、ノイズの発生、
誤動作がおこらない。
６とコンデンサ１８の並列インピーダンスと、ダ
イオード２０の順方向インピーダンスの和（また
は抵抗１７とコンデンサ１９の並列インピーダン
スと、ダイオード２１の順方向インピーダンスの
和）になる。コンデンサ１８，１９の容量を十分
大きくすることによつて、この抵抗とコンデンサ
の並列インピーダンスを充分小さくすることがで
きるから、インピーダンスZBをダイオード２０，
２１の順方向インピーダンスにほぼ等しくするこ
とができる。また抵抗１６，１７に流れる電流
は、サンプル動作、ホールド動作共に吐出し定電
流源３の出力電流Ioになる。従つてこれら抵抗１
６，１７には常に一定電流が流れ、素子端子間の
電圧降下が一定なので、コンデンサ１８，１９を
並列に接続しても、サンプル動作とホールド動作
の切り換え時に動作速度の低下、ノイズの発生、
誤動作がおこらない。
なお、この実施例では、電圧降下素子として抵
抗を用いたが、ダイオード及びツエナダイオード
を用いてもよい。
抗を用いたが、ダイオード及びツエナダイオード
を用いてもよい。
〈考案の効果〉
以上図面に基いて詳細に説明したように、この
考案によれば、ダイオードブリツジの逆バイアス
電圧を発生させる電圧降下素子に並列にコンデン
サを挿入するようにしたので、電圧降下素子のイ
ンピーダンスを無視できる程度に小さくすること
ができる。そのため、ダイオードブリツジのホー
ルド時の逆バイアスを深くしてもこのダイオード
ブリツジと共通電位点間のインピーダンスが増加
することはなく、従つてダイオードの容量成分に
よる漏れ量を最小限にでき、良好なホールド特性
を得ることができる。
考案によれば、ダイオードブリツジの逆バイアス
電圧を発生させる電圧降下素子に並列にコンデン
サを挿入するようにしたので、電圧降下素子のイ
ンピーダンスを無視できる程度に小さくすること
ができる。そのため、ダイオードブリツジのホー
ルド時の逆バイアスを深くしてもこのダイオード
ブリツジと共通電位点間のインピーダンスが増加
することはなく、従つてダイオードの容量成分に
よる漏れ量を最小限にでき、良好なホールド特性
を得ることができる。
また、サンプル時とホールド時とで前記電圧降
下素子に流れる電流が同一になるように構成した
ので、電圧降下素子に並列に接続したコンデンサ
によつて動作速度が低下したり、ノイズが発生す
ることもない。
下素子に流れる電流が同一になるように構成した
ので、電圧降下素子に並列に接続したコンデンサ
によつて動作速度が低下したり、ノイズが発生す
ることもない。
第１図は本考案に係るサンプルホールド回路の
一実施例を示す構成回路図、第２図はサンプルホ
ード回路の従来例を示す構成回路図、第３図はダ
イオードの容量成分により漏れが発生することを
説明するための図である。 ２……ダイオードブリツジ、３……吐出し定電
流源、４……吸込み定電流源、５，６……スイツ
チ、１３，１８，１９……コンデンサ、１４……
バツフア、１６，１７……抵抗、２０，２１……
ダイオード。
一実施例を示す構成回路図、第２図はサンプルホ
ード回路の従来例を示す構成回路図、第３図はダ
イオードの容量成分により漏れが発生することを
説明するための図である。 ２……ダイオードブリツジ、３……吐出し定電
流源、４……吸込み定電流源、５，６……スイツ
チ、１３，１８，１９……コンデンサ、１４……
バツフア、１６，１７……抵抗、２０，２１……
ダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 ダイオードブリツジに印加する電圧の極性を制
御してスイツチ動作を行ない、入力信号を前記ダ
イオードブリツジを介して信号保持手段に接続
し、前記入力信号を前記信号保持手段に保持する
サンプルホールド回路において、 ２つの電流源と、この２つの電流源の出力を２
つの流路に切り換えて接続する２つのスイツチ
と、前記２つの流路のそれぞれの途中に接続さ
れ、その他端が前記ダイオードブリツジに接続さ
れた２つの電圧降下素子と、この２つの電圧降下
素子のそれぞれに並列に接続されたコンデンサ
と、前記ダイオードブリツジに接続された信号保
持手段と、前記スイツチと前記電圧降下素子の交
点にそれぞれ接続された２つのダイオードを有
し、このダイオードの他端に前記信号保持手段の
出力に関連する信号を印加することを特徴とする
サンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986086446U JPH056640Y2 (ja) | 1986-06-06 | 1986-06-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1986086446U JPH056640Y2 (ja) | 1986-06-06 | 1986-06-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62198599U JPS62198599U (ja) | 1987-12-17 |
| JPH056640Y2 true JPH056640Y2 (ja) | 1993-02-19 |
Family
ID=30942758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1986086446U Expired - Lifetime JPH056640Y2 (ja) | 1986-06-06 | 1986-06-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056640Y2 (ja) |
-
1986
- 1986-06-06 JP JP1986086446U patent/JPH056640Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62198599U (ja) | 1987-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH056640Y2 (ja) | ||
| ATE61689T1 (de) | Abtast- und halteschaltung. | |
| JPS5928296B2 (ja) | 電流スイツチ論理回路 | |
| JPS592433A (ja) | サンプル回路 | |
| JPH07120935B2 (ja) | スイツチング回路 | |
| JPH0641179Y2 (ja) | 電流切り換え回路 | |
| JPH0445199Y2 (ja) | ||
| US4627081A (en) | Shift register stage | |
| JP3775093B2 (ja) | サンプル・ホールド回路 | |
| KR930006692Y1 (ko) | 쇼트키 다이오드를 이용한 스위칭 시간 단축회로 | |
| JPH0833419B2 (ja) | ピークホールド回路 | |
| JPH0524226Y2 (ja) | ||
| JPH06347493A (ja) | 交流電圧信号の整流用回路装置 | |
| JP2944337B2 (ja) | レベル変換回路 | |
| JPS6121877Y2 (ja) | ||
| JPS58179023A (ja) | アナログスイツチ装置及びこれを用いたサンプルホ−ルド装置 | |
| SU1262716A1 (ru) | Логический элемент И | |
| JPH0360514A (ja) | 電圧制御発振回路 | |
| JPS6138159Y2 (ja) | ||
| JPH0435215A (ja) | ラッチ回路 | |
| JP2757438B2 (ja) | 光結合型リレー回路 | |
| JPS60107794A (ja) | 電流切換回路 | |
| JPH0239655A (ja) | 極性反転検出回路 | |
| JPH0115161B2 (ja) | ||
| JPS63269399A (ja) | トラツクホ−ルド回路 |