JPH0833419B2 - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JPH0833419B2 JPH0833419B2 JP12722489A JP12722489A JPH0833419B2 JP H0833419 B2 JPH0833419 B2 JP H0833419B2 JP 12722489 A JP12722489 A JP 12722489A JP 12722489 A JP12722489 A JP 12722489A JP H0833419 B2 JPH0833419 B2 JP H0833419B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- capacitor
- potential
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はピークホールド回路に関し、特にオフセッ
ト電圧の小さいこと、高周波入力信号にも追従できるこ
と、あるいはホールド動作が早いことの少なくとも一つ
の長所を有するピークホールド回路に関するものであ
る。
ト電圧の小さいこと、高周波入力信号にも追従できるこ
と、あるいはホールド動作が早いことの少なくとも一つ
の長所を有するピークホールド回路に関するものであ
る。
第５図は従来のピークホールド回路を示す回路図であ
る。図において、１は入力端子、２は出力端子、３はサ
ンプル入力、４はホールド入力である。Q1,Q2は差動対
を構成するNPNトランジスタである。トランジスタQ
1は、ベースが入力端子１に、エミッタがトランジスタQ
2のエミッタに、コレクタがカレントミラーCM1に各々接
続されている。トランジスタQ2は、ベースが出力端子２
に、コレクタがカレントミラーCM1に各々接続されてい
る。カレントミラーCM1は、トランジスタQ1に流れる電
流と等しい電流をトランジスタQ2のコレクタに与えるた
めのものであり、PNPトランジスタQ3,Q4より成る。トラ
ンジスタQ3は、ダイオード接続されており、エミッタが
電源VCCに、コレクタがトランジスタQ1のコレクタに各
々接続されている。トランジスタQ4は、エミッタが電源
VCCに、コレクタがトランジスタQ2のコレクタに、ベー
スがトランジスタQ3のベースに各々接続されている。
る。図において、１は入力端子、２は出力端子、３はサ
ンプル入力、４はホールド入力である。Q1,Q2は差動対
を構成するNPNトランジスタである。トランジスタQ
1は、ベースが入力端子１に、エミッタがトランジスタQ
2のエミッタに、コレクタがカレントミラーCM1に各々接
続されている。トランジスタQ2は、ベースが出力端子２
に、コレクタがカレントミラーCM1に各々接続されてい
る。カレントミラーCM1は、トランジスタQ1に流れる電
流と等しい電流をトランジスタQ2のコレクタに与えるた
めのものであり、PNPトランジスタQ3,Q4より成る。トラ
ンジスタQ3は、ダイオード接続されており、エミッタが
電源VCCに、コレクタがトランジスタQ1のコレクタに各
々接続されている。トランジスタQ4は、エミッタが電源
VCCに、コレクタがトランジスタQ2のコレクタに、ベー
スがトランジスタQ3のベースに各々接続されている。
Q5,Q6は差動対を構成するNPNトランジスタである。ト
ランジスタQ5は、ベースがサンプル入力３に、コレクタ
がトランジスタQ1とQ2のエミッタ共通接続点に、エミッ
タがトランジスタQ6のエミッタに各々接続されている。
トランジスタQ6は、コレクタが電源VCCに、ベースがホ
ールド入力４に各々接続される。トランジスタQ5とQ6の
エミッタ共通接続点は、電流容量がI0である定電流源CS
1を介し接地されている。トランジスタQ5のON/OFFによ
り、トランジスタQ1,Q2より成る差動対が能動化／不能
化される。
ランジスタQ5は、ベースがサンプル入力３に、コレクタ
がトランジスタQ1とQ2のエミッタ共通接続点に、エミッ
タがトランジスタQ6のエミッタに各々接続されている。
トランジスタQ6は、コレクタが電源VCCに、ベースがホ
ールド入力４に各々接続される。トランジスタQ5とQ6の
エミッタ共通接続点は、電流容量がI0である定電流源CS
1を介し接地されている。トランジスタQ5のON/OFFによ
り、トランジスタQ1,Q2より成る差動対が能動化／不能
化される。
トランジスタQ2のコレクタはダイオードD1のアノード
に接続され、ダイオードD1のカソードはホールド用のコ
ンデンサC1を介し接地されている。ダイオードD1は、コ
ンデンサC1からトランジスタQ2へ電流が流れ込むのを防
止する。定電流源CS2はコンデンサC1と並列に接続され
ており、コンデンサC1の充電電圧を一定の割合で放電さ
せる役目をする。
に接続され、ダイオードD1のカソードはホールド用のコ
ンデンサC1を介し接地されている。ダイオードD1は、コ
ンデンサC1からトランジスタQ2へ電流が流れ込むのを防
止する。定電流源CS2はコンデンサC1と並列に接続され
ており、コンデンサC1の充電電圧を一定の割合で放電さ
せる役目をする。
バッファ回路５は、コンデンサC1の充電電圧を出力端
子２に伝達する。バッファ回路５は、エミッタホロワNP
NトランジスタQ7と定電流源CS3より成る。トランジスタ
Q7は、コレクタが電源VCCに接続され、エミッタが出力
端子２に接続されるとともに、定電流源CS3を介し接地
されており、ベースにはコンデンサC1の充電電圧が与え
られる。
子２に伝達する。バッファ回路５は、エミッタホロワNP
NトランジスタQ7と定電流源CS3より成る。トランジスタ
Q7は、コレクタが電源VCCに接続され、エミッタが出力
端子２に接続されるとともに、定電流源CS3を介し接地
されており、ベースにはコンデンサC1の充電電圧が与え
られる。
次に動作について第６図を用いながら説明する。サン
プルモードでは、サンプル入力３に“H"、ホールド入力
４に“L"が入力される。すると、トランジスタQ5がON
し、トランジスタQ1,Q2より成る差動対が能動化され
る。入力端子１への入力信号のレベルが出力端子２のレ
ベルより高いとトランジスタQ1がONし、定電流源CS1に
より規定される電流I0がトランジスタQ1,Q3に流れる。
トランジスタQ3はトランジスタQ4とカレントミラーCM1
を構成しているのでトランジスタQ4のコレクタ電流もI0
となる。トランジスタQ2はOFFしているので、電流I0は
ダイオードD1を介しコンデンサC1に与えられる。コンデ
ンサC1は電流I0により充電される。コンデンサC1の充電
電圧は、トランジスタQ7を介し出力端子２に与えられ
る。コンデンサC1の充電電圧が上昇すると出力端子２の
電位も次第に増加する。そして、出力端子２の電位が入
力端子１の電位と等しくなると、トランジスタQ1とQ2の
導通度は等しくなり、トランジスタQ1,Q2には各々I0/2
の電流が流れる。従って、コンデンサC1には電流は供給
されず、コンデンサC1への充電はストップする。このよ
うにしてサンプル入力３が“H"の期間に対応する入力信
号のピーク値VPをサンプリングしている。
プルモードでは、サンプル入力３に“H"、ホールド入力
４に“L"が入力される。すると、トランジスタQ5がON
し、トランジスタQ1,Q2より成る差動対が能動化され
る。入力端子１への入力信号のレベルが出力端子２のレ
ベルより高いとトランジスタQ1がONし、定電流源CS1に
より規定される電流I0がトランジスタQ1,Q3に流れる。
トランジスタQ3はトランジスタQ4とカレントミラーCM1
を構成しているのでトランジスタQ4のコレクタ電流もI0
となる。トランジスタQ2はOFFしているので、電流I0は
ダイオードD1を介しコンデンサC1に与えられる。コンデ
ンサC1は電流I0により充電される。コンデンサC1の充電
電圧は、トランジスタQ7を介し出力端子２に与えられ
る。コンデンサC1の充電電圧が上昇すると出力端子２の
電位も次第に増加する。そして、出力端子２の電位が入
力端子１の電位と等しくなると、トランジスタQ1とQ2の
導通度は等しくなり、トランジスタQ1,Q2には各々I0/2
の電流が流れる。従って、コンデンサC1には電流は供給
されず、コンデンサC1への充電はストップする。このよ
うにしてサンプル入力３が“H"の期間に対応する入力信
号のピーク値VPをサンプリングしている。
一方、ホールドモードでは、サンプル入力３に“L"、
ホールド入力４に“H"が入力される。すると、トランジ
スタQ5がOFFし、トランジスタQ1,Q2より成る差動対は不
能化される。従って、入力端子１にいかなる信号が入力
されても、出力端子２にはサンプルモード時のコンデン
サC1の充電電圧が出力される。つまり、サンプルモード
中の入力信号のピーク電圧VPがコンデンサC1にホールド
され出力端子２に出力され続ける。次にサンプルモード
になるまでの間に、コンデンサC1は定電流源CS2により
一定割合で放電される。
ホールド入力４に“H"が入力される。すると、トランジ
スタQ5がOFFし、トランジスタQ1,Q2より成る差動対は不
能化される。従って、入力端子１にいかなる信号が入力
されても、出力端子２にはサンプルモード時のコンデン
サC1の充電電圧が出力される。つまり、サンプルモード
中の入力信号のピーク電圧VPがコンデンサC1にホールド
され出力端子２に出力され続ける。次にサンプルモード
になるまでの間に、コンデンサC1は定電流源CS2により
一定割合で放電される。
〔発明が解決しようとする課題〕 従来のピークホールド回路は以上のように構成されて
おり、以下の３つの問題点があった。
おり、以下の３つの問題点があった。
サンプルモード時（サンプル入力３に“H"、ホール
ド入力４に“L"が入力されている時）、出力端子２の電
位よりも低い電位が入力端子１に与えられると、トラン
ジスタQ2がONする。ところが、このとき、トランジスタ
Q1がOFFするので、トランジスタQ2にはトランジスタQ4
からの電流供給がなく、そのためトランジスタQ2は深く
飽和してしまう。その結果、再び入力端子１の電位が出
力端子２の電位より高くなった場合、トランジスタQ2の
ONからOFFへの移行に時間がかかり、本来コンデンサC1
に行くべき電流が少しの間トランジスタQ2を介して抜け
てしまうので、コンデンサC1の充電時間が長くなり、サ
ンプル動作に時間がかかるという問題点があった（以下
第１の問題点という）。
ド入力４に“L"が入力されている時）、出力端子２の電
位よりも低い電位が入力端子１に与えられると、トラン
ジスタQ2がONする。ところが、このとき、トランジスタ
Q1がOFFするので、トランジスタQ2にはトランジスタQ4
からの電流供給がなく、そのためトランジスタQ2は深く
飽和してしまう。その結果、再び入力端子１の電位が出
力端子２の電位より高くなった場合、トランジスタQ2の
ONからOFFへの移行に時間がかかり、本来コンデンサC1
に行くべき電流が少しの間トランジスタQ2を介して抜け
てしまうので、コンデンサC1の充電時間が長くなり、サ
ンプル動作に時間がかかるという問題点があった（以下
第１の問題点という）。
トランジスタQ1に流れる電流をトランジスタQ3,Q4
より成るカレントミラーCM1を介しコンデンサC1へ供給
しているので、入力端子１の電位が変化してからカレン
トミラーCM1中のトランジスタQ4のコレクタにコンデン
サC1へ供給すべき電流が実際に流れはじめるまで若干の
時間がかかる。このためコンデンサC1の充電が遅くな
り、サンプル動作に時間がかかるという問題点があっ
た。特に、入力端子１への入力信号が高周波の場合、入
力信号に追従してコンデンサC1に充電できず、正確なサ
ンプル動作ができないという問題点があった（以下第２
の問題点という）。
より成るカレントミラーCM1を介しコンデンサC1へ供給
しているので、入力端子１の電位が変化してからカレン
トミラーCM1中のトランジスタQ4のコレクタにコンデン
サC1へ供給すべき電流が実際に流れはじめるまで若干の
時間がかかる。このためコンデンサC1の充電が遅くな
り、サンプル動作に時間がかかるという問題点があっ
た。特に、入力端子１への入力信号が高周波の場合、入
力信号に追従してコンデンサC1に充電できず、正確なサ
ンプル動作ができないという問題点があった（以下第２
の問題点という）。
サンプルモードからホールドモードへの切り換え時
には、トランジスタQ1,Q2より成る差動対は不能化され
るので、トランジスタQ4のコレクタに残った電荷がコン
デンサC1に供給され、この電荷によりコンデンサC1が充
電されるので、オフセット電圧が発生するという問題点
があった（以下第３の問題点という）。
には、トランジスタQ1,Q2より成る差動対は不能化され
るので、トランジスタQ4のコレクタに残った電荷がコン
デンサC1に供給され、この電荷によりコンデンサC1が充
電されるので、オフセット電圧が発生するという問題点
があった（以下第３の問題点という）。
この発明は上記のような問題点を解消するためになさ
れたもので、サンプル動作が早いこと、高周波の入力信
号に対しても追従してサンプル動作ができること、ある
いはオフセット電圧が小さいことのうち少なくとも１つ
の長所を有するピークホールド回路を得ることを目的と
する。
れたもので、サンプル動作が早いこと、高周波の入力信
号に対しても追従してサンプル動作ができること、ある
いはオフセット電圧が小さいことのうち少なくとも１つ
の長所を有するピークホールド回路を得ることを目的と
する。
請求項１に係るピークホールド回路は、入力信号が与
えられる入力端子と、制御電極が前記入力端子に、第１
の電極が第１の電位に各々接続された第１のトランジス
タと、制御電極が出力端子に、第２の電極が前記第１の
トランジスタの第２の電極に各々接続され、前記第１の
トランジスタと差動対を構成する第２のトランジスタ
と、制御電極に第１の制御信号が与えられ、第１の電極
が前記第1,第２のトランジスタの第２の電極の共通接続
点に、第２の電極が第１の定電流源を介し第２の電位に
各々接続された第３のトランジスタと、制御電極に第１
の制御信号とは逆極性の第２の制御信号が与えられ、第
１の電極が前記第２のトランジスタの第１の電極に、第
２の電極が前記第３のトランジスタの第２の電極に各々
接続され、前記第３のトランジスタと差動対を構成する
第４のトランジスタと、前記第１の電位と前記第２のト
ランジスタの第１の電極との間に接続され、その電流容
量が前記第１の定電流源の電流容量の半分である第２の
定電流源と、前記第２のトランジスタの第１の電極と前
記第２の電位との間に接続され、前記第２の定電流源か
らの電流に応じて充電されるコンデンサと、前記コンデ
ンサに接続され、前記コンデンサの充電電圧を前記出力
端子に伝達するバッファ回路とを備えている。
えられる入力端子と、制御電極が前記入力端子に、第１
の電極が第１の電位に各々接続された第１のトランジス
タと、制御電極が出力端子に、第２の電極が前記第１の
トランジスタの第２の電極に各々接続され、前記第１の
トランジスタと差動対を構成する第２のトランジスタ
と、制御電極に第１の制御信号が与えられ、第１の電極
が前記第1,第２のトランジスタの第２の電極の共通接続
点に、第２の電極が第１の定電流源を介し第２の電位に
各々接続された第３のトランジスタと、制御電極に第１
の制御信号とは逆極性の第２の制御信号が与えられ、第
１の電極が前記第２のトランジスタの第１の電極に、第
２の電極が前記第３のトランジスタの第２の電極に各々
接続され、前記第３のトランジスタと差動対を構成する
第４のトランジスタと、前記第１の電位と前記第２のト
ランジスタの第１の電極との間に接続され、その電流容
量が前記第１の定電流源の電流容量の半分である第２の
定電流源と、前記第２のトランジスタの第１の電極と前
記第２の電位との間に接続され、前記第２の定電流源か
らの電流に応じて充電されるコンデンサと、前記コンデ
ンサに接続され、前記コンデンサの充電電圧を前記出力
端子に伝達するバッファ回路とを備えている。
請求項２に係るピークホールド回路は、入力信号が与
えられる入力端子と、制御電極が前記入力端子に接続さ
れた第１のトランジスタと、制御電極が出力端子に、第
１の電極が前記第１のトランジスタの第１の電極に接続
され、前記第１のトランジスタと差動対を構成する第２
のトランジスタと、前記第1,第２のトランジスタの第２
の電極と第１の電位との間に接続され、前記第１のトラ
ンジスタに流れる電流に応じた電流を前記第２のトラン
ジスタの第２の電極に出力するカレントミラー回路と、
前記第２のトランジスタの第２の電極と第２の電位との
間に接続され、前記カレントミラー回路からの電流に応
じて充電されるコンデンサと、前記コンデンサに接続さ
れ、前記コンデンサの充電電圧を前記出力端子に伝達す
るためのバッファ回路と、制御電極に第１の制御信号が
与えられ、第２の電極が前記第1,第２のトランジスタの
第１の電極の共通接続点に、第１の電極が電流源を介し
前記第２の電位に各々接続された第３のトランジスタ
と、制御電極に第１の制御信号とは逆極性の第２の制御
信号が与えられ、第２の電極が前記第２のトランジスタ
の第２の電極に、第１の電極が前記第３のトランジスタ
の第１の電極に各々接続され、前記第３のトランジスタ
と差動対を構成する第４のトランジスタとを備えてい
る。
えられる入力端子と、制御電極が前記入力端子に接続さ
れた第１のトランジスタと、制御電極が出力端子に、第
１の電極が前記第１のトランジスタの第１の電極に接続
され、前記第１のトランジスタと差動対を構成する第２
のトランジスタと、前記第1,第２のトランジスタの第２
の電極と第１の電位との間に接続され、前記第１のトラ
ンジスタに流れる電流に応じた電流を前記第２のトラン
ジスタの第２の電極に出力するカレントミラー回路と、
前記第２のトランジスタの第２の電極と第２の電位との
間に接続され、前記カレントミラー回路からの電流に応
じて充電されるコンデンサと、前記コンデンサに接続さ
れ、前記コンデンサの充電電圧を前記出力端子に伝達す
るためのバッファ回路と、制御電極に第１の制御信号が
与えられ、第２の電極が前記第1,第２のトランジスタの
第１の電極の共通接続点に、第１の電極が電流源を介し
前記第２の電位に各々接続された第３のトランジスタ
と、制御電極に第１の制御信号とは逆極性の第２の制御
信号が与えられ、第２の電極が前記第２のトランジスタ
の第２の電極に、第１の電極が前記第３のトランジスタ
の第１の電極に各々接続され、前記第３のトランジスタ
と差動対を構成する第４のトランジスタとを備えてい
る。
請求項１に記載の発明においては、第２のトランジス
タのOFFに応答して第２の定電流源によりコンデンサの
充電を行うようにしているので、コンデンサへの充電が
素早く行われる。また、高周波の入力信号が与えられて
もその周波数に追従してコンデンサに充電が行われる。
また、第４のトランジスタがONすると第２の定電流源の
電流は第４のトランジスタを介して第２の電位側に引き
抜かれる。
タのOFFに応答して第２の定電流源によりコンデンサの
充電を行うようにしているので、コンデンサへの充電が
素早く行われる。また、高周波の入力信号が与えられて
もその周波数に追従してコンデンサに充電が行われる。
また、第４のトランジスタがONすると第２の定電流源の
電流は第４のトランジスタを介して第２の電位側に引き
抜かれる。
請求項２に記載の発明においては、第４のトランジス
タの第１の電極を第２のトランジスタの第２の電極に接
続しているので、第４のトランジスタがONすると、第２
のトランジスタの第２のトランジスタの第２の電極から
素早く電荷が引き抜かれる。
タの第１の電極を第２のトランジスタの第２の電極に接
続しているので、第４のトランジスタがONすると、第２
のトランジスタの第２のトランジスタの第２の電極から
素早く電荷が引き抜かれる。
第１図は前記第１の問題点を解決するための、この発
明に係るピークホールド回路の第１の実施例を示す回路
図である。
明に係るピークホールド回路の第１の実施例を示す回路
図である。
図において、第５図に示した従来回路との相違点は、
NPNトランジスタQ8,Q9,Q10及び定電流源CS4,CS5を新た
に設けたことである。トランジスタQ8,Q9は各々、トラ
ンジスタQ2のコレクタ電位，ベース電位を出力端子２の
電位より1VBE（VBEはトランジスタのベース・エミッタ
間電圧）小さい電位にクランプする役目をする。トラン
ジスタQ8は、ベースが出力端子２に、コレクタが電源V
CCに、エミッタがトランジスタQ2のコレクタに各々接続
される。トランジスタQ9は、ベースが出力端子２に、コ
レクタが電源VCCに各々接続され、エミッタが定電流源C
S4を介し接地されるとともにトランジスタQ2のベースに
も接続されている。
NPNトランジスタQ8,Q9,Q10及び定電流源CS4,CS5を新た
に設けたことである。トランジスタQ8,Q9は各々、トラ
ンジスタQ2のコレクタ電位，ベース電位を出力端子２の
電位より1VBE（VBEはトランジスタのベース・エミッタ
間電圧）小さい電位にクランプする役目をする。トラン
ジスタQ8は、ベースが出力端子２に、コレクタが電源V
CCに、エミッタがトランジスタQ2のコレクタに各々接続
される。トランジスタQ9は、ベースが出力端子２に、コ
レクタが電源VCCに各々接続され、エミッタが定電流源C
S4を介し接地されるとともにトランジスタQ2のベースに
も接続されている。
トランジスタQ10は、トランジスタQ9によりトランジ
スタQ2のベース電位を出力端子２より1VBE小さくするよ
うにしたことに伴い、この1VBEを相殺し、入出力の電位
関係を従来と同様にするためのものである。トランジス
タQ10は、ベースが入力端子１に、コレクタが電源VCCに
各々接続され、エミッタが定電流源CS5を介し接地され
るとともに、トランジスタQ1のベースにも接続されてい
る。その他の構成は従来と同様である。
スタQ2のベース電位を出力端子２より1VBE小さくするよ
うにしたことに伴い、この1VBEを相殺し、入出力の電位
関係を従来と同様にするためのものである。トランジス
タQ10は、ベースが入力端子１に、コレクタが電源VCCに
各々接続され、エミッタが定電流源CS5を介し接地され
るとともに、トランジスタQ1のベースにも接続されてい
る。その他の構成は従来と同様である。
次に動作について説明する。サンプルモード及びホー
ルドモードでの通常動作は従来と同様である。サンプル
モード時（サンプル入力３に“H"、ホールド入力４に
“L"が入力されている時）、出力端子２の電位よりも低
い電位が入力端子１に与えられると、トランジスタQ2が
ON、トランジスタQ1がOFFする。このとき、トランジス
タQ2のコレクタ電位とベース電位は、トランジスタQ8と
Q9により、各々出力端子２の電位よりも1VBE小さい電位
にクランプされているので、従来のようにトランジスタ
Q2が深く飽和することはない。そのため、入力端子１の
電位が再び出力端子２の電位より高くなっても、トラン
ジスタQ2は素早くOFFするので、コンデンサC1は素早く
充電される。
ルドモードでの通常動作は従来と同様である。サンプル
モード時（サンプル入力３に“H"、ホールド入力４に
“L"が入力されている時）、出力端子２の電位よりも低
い電位が入力端子１に与えられると、トランジスタQ2が
ON、トランジスタQ1がOFFする。このとき、トランジス
タQ2のコレクタ電位とベース電位は、トランジスタQ8と
Q9により、各々出力端子２の電位よりも1VBE小さい電位
にクランプされているので、従来のようにトランジスタ
Q2が深く飽和することはない。そのため、入力端子１の
電位が再び出力端子２の電位より高くなっても、トラン
ジスタQ2は素早くOFFするので、コンデンサC1は素早く
充電される。
第２図は、前記第２の問題点を解決するための、この
発明に係るピークホールド回路の第２の実施例を示す回
路図である。図において、第５図に示した従来回路との
相違点は、カレントミラーCM1をなくし、新たに電流容
量I0/2の定電流源CS10を設けたことである。定電流源CS
10は、トランジスタQ2のコレクタと電源VCCとの間に接
続される。カレントミラーCM1をなくしたことに伴い、
トランジスタQ1のコレクタは直接電源VCCに接続され
る。その他の構成は従来と同様である。
発明に係るピークホールド回路の第２の実施例を示す回
路図である。図において、第５図に示した従来回路との
相違点は、カレントミラーCM1をなくし、新たに電流容
量I0/2の定電流源CS10を設けたことである。定電流源CS
10は、トランジスタQ2のコレクタと電源VCCとの間に接
続される。カレントミラーCM1をなくしたことに伴い、
トランジスタQ1のコレクタは直接電源VCCに接続され
る。その他の構成は従来と同様である。
次に動作について説明する。サンプルモード時、入力
端子１の電位が出力端子２の電位よりも高いと、トラン
ジスタQ1がON、トランジスタQ2がOFFする。この場合に
は、トランジスタQ2のOFFに応答して、コンデンサC1は
定電流源CS10により充電される。このように、カレント
ミラーCM1を用いず、トランジスタQ2のOFFに応答して電
流源CS10によりコンデンサC1を充電するようにしたの
で、サンプル動作が素早く行われる。また、入力端子１
に高周波信号が入力されても高周波信号に追従してコン
デンサC1の充電が行われ、サンプル動作が正確に行われ
る。また、定電流源CS10の電流容量をI0/2に設定してい
るので、入力端子１と出力端子２の電位が等しくなった
場合、トランジスタQ1,Q2には各々I0/2の電流が流れる
ことになる。従って、入力端子１と出力端子２の電位が
等しくなった場合、従来同様、コンデンサC1に充電は行
われない。また、サンプルモードからホールドモードへ
切り換った場合（トランジスタQ5がON→OFF、トランジ
スタQ6がOFF→ON）、定電流源CS10の電流はトランジス
タQ6を介して接地側へ引き抜かれるのでホールドモード
時にコンデンサC1が不要に充電されることはない。
端子１の電位が出力端子２の電位よりも高いと、トラン
ジスタQ1がON、トランジスタQ2がOFFする。この場合に
は、トランジスタQ2のOFFに応答して、コンデンサC1は
定電流源CS10により充電される。このように、カレント
ミラーCM1を用いず、トランジスタQ2のOFFに応答して電
流源CS10によりコンデンサC1を充電するようにしたの
で、サンプル動作が素早く行われる。また、入力端子１
に高周波信号が入力されても高周波信号に追従してコン
デンサC1の充電が行われ、サンプル動作が正確に行われ
る。また、定電流源CS10の電流容量をI0/2に設定してい
るので、入力端子１と出力端子２の電位が等しくなった
場合、トランジスタQ1,Q2には各々I0/2の電流が流れる
ことになる。従って、入力端子１と出力端子２の電位が
等しくなった場合、従来同様、コンデンサC1に充電は行
われない。また、サンプルモードからホールドモードへ
切り換った場合（トランジスタQ5がON→OFF、トランジ
スタQ6がOFF→ON）、定電流源CS10の電流はトランジス
タQ6を介して接地側へ引き抜かれるのでホールドモード
時にコンデンサC1が不要に充電されることはない。
第３図は、前記第３の問題点を解決するための、この
発明に係るピークホールド回路の第３の実施例を示す回
路図である。図において、第５図に示した従来回路との
相違点は、トランジスタQ6のコレクタを電源VCCではな
くトランジスタQ2のコレクタに接続したことである。そ
の他の構成は従来と同様である。
発明に係るピークホールド回路の第３の実施例を示す回
路図である。図において、第５図に示した従来回路との
相違点は、トランジスタQ6のコレクタを電源VCCではな
くトランジスタQ2のコレクタに接続したことである。そ
の他の構成は従来と同様である。
次に動作について説明する。サンプルモード及びホー
ルドモードの通常動作は従来と同様である。サンプルモ
ードからホールドモードへの切り換え時（サンプル入力
が“H"→“L"、ホールド入力が“L"→“H"）、トランジ
スQ5がOFFし、トランジスタQ6がONする。トランジスタQ
5がOFFするので、トランジスタQ1,Q2より成る差動対は
従来同様不能化されるわけであるが、トランジスタQ6が
ONするので、トランジスタQ4のコレクタに残った電荷は
トランジスタQ6を介し引き抜かれ、コンデンサC1に供給
されることはない。その結果、サンプルモードからホー
ルドモードへの切り換え時にオフセット電圧が発生しな
くなる。
ルドモードの通常動作は従来と同様である。サンプルモ
ードからホールドモードへの切り換え時（サンプル入力
が“H"→“L"、ホールド入力が“L"→“H"）、トランジ
スQ5がOFFし、トランジスタQ6がONする。トランジスタQ
5がOFFするので、トランジスタQ1,Q2より成る差動対は
従来同様不能化されるわけであるが、トランジスタQ6が
ONするので、トランジスタQ4のコレクタに残った電荷は
トランジスタQ6を介し引き抜かれ、コンデンサC1に供給
されることはない。その結果、サンプルモードからホー
ルドモードへの切り換え時にオフセット電圧が発生しな
くなる。
第４図は、前記第1,第２及び第３の問題点をすべて解
決するための、この発明に係るピークホールド回路の第
４の実施例を示す回路図である。この実施例は上記第１
〜第３の実施例の特徴をすべて備えている。つまり、第
５図に示した従来回路との相違点は、カレントミラーCM
1をなくし新たに定電流源CS10を設け、トランジスタQ6
のコレクタを電源VCCではなくトランジスタQ2のコレク
タに接続し、新たにトランジスタQ8,Q9,Q10を設けたこ
とである。これらの素子の接続は第１図〜第３図に示し
たのと同様である。この実施例では、第１図〜第３図に
示した回路の効果をすべて得られる。つまり、サンプル
動作が素早く行われ、高周波入力信号にも追従してサン
プル動作が行われ、かつサンプルモードからホールドモ
ードへの切り換え時にオフセット電圧が発生しないとい
う効果がある。
決するための、この発明に係るピークホールド回路の第
４の実施例を示す回路図である。この実施例は上記第１
〜第３の実施例の特徴をすべて備えている。つまり、第
５図に示した従来回路との相違点は、カレントミラーCM
1をなくし新たに定電流源CS10を設け、トランジスタQ6
のコレクタを電源VCCではなくトランジスタQ2のコレク
タに接続し、新たにトランジスタQ8,Q9,Q10を設けたこ
とである。これらの素子の接続は第１図〜第３図に示し
たのと同様である。この実施例では、第１図〜第３図に
示した回路の効果をすべて得られる。つまり、サンプル
動作が素早く行われ、高周波入力信号にも追従してサン
プル動作が行われ、かつサンプルモードからホールドモ
ードへの切り換え時にオフセット電圧が発生しないとい
う効果がある。
なお、図示していないが、第１図と第２図、第１図と
第３図、第２図と第３図に示した回路を組み合わせるこ
とにより、各々の回路の有する効果を組み合わせた効果
を得ることができる。
第３図、第２図と第３図に示した回路を組み合わせるこ
とにより、各々の回路の有する効果を組み合わせた効果
を得ることができる。
請求項１に記載の発明によれば、第２のトランジスタ
のOFFに応答して第２の定電流源によりコンデンサの充
電を行うようにしているので、コンデンサへの充電が素
早く行われ、サンプル動作が早くなるという効果があ
る。また、高周波の入力信号が与えられてもその周波数
に追従してコンデンサに充電が行われるので、正確にサ
ンプル動作が行われるという効果がある。また、第４の
トランジスタはONすると第２の定電流源の電流は第４の
トランジスタを介して第２の電位側に引き抜かれるの
で、ホールドモード時にコンデンサが不要に充電されな
いという効果がある。
のOFFに応答して第２の定電流源によりコンデンサの充
電を行うようにしているので、コンデンサへの充電が素
早く行われ、サンプル動作が早くなるという効果があ
る。また、高周波の入力信号が与えられてもその周波数
に追従してコンデンサに充電が行われるので、正確にサ
ンプル動作が行われるという効果がある。また、第４の
トランジスタはONすると第２の定電流源の電流は第４の
トランジスタを介して第２の電位側に引き抜かれるの
で、ホールドモード時にコンデンサが不要に充電されな
いという効果がある。
請求項２に記載の発明によれば、第４のトランジスタ
の第２の電極を第２のトランジスタの第２の電極に接続
しているので、第４のトランジスタがONすると、第２の
トランジスタの第２のトランジスタの第２の電極から素
早く電荷が引き抜かれ、その結果、コンデンサが不要に
充電されず、サンプルモードからホールドモードへの切
り換え時（第４のトランジスタがOFFからONに切り換わ
る時）にオフセット電圧が生じることがないという効果
がある。
の第２の電極を第２のトランジスタの第２の電極に接続
しているので、第４のトランジスタがONすると、第２の
トランジスタの第２のトランジスタの第２の電極から素
早く電荷が引き抜かれ、その結果、コンデンサが不要に
充電されず、サンプルモードからホールドモードへの切
り換え時（第４のトランジスタがOFFからONに切り換わ
る時）にオフセット電圧が生じることがないという効果
がある。
第１図ないし第４図はこの発明に係るピークホールド回
路の一実施例を示す図、第５図は従来のピークホールド
回路を示す回路図、第６図は第５図に示した回路の動作
を説明するための図である。 図において、１は入力端子、２は出力端子、３はサンプ
ル入力、４はホールド入力、５はバッファ回路、Q1,Q2,
Q5,Q6,Q8及びQ9はトランジスタ、CM1はカレントミラ
ー、C1はコンデンサ、CS1及びCS10は定電流源、VCCは電
源である。 なお、各図中同一符号は同一または相当部分を示す。
路の一実施例を示す図、第５図は従来のピークホールド
回路を示す回路図、第６図は第５図に示した回路の動作
を説明するための図である。 図において、１は入力端子、２は出力端子、３はサンプ
ル入力、４はホールド入力、５はバッファ回路、Q1,Q2,
Q5,Q6,Q8及びQ9はトランジスタ、CM1はカレントミラ
ー、C1はコンデンサ、CS1及びCS10は定電流源、VCCは電
源である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (2)
- 【請求項１】入力信号が与えられる入力端子と、 制御電極が前記入力端子に、第１の電極が第１の電位に
各々接続された第１のトランジスタと、 制御電極が出力端子に、第２の電極が前記第１のトラン
ジスタの第２の電極に各々接続され、前記第１のトラン
ジスタと差動対を構成する第２のトランジスタと、 制御電極に第１の制御信号が与えられ、第１の電極が前
記第1,第２のトランジスタの第２の電極の共通接続点
に、第２の電極が第１の定電流源を介し第２の電位に各
々接続された第３のトランジスタと、 制御電極に第１の制御信号とは逆極性の第２の制御信号
が与えられ、第１の電極が前記第２のトランジスタの第
１の電極に、第２の電極が前記第３のトランジスタの第
２の電極に各々接続され、前記第３のトランジスタと差
動対を構成する第４のトランジスタと、 前記第１の電位と前記第２のトランジスタの第１の電極
との間に接続され、その電流容量が前記第１の定電流源
の電流容量の半分である第２の定電流源と、 前記第２のトランジスタの第１の電極と前記第２の電位
との間に接続され、前記第２の定電流源からの電流に応
じて充電されるコンデンサと、 前記コンデンサに接続され、前記コンデンサの充電電圧
を前記出力端子に伝達するバッファ回路とを備えたピー
クホールド回路。 - 【請求項２】入力信号が与えられる入力端子と、 制御電極が前記入力端子に接続された第１のトランジス
タと、 制御電極が出力端子に、第１の電極が前記第１のトラン
ジスタの第１の電極に接続され、前記第１のトランジス
タと差動対を構成する第２のトランジスタと、 前記第1,第２のトランジスタの第２の電極と第１の電位
との間に接続され、前記第１のトランジスタに流れる電
流に応じた電流を前記第２のトランジスタの第２の電極
に出力するカレントミラー回路と、 前記第２のトランジスタの第２の電極と第２の電位との
間に接続され、前記カレントミラー回路からの電流に応
じて充電されるコンデンサと、 前記コンデンサに接続され、前記コンデンサの充電電圧
を前記出力端子に伝達するためのバッファ回路と、 制御電極に第１の制御信号が与えられ、第２の電極が前
記第1,第２のトランジスタの第１の電極の共通接続点
に、第１の電極が電流源を介し前記第２の電位に各々接
続された第３のトランジスタと、 制御電極に第１の制御信号とは逆極性の第２の制御信号
が与えられ、第２の電極が前記第２のトランジスタの第
２の電極に、第１の電極が前記第３のトランジスタの第
１の電極に各々接続され、前記第３のトランジスタと差
動対を構成する第４のトランジスタとを備えたピークホ
ールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12722489A JPH0833419B2 (ja) | 1989-05-18 | 1989-05-18 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12722489A JPH0833419B2 (ja) | 1989-05-18 | 1989-05-18 | ピークホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02304371A JPH02304371A (ja) | 1990-12-18 |
| JPH0833419B2 true JPH0833419B2 (ja) | 1996-03-29 |
Family
ID=14954801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12722489A Expired - Fee Related JPH0833419B2 (ja) | 1989-05-18 | 1989-05-18 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0833419B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006300756A (ja) * | 2005-04-21 | 2006-11-02 | Rohm Co Ltd | 信号値ホールド装置 |
| JP5053978B2 (ja) * | 2008-10-20 | 2012-10-24 | 株式会社豊田中央研究所 | ホールド回路 |
-
1989
- 1989-05-18 JP JP12722489A patent/JPH0833419B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02304371A (ja) | 1990-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61230411A (ja) | 電気回路 | |
| JPH0833419B2 (ja) | ピークホールド回路 | |
| JPS606576B2 (ja) | 信号変換回路 | |
| JP2640003B2 (ja) | Ｆｓｋデータ波形整形回路 | |
| JPH0232719B2 (ja) | ||
| JP4132157B2 (ja) | 入力電流補償装置を含む増幅回路 | |
| JPH0139014Y2 (ja) | ||
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JP2572758B2 (ja) | 直流再生回路 | |
| JPH02690Y2 (ja) | ||
| JPH056640Y2 (ja) | ||
| JP2586601B2 (ja) | カレントミラー回路 | |
| JP2664263B2 (ja) | Ｅｃｌ―ｔｔｌ変換回路 | |
| JP3743125B2 (ja) | クランプ回路 | |
| JPH0445199Y2 (ja) | ||
| JPH0321082Y2 (ja) | ||
| JPH0612872B2 (ja) | 電流切換回路 | |
| JPH0224572A (ja) | ピークホールド回路 | |
| JPS60251600A (ja) | サンプルホ−ルド回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPS6316948B2 (ja) | ||
| JPS6020836B2 (ja) | デコ−ダ回路 | |
| CA1130873A (en) | Pulse signal amplifier | |
| JPS58179023A (ja) | アナログスイツチ装置及びこれを用いたサンプルホ−ルド装置 | |
| JPS61126694A (ja) | サンプルホ−ルド回路用スイツチ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |