JPH02304371A - ピークホールド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はピークホールド回路に関し、特にオフセット
電圧の小さいこと、高周波入力信号にも追従できること
、あるいはホールド動作が早いことの少なくとも一つの
長所を有するピークホールド回路に関するものである。

〔従来の技術〕

第５図は従来のピークホールド回路を示す回路図である
。図において、１は入力端子、２は出力端子、３はサン
プル人力、４はホールド人力である。Ｑ、Ｑ２は差動対
を構成するＮＰＮ　トランジスタである。トランジスタ
Ｑ１は、ベースが入力端子１に、エミッタがトランジス
タＱ２のエミッタに、コレクタがカレントミラーＣＭ、
に各々接続されている。トランジスタＱ２は、ベースか
出力端子２に、コレクタがカレントミラーＣＭ　１に各
々接続されている。カレントミラーＣＭｌは、トランジ
スタＱ１に流れる電流と等しい電流をトランジスタＱ２
のコレクタに与えるためのものであり、ＰＮＰトランジ
スタＱ、Ｑ４より成る。

トランジスタＱ３は、ダイオード接続されており、エミ
ッタが電源ｖｃｃに、コレクタがトランジスタＱｌのコ
レクタに各々接続されている。トランジスタＱ４は、エ
ミッタが電源■ｃｃに、コレクタがトランジスタＱ２の
コレクタに、ベースがトランジスタＱ３のベースに各々
接続されている。

Ｑ５．Ｑ６は差動対を構成するＮＰＮ　）ランジスタで
ある。トランジスタＱ５は、ベースがサンプル人力３に
、コレクタがトランジスタＱ１とＱ２のエミッタ共通接
続点に、エミッタがトランジスタＱ６のエミッタに各々
接続されている。トランジスタＱ　は、コレクタが電源
ｖｃｃに、ベースがホールド人力４に各々接続される。

トランジスタＱ　とＱ６のエミッタ共通接続点は、電流
容０が■　である定電流源Ｃ５Ｉを介し接地されている
。トランジスタＱ５の０Ｎ１０ＦＦにより、トランジス
タＱ、Ｑ２より成る差動対が能動化／不能化される。

トランジスタＱ２のコレクタはダイオードＤ１のアノー
ドに接続され、ダイオードＤ１のカソードはホールド用
のコンデンサＣ１を介し接地されている。ダイオードＤ
　は、コンデンサＣ１からトランジスタＱ２へ電流が流
れ込むのを防止する。

定電流源Ｃ８はコンデンサＣ１と並列に接続されており
、コンデンサＣ１の充？１！電圧を一定の割合で放電さ
せる役目をする。

バッファ回路５は、コンデンサＣ１の充電電圧を出力端
子２に伝達する。バッファ回路５は、エミッタホロワＮ
ＰＮ　）ランジスタＱ７と定電流源Ｃ８より成る。トラ
ンジスタＱ７は、コレクタが電源■ｃｃに接続され、エ
ミッタが出力端子２に接続されるとともに、定電流源Ｃ
８３を介し接地されており、ベースにはコンデンサＣ１
の充電電圧が与えられる。

次に動作について第６図を用いながら説明する。

サンプルモードでは、サンプル人力３に“Ｈ”、ホール
ド人力４に“Ｌ″が入力される。すると、トランジスタ
Ｑ５がＯＮＬ、トランジスタＱ。

Ｑ２より成る差動対が能動化される。入力端子１への入
力信号のレベルが出力端子２のレベルより高いとトラン
ジスタＱ１がＯＮＬ、定電流源Ｃ８１により規定される
電流Ｉ。がトランジスタＱ１゜Ｑ　に流れる。トランジ
スタＱ３はトランジスタＱ　とカレントミラーＣＭ１を
構成しているのでトランジスタＱ　のコレクタ電流もＩ
。となる。

トランジスタＱ２はＯＦＦしているので、電流Ｉ　はダ
イオードＤ　を介しコンデンサＣ１に与ロー えられる。コンデンサＣは電流Ｉ。により充電■ される。コンデンサＣ１の充電電圧は、トランジスタＱ
７を介し出力端子２に与えられる。コンデンサＣ１の充
電電圧が上昇すると出力端子２の電位も次第に増加する
。そして、出力端子２の電位が入力端子１の電位と等し
くなると、トランジスタＱ　とＱ２の導通度は等しくな
り、トランジスりＱ　　、Ｑ　　には各々Ｉｏ／２の電
流が流れる。

従って、コンデンサＣ１には電流は供給されず、コンデ
ンサＣ１への充電はストップする。このようにしてサン
プル人力３が“Ｈ“の期間に対応する入力信号のピーク
値Ｖｐをサンプリングしている。

一方、ホールドモードでは、サンプル人力３に“Ｌ″、
ホールド人力４に“Ｈ”が入力される。

すると、トランジスタＱ５が０ＦＦＬ、トランジスタＱ
　、Ｑ２より成る差動対は不能化される。

■ 従って、入力端子１にいかなる信号が人力されても、出
力端子２にはサンプルモード時のコンデンサＣ１の充電
電圧が出力される。つまり、サンプルモード中の入力信
号のピーク電圧ＶｐがコンデンサＣ１にホールドされ出
力端子２に出力され続ける。次にサンプルモードになる
までの間に、コンデンサＣは定電流源Ｃ８２により一定
割合で放電される。

〔発明が解決しようとする課題〕

従来のピークホールド回路は以上のように構成されてお
り、以下の３つの問題点があった。

■　サンプルモード時（サンプル人力３に“Ｈ”、ホー
ルド人力４に“Ｌ”が入力されている時）、出力端子２
の電位よりも低い電位が入力端子１に与えられると、ト
ランジスタＱ２がＯＮする。ところが、このとき、トラ
ンジスタＱＬがＯＦＦするので、トランジスタＱ２には
トランジスタＱ４からの電流供給がなく、そのためトラ
ンジスタＱ２は深く飽和してしまう。その結果、再び入
力端子１の電位が出力端子２の電位より高くなった場合
、トランジスタＱ２のＯＮからＯＦＦへの移行に時間が
かかり、本来コンデンサＣＩに行くべき電流が少しの間
トランジスタＱ２を介して抜けてしまうので、コンデン
サＣ１の充電時間が長くなり、サンプル動作に時間がか
かるという問題点があった（以下第１の問題点という）
。

■　トランジスタＱ１に流れる電流をトランジスタＱ　
　、Ｑ　　より成るカレントミラーＣＭ、を介しコンデ
ンサＣ１へ供給しているので、入力端子１の電位が変化
してからカレントミラー０Ｍｌ中のトランジスタＱ４の
コレクタにコンデンサＣ１へ供給すべき電流が実際に流
れはじめるまで若干の時間がかかる。このためコンデン
サＣＩの充電が遅くなり、サンプル動作に時間がかかる
という問題点があった。特に、入力端子１への入力信号
が高周波の場合、入力信号に追従してコンデンサＣ１に
充電できず、正確なサンプル動作かできないという問題
点があった（以下第２の問題点という）。

■　サンプルモードからホールドモードへの切り換え時
には、トランジスタＱ、Ｑ２より成る差動対は不能化さ
れるので、トランジスタＱ４のコレクタに残った電荷が
コンデンサＣＩに供給され、この電荷によりコンデンサ
Ｃ１が充電されるので、オフセット電圧が発生するとい
う問題点があった（以下第３の問題点という）。

この発明は上記のような問題点を解消するためになされ
たもので、サンプル動作が早いこと、高周波の入力信号
に対しても追従してサンプル動作ができること、あるい
はオフセット電圧が小さいことのうち少なくとも１つの
長所を有するピークホールド回路を得ることを目的とす
る。

〔課題を解決するための手段〕

請求項１に係るピークホールド回路は、入力信号が与え
られる入力端子と、制御電極が前記入力端子に、第１の
電極が第１の電位に、第２の電極が第２の電位に各々接
続された第１のトランジスタと、制御電極が前記第１の
トランジスタの第２の電極に接続された第２のトランジ
スタと、第２の電極が前記第２のトランジスタの第２の
電極に接続され、前記第２のトランジスタと差動対を構
成する第３のトランジスタと、前記第２．第３のトラン
ジスタの第１の電極と前記第１の電位との間に接続され
、前記第２のトランジスタに流れる電流に応じた電流を
前記第３のトランジスタの第１の電極に出力するカレン
トミラー回路と、前記第３のトランジスタの第１の電極
と第２の電位との間に接続され、前記カレントミラー回
路からの電流に応じて充電されるコンデンサと、前記コ
ンデンサに接続され、前記コンデンサの充電電圧を出力
端子に伝えるバッファ回路と、制御電極が正妃出力端子
に、第１の電極が前記第１の電位に、第２の電、極が前
記第３のトランジスタの制御電極に各々接続された第４
のトランジスタと、制御電極が前記出力端子に、第１の
電極が前記第１の電位に、第２の電極が前記第３のトラ
ンジスタの第２の電極に各々接続された第５のトランジ
スタと、前記第２．第３のトランジスタの第２の電極の
共通接続点に接続され、与えられる制御信号に応じて前
記第２と第３のトランジスタにより構成される差動対に
選択的に電流源を接続することにより該差動対の能動化
／不能化を制御するスイッチング手段とを備えている。

請求項２に係るピークホールド回路は、入力信号が与え
られる入力端子と、制御電極が前記入力端子に、第１の
電極が第１の電位に各々接続された第１のトランジスタ
と、制御電極が出力端子に、第２の電極が前記第１のト
ランジスタの第２の電極に各々接続され、前記第１のト
ランジスタと差動対を構成する第２のトランジスタと、
制御電極に第１の制御信号が与えられ、第１の電極が前
記第１．第２のトランジスタの第２のｒ！、Ｍのノ（連
接読点に、第２の電極が第１の定電流源を介ｌ、第２の
電位に各々接続された第３のトランジスタと、制ｒ８電
極に第１の制御信号とは逆極性の第２の制御信号が与え
られ、第１の電極が前記第２のトランジスタの第１の電
極に、第２の電極が前記第３のトランジスタの第２の電
極に各々接続され、前記第３のトランジスタと差動対を
構成する第４のトランジスタと、前記第１の、電位と前
記第２のトランジスタの第１の電極との間に接続され、
その電流容量が前記第１の定電流源の電流容量の半分で
ある第２の定電流源と、前記第２のトランジスタの第１
の電極と前記第２の電位との間に接続され、前記第２の
定電流源からの電流に応じて充電されるコンデンサと、
前記コンデンサに接続され、前記コンデンサの充電電圧
を前記出力端子に伝達するバッファ回路とを備えている
。

請求項３に係るピークホールド回路は、入力信号が！テ
えられる入力端子と、制御電極が前記入力端子に接続さ
れた第１のトランジスタと、制御ｎ７１１ｉ極が出力端
子に、第１の電極が前記第１のトランジスタの第１の電
極に接続され、前記第１のトランジスタと差動対を構成
する第２のトランジスタと、前記第１．第２のトランジ
スタの第２の電極と第１の電位との間に接続され、前記
第１のトランジスタに流れる電流に応じた電流を前記第
２のトランジスタの第２の電極に出力するカレントミラ
ー回路と、前記第２のトランジスタの第２の電極と第２
の電位との間に接続され、前記カレントミラー回路から
の電流に応じて充電されるコンデンサと、前記コンデン
サに接続され、前記コンデンサの充電電圧を前記出力端
子に伝達するためのバッファ回路と、制御電極に第１の
制御信号が与えられ、第２の電極が前記第１．第２のト
ランジスタの第１の電極の共通接続点に、第１の電極が
電流源を介し前記第２の電位に各々接続された第３のト
ランジスタと、制御電極に第１の制御信号とは逆極性の
第２の制御信号が与えられ、第２の電極が前記第２のト
ランジスタの第２の電極に、第１の電極が前記第３のト
ランジスタの第１の電極に各々接続され、前記第３のト
ランジスタと差動対を構成する第４のトランジスタとを
備えている。

〔作用〕

請求項１に記載の発明においては、制御電極が共に出力
端子に接続された第４．第５のトランジスタを設け、第
３のトランジスタの制御電極の電位と第１の電極の電位
とを等しい電位にクランプしているので、第３のトラン
ジスタが飽和することがなく、第３のトランジスタのＯ
ＮからＯＦＦへの移行時間が短くなる。

請求項２に記載の発明においては、第２のトランジスタ
のＯＦＦに応答して第２の定電流源によりコンデンサの
充電を行うようにしているので、コンデンサへの充電が
素早く行われる。また、高周波の入力信号が与えられて
もその周波数に追従（７てコンデンサに充電が行われる
。また、第４のトランジスタがＯＮすると第２の定電流
源の電流は第４のトランジスタを介して第２の電位側に
引き抜かれる。

１清水項３に記載の発明においては、第４のトランジス
タの第１の電極を第２のトランジスタの第２の電極に接
続しているので、第４のトランジスタがＯＮすると、第
２のトランジスタの第２のトランジスタの第２の電極か
ら素早く電荷が引き抜かれる。

〔実施例〕

第１図は前記第１の問題点を解決するための、この発明
に係るピークホールド回路の第１の実施例を示す回路図
である。

図において、第５図に示した従来回路との相違点は、Ｎ
ＰＮ　）ランジスタＱ、Ｑ、Ｑ、ｏ及び定電流源ｃｓ、
ｃｓ５を新たに設けたことである。トランジスタＱ、Ｑ
９は各々、トランジスりＱ２のコレクタ電位、ベース電
位を出力端子２の電位より１ｖＢＥ（ｖＢＥはトランジ
スタのベース・エミッタ間電圧）小さい電位にクランプ
する役目をする。トランジスタＱ８は、ベースが出力端
子２に、コレクタが電源Ｖｃｃに、エミッタがトランジ
スタＱ２のコレクタに各々接続される。トランジスタＱ
９は、ベースが出力端子２に、コレクタが電源Ｖ。Ｃに
各々接続され、エミッタが定電流源Ｃ８４を介し接地さ
れるとともにトランジスタＱ２のベースにも接続されて
いる。

トランジスタＱ１ｏは、トランジスタＱ９によりトラン
ジスタＱ２のベース電位を出力端子２よりＩＶＢＥ小さ
くするようにした巳とに伴い、この１ｖ８−相殺し、入
出力の電位関係を従来と同様にするためのものである。

トランジスタＱ１０は、ベースが入力端子１に、コレク
タが電源Ｖｃｃに各々接続され、エミッタが定電流源Ｃ
８５を介し接地されるとともに、トランジスタＱｌのベ
ースにも接続されている。その他の構成は従来と同様で
ある。

次に動作について説明する。サンプルモード及びホール
ドモードでの通常動作は従来と同様である。サンプルモ
ード時（サンプル人力３に“Ｈ゛、ホールド人力４に“
Ｌ”が入力されている時）、出力端子２の電位よりも低
い電位が入力端子１に与えられると、トランジスタＱ２
がＯＮ、）ランジスタＱ１がＯＦＦする。このとき、ト
ランジスタＱ２のコレクタ電位とベース電位は、トラン
ジスタＱ８とＱ９により、各々出力端子２の電位よりも
ＩＶＢＩＥ小さい電位にクランプされているので、従来
のようにトランジスタＱ２が深く飽和することはない。

そのため、入力端子１の電位が再び出力端子２の電位よ
り高くなっても、トランジスタＱ　は素早＜ＯＦＦする
ので、コンデンサＣＩは素早く充電される。

第２図は、前記第２の問題点を解決するための、この発
明に係るピークホールド回路の第２の実施例を示す回路
図である。図において、第５図に示しな従来回路との相
違点は、カレントミラーＣＭ　　をなくし、新たに電流
窓ｆｆ１ｌ。／２の定電流源Ｃ５を設けたことである。

定電流源ｃ　ｓ　ｔ。

Ｏ は、トランジスタＱ　のコレクタと７［ｉ　［Ｖ　ｃｃ
との間に接続される。カレントミラーＣＭ１をなく１゜
たことに伴い、トランジスタＱ１のコレクタは直接電源
Ｖ。０に接続される。その他の構成は従来と同様である
。

次に動作について説明する。サンプルモード時、入力端
子１の電位が出力端子２の電位よりも高いと、トランジ
スタＱ１がＯＮｌ　トランジスタＱ２がＯＦＦする。こ
の場合には、トランジスタＱ２のＯＦＦに応答して、コ
ンデンサＣ１は定電流源ｃ　ｓ　ｔｏにより充電される
。このように、カレントミラーＣＭ　　を用いず、トラ
ンジスタＱ２のＯＦＦに応答して電流源ｃ　ｓ　ｔｏに
よりコンデンサＣ１を充電するようにしたので、サンプ
ル動作が素早く行われる。また、入力端子１に高周波信
号が人力されても高周波信号に追従してコンデンサＣ１
の充電が行われ、サンプル動作が正確に行われる。

また、定電流源ＣＳ　、ｏの電流容量を！。／２に設定
しているので、入力端子１と出力端子２の電位が等しく
なった場合、トランジスタＱ　　、Ｑ　　には各々Ｉｏ
／２の電流が流れることになる。従って、入力端子１と
出力端子２の電位が等しくなった場合、従来同様、コン
デンサＣ１に充電は行われない。また、サンプルモード
からホールドモードへ切り換った場合（トランジスタＱ
５がＯＮ→ＯＦＦ、ｈランジスタＱ６がＯＦＦ→ＯＮ）
、定電流源ｃ　ｓ　ｔｏの電流はトランジスタＱ６を介
して接地側へ引き抜かれるのでホールドモード時にコン
デンサＣＩが不要に充電されることはない。

第３図は、前記第３の問題点を解決するための、この発
明に係るピークホールド回路の第３の実施例を示す回路
図である。図において、第５図に示した従来回路との相
違点は、トランジスタＱ６のコレクタを電源Ｖ。Ｃでは
なくトランジスタＱ２のコレクタに接続したことである
。その他の構成は従来と同様である。

次に動作について説明する。サンプルモード及びホール
ドモードの通常動作は従来と同様である。

サンプルモードからホールドモードへの切り換え時（サ
ンプル入力が“Ｈ＃→“Ｌ”、ホールド人力が“Ｌ”→
“Ｈ”）、トランジスＱ５がＯＦＦし、トランジスタＱ
６がＯＮする。トランジスタＱ　がＯＦＦするので、ト
ランジスタＱ、Ｑ２５■ より成る差動対は従来同様不能化されるわけであるが、
トランジスタＱ６がＯＮするので、トランジスタＱ４の
コレクタに残った電荷はトランジスタＱ６を介し引き抜
かれ、コンデンサＣＩに供給されることはない。その結
果、サンプルモードからホールドモードへの切り換え時
にオフセット電圧が発生しなくなる。

第４図は、前記第１．第２及び第３の問題点をすべて解
決するための、この発明に係るピークホールド回路の第
４の実施例を示す回路図である。

この実施例は上記第１〜第３の実施例の特徴をすべて備
えている。つまり、第５図に示した従来回路との相違点
は、カレントミラーＣＭ、をなくし新たに定電流源ｃ　
ｓ　ｔｏを設け、トランジスタＱ６のコレクタを？ｕｉ
Ｖ　　ではなくトランジスタＱ２Ｃ のコレクタに接続し、新たにトランジスタＱ８゜Ｑ９”
１０を設けたことである。これらの素子の接続は第１図
〜第３図に示したのと同様である。

この実施例では、第１図〜第３図に示した回路の効果を
すべて得られる。つまり、サンプル動作が素早く行われ
、高周波入力信号にも追従してサンプル動作が行われ、
かつサンプルモードからホールドモードへの切り換え時
にオフセット電圧が発生しないという効果がある。

なお、図示していないが、第１図と第２図、第１図と第
３図、第２図と第３図に示した回路を組み合わせること
により、各々の回路の有する効果を組み合わせた効果を
得ることができる。

〔発明の効果〕

以上のように、請求項１に記載の発明によれば、制御電
極が共に出ツノ端子に接続された第４．第５のトランジ
スタを設け、第３のトランジスタの制御電極の電位と第
１の電極の電位を等しい電位にクランプしているので、
第３のトランジスタが飽和することがなく、第３のトラ
ンジスタがＯＮからＯＦＦへの移行が素早く行われ、そ
の結果、コンデンサへの充電も素早く行われ、サンプル
動作が早くなるという効果がある。

請求項２に記載の発明によれば、第２のトランジスタの
ＯＦＦに応答して第２の定電流源によりコンデンサの充
電を行うようにしているので、コンデンサへの充電が素
早く行われ、サンプル動作が早くなるという効果がある
。また、高周波の入力信号が与えられてもその周波数に
追従ｌ、てコンデンサに充電が行われるので、正確にサ
ンプル動作が行われるという効果がある。また、第４の
トランジスタはＯＮすると第２の定電流源の電流は第４
のトランジスタを介して第２の電位側に引き抜かれるの
で、ホールドモーモ 不要に充電されないという効果がある。

請求項３に記載の発明によれば、第４のトランジスタの
第２の電極を第２のトランジスタの第２の電極に接続し
ているので、第４のトランジスタがＯＮすると、第２の
トランジスタの第２のトランジスタの第２の電極から素
早く電荷が引き抜かれ、その結果、コンデンサが不要に
充電されず、サンプルモードからホールドモードへの切
り換え時（第４のトランジスタがＯＦＦからＯＮに切り
換わる時）にオフセット電圧が生じることがないという
効果がある。

【図面の簡単な説明】

第１１図ないし第４図はこの発明に係るピークホールド
回路の一実施例を示す図、第５図は従来のピークホール
ド回路を示す回路図、第６図は第５図に示した回路の動
作を説明するための図である。 図において、１は入力端子、２は出力端子、３はサンプ
ル人力、４はホールド入力、５はバッファ回路、Ｑ　　
、Ｑ　　、Ｑ　　、Ｃ６，Ｃ８及びＱ９はトランジスタ
、ＣＭｌはカレントミラー、Ｃ１はコンデンサ、Ｃ８及
びｃ　ｓ　ｔｏは定電流源、■ｃｃは電源である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (3)

【特許請求の範囲】
1. （１）入力信号が与えられる入力端子と、 制御電極が前記入力端子に、第１の電極が第１の電位に
   、第２の電極が第２の電位に各々接続された第１のトラ
   ンジスタと、 制御電極が前記第１のトランジスタの第２の電極に接続
   された第２のトランジスタと、 第２の電極が前記第２のトランジスタの第２の電極に接
   続され、前記第２のトランジスタと差動対を構成する第
   ３のトランジスタと、 前記第２、第３のトランジスタの第１の電極と前記第１
   の電位との間に接続され、前記第２のトランジスタに流
   れる電流に応じた電流を前記第３のトランジスタの第１
   の電極に出力するカレントミラー回路と、 前記第３のトランジスタの第１の電極と第２の電位との
   間に接続され、前記カレントミラー回路からの電流に応
   じて充電されるコンデンサと、前記コンデンサに接続さ
   れ、前記コンデンサの充電電圧を出力端子に伝えるバッ
   ファ回路と、制御電極が前記出力端子に、第１の電極が
   前記第１の電位に、第２の電極が前記第３のトランジス
   タの制御電極に各々接続された第４のトランジスタと、 制御電極が前記出力端子に、第１の電極が前記第１の電
   位に、第２の電極が前記第３のトランジスタの第２の電
   極に各々接続された第５のトランジスタと、 前記第２、第３のトランジスタの第２の電極の共通接続
   点に接続され、与えられる制御信号に応じて前記第２と
   第３のトランジスタにより構成される差動対に選択的に
   電流源を接続することにより該差動対の能動化／不能化
   を制御するスイッチング手段とを備えたピークホールド
   回路。
2. （２）入力信号が与えられる入力端子と、 制御電極が前記入力端子に、第１の電極が第１の電位に
   各々接続された第１のトランジスタと、制御電極が出力
   端子に、第２の電極が前記第１のトランジスタの第２の
   電極に各々接続され、前記第１のトランジスタと差動対
   を構成する第２のトランジスタと、 制御電極に第１の制御信号が与えられ、第１の電極が前
   記第１、第２のトランジスタの第２の電極の共通接続点
   に、第２の電極が第１の定電流源を介し第２の電位に各
   々接続された第３のトランジスタと、 制御電極に第１の制御信号とは逆極性の第２の制御信号
   が与えられ、第１の電極が前記第２のトランジスタの第
   １の電極に、第２の電極が前記第３のトランジスタの第
   ２の電極に各々接続され、前記第３のトランジスタと差
   動対を構成する第４のトランジスタと、 前記第１の電位と前記第２のトランジスタの第１の電極
   との間に接続され、その電流容量が前記第１の定電流源
   の電流容量の半分である第２の定電流源と、 前記第２のトランジスタの第１の電極と前記第２の電位
   との間に接続され、前記第２の定電流源からの電流に応
   じて充電されるコンデンサと、前記コンデンサに接続さ
   れ、前記コンデンサの充電電圧を前記出力端子に伝達す
   るバッファ回路とを備えたピークホールド回路。
3. （３）入力信号が与えられる入力端子と、 制御電極が前記入力端子に接続された第１のトランジス
   タと、 制御電極が出力端子に、第１の電極が前記第１のトラン
   ジスタの第１の電極に接続され、前記第１のトランジス
   タと差動対を構成する第２のトランジスタと、 前記第１、第２のトランジスタの第２の電極と第１の電
   位との間に接続され、前記第１のトランジスタに流れる
   電流に応じた電流を前記第２のトランジスタの第２の電
   極に出力するカレントミラー回路と、 前記第２のトランジスタの第２の電極と第２の電位との
   間に接続され、前記カレントミラー回路からの電流に応
   じて充電されるコンデンサと、前記コンデンサに接続さ
   れ、前記コンデンサの充電電圧を前記出力端子に伝達す
   るためのバッファ回路と、 制御電極に第１の制御信号が与えられ、第２の電極が前
   記第１、第２のトランジスタの第１の電極の共通接続点
   に、第１の電極が電流源を介し前記第２の電位に各々接
   続された第３のトランジスタと、 制御電極に第１の制御信号とは逆極性の第２の制御信号
   が与えられ、第２の電極が前記第２のトランジスタの第
   ２の電極に、第１の電極が前記第３のトランジスタの第
   １の電極に各々接続され、前記第３のトランジスタと差
   動対を構成する第４のトランジスタとを備えたピークホ
   ールド回路。