JP3775093B2 - サンプル・ホールド回路 - Google Patents
サンプル・ホールド回路 Download PDFInfo
- Publication number
- JP3775093B2 JP3775093B2 JP05368799A JP5368799A JP3775093B2 JP 3775093 B2 JP3775093 B2 JP 3775093B2 JP 05368799 A JP05368799 A JP 05368799A JP 5368799 A JP5368799 A JP 5368799A JP 3775093 B2 JP3775093 B2 JP 3775093B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- circuit
- transistor
- output
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、エミッタフォロワ回路をサンプリング・スイッチ回路として用いるサンプル・ホールド回路（以下、単にサンプル・ホールド回路と呼ぶ。）に関し、特に広帯域、高精度であり、設計が容易であるサンプル・ホールド回路に関する。
【０００２】
【従来の技術】
従来のサンプル・ホールド回路はサンプリング時に入力信号を入力段の差動増幅器を介してサンプリング・スイッチ回路で容量に充電し、ホールド時はサンプリング・スイッチ回路が容量と差動増幅器とを切り離すことにより出力信号の値をホールドするものである。
【０００３】
図３はこのような従来のサンプリング・ホールド回路の一例を示す回路図である。図３において１，２，８，９，１１，１２，１３，１５，１８及び１９はトランジスタ、３，４，６及び７は抵抗、５，１０，１４，２０及び２１は定電流源、１６及び１７は容量，１００ａ及び１００ｂは差動入力の入力信号、１０１はホールド信号、１０２はサンプル信号，１０３ａ及び１０３ｂは差動出力の出力信号である。
【０００４】
また、１〜７は入力段の差動増幅器５０を、８〜１５はサンプリング・スイッチ回路５１を、１８〜２１はエミッタフォロワ回路から構成される出力段回路５２をそれぞれ構成している。
【０００５】
入力信号１００ａ及び１００ｂはトランジスタ１及び２のベースに入力され、トランジスタ１及び２のエミッタは抵抗３及び４の一端にそれぞれ接続される。抵抗３の他端は抵抗４の他端及び定電流源５の一端に接続される。
【０００６】
トランジスタ１のコレクタは抵抗６の一端、トランジスタ１２のコレクタ及びトランジスタ１５のベースにそれぞれ接続され、トランジスタ２のコレクタは抵抗７の一端、トランジスタ８のコレクタ及びトランジスタ１１のベースにそれぞれ接続される。
【０００７】
一方、トランジスタ８及び１２のベースにはホールド信号１０１が、トランジスタ９及び１３のベースにはサンプル信号１０２がそれぞれ入力され、トランジスタ８及び９のエミッタは定電流源１０の一端に接続され、トランジスタ１２及び１３のエミッタは定電流源１４の一端に接続される。
【０００８】
トランジスタ９のコレクタはトランジスタ１１のエミッタ、容量１６の一端及びトランジスタ１８のベースにそれぞれ接続され、トランジスタ１３のコレクタはトランジスタ１５のエミッタ、容量１７の一端及びトランジスタ１９のベースに接続される。
【０００９】
トランジスタ１８のエミッタは出力信号１０３ａを出力すると共に定電流源２０の一端に接続され、トランジスタ１９のエミッタは出力信号１０３ｂを出力すると共に定電流源２１の一端に接続される。
【００１０】
最後に、抵抗６及び７の他端、トランジスタ１１，１５，１８及び１９のコレクタは正電圧源”Ｖｃｃ”にそれぞれ接続され、定電流源５，１０，１４，２０及び２１の他端は負電圧源”Ｖｅｅ”にそれぞれ接続され、容量１６及び１７の他端は接地される。
【００１１】
ここで、図３に示す従来例の動作を説明する。入力信号１００ａ及び１００ｂは差動増幅器５０を構成する差動回路に入力されるので負荷抵抗である抵抗６及び７の一端には入力信号１００ａ及び１００ｂの差動電圧が出力される。
【００１２】
そして、サンプリング時にはサンプル信号１０２が”ハイレベル”、ホールド信号１０１が”ローレベル”になり、トランジスタ９及び１３は”ＯＮ”、トランジスタ８及び１２は”ＯＦＦ”になる。
【００１３】
このため、トランジスタ１１及び１５には定電流源１０及び１４の出力電流がそれぞれ供給されてエミッタフォロワ回路として動作するので前述の差動電圧はトランジスタ１１及び１５を介して容量１６及び１７の一端に接続され、容量１６及び１７を充電する。
【００１４】
容量１６及び１７の一端の電圧はさらにトランジスタ１８及び１９と定電流源２０及び２１から構成されるエミッタフォロワ回路に接続されるので出力信号１０３ａ及び１０３ｂには入力信号１００ａ及び１００ｂの電圧が出力されることになる。
【００１５】
一方、ホールド時にはサンプル信号１０２が”ローレベル”、ホールド信号１０１が”ハイレベル”になり、トランジスタ９及び１３は”ＯＦＦ”、トランジスタ８及び１２は”ＯＮ”になる。
【００１６】
このため、トランジスタ１１及び１５のエミッタ電流が減少する。また、定電流源１０及び１４の出力電流は”ＯＮ”となったトランジスタ８及び１２を介して負荷抵抗である抵抗７及び６に供給されるので抵抗６及び７における電圧降下分が増加し、結果として、トランジスタ１１及び１５のベース電圧が下がる。
【００１７】
したがって、トランジスタ１１及び１５はカットオフとなり、差動増幅器５０は出力段回路５２等と切り離されて、容量１６及び１７に充電された電圧が出力段回路５２を介して出力信号１０３ａ及び１０３ｂとして出力される。このため、出力信号１０３ａ及び１０３ｂは入力信号１００ａ及び１００ｂの変動に係わりなくホールド状態になる。
【００１８】
この結果、サンプル時にサンプリング・スイッチ回路５１により差動増幅器５０を介して入力される入力信号で容量を充電すると共にホールド時にサンプリング・スイッチ回路により差動増幅器からの入力を遮断することにより、サンプル・ホールド回路を実現できる。
【００１９】
また、図４は従来のサンプル・ホールド回路の他の一例を示す回路図である。図４において１〜２１，５１，５２，１００ａ，１００ｂ，１０１及び１０２は図３と同一符号を付してあり、２２，２３，２４，２５，２６及び２７はトランジスタ、１０４は第２のサンプル信号、１０５は第２のホールド信号、１０３ｃ及び１０３ｄは差動出力の出力信号である。また、１〜７及び２２〜２７は差動増幅器５０ａを構成している。
【００２０】
入力信号１００ａ及び１００ｂはトランジスタ１及び２のベースに入力され、トランジスタ１及び２のエミッタは抵抗３及び４の一端にそれぞれ接続される。抵抗３の他端は抵抗４の他端及び定電流源５の一端に接続される。
【００２１】
トランジスタ１のコレクタはトランジスタ２２，２３及び２４のエミッタにそれぞれ接続され、トランジスタ２のコレクタはトランジスタ２５，２６及び２７のエミッタにそれぞれ接続される。
【００２２】
トランジスタ２２のコレクタはトランジスタ２３及び２７のコレクタ、抵抗６の一端、トランジスタ１２のコレクタ及びトランジスタ１５のベースにそれぞれ接続され、トランジスタ２４のコレクタはトランジスタ２５及び２６のコレクタ、抵抗７の一端、トランジスタ８のコレクタ及びトランジスタ１１のベースにそれぞれ接続される。
【００２３】
一方、トランジスタ８及び１２のベースにはホールド信号１０１が、トランジスタ９及び１３のベースにはサンプル信号１０２がそれぞれ入力され、トランジスタ８及び９のエミッタは定電流源１０の一端に接続され、トランジスタ１２及び１３のエミッタは定電流源１４の一端に接続される。
【００２４】
また、トランジスタ２２及び２５のベースにはサンプル信号１０４がそれぞれ入力され、トランジスタ２３，２４，２６及び２７のベースにはホールド信号１０５がそれぞれ入力される。
【００２５】
トランジスタ９のコレクタはトランジスタ１１のエミッタ、容量１６の一端及びトランジスタ１８のベースにそれぞれ接続され、トランジスタ１３のコレクタはトランジスタ１５のエミッタ、容量１７の一端及びトランジスタ１９のベースに接続される。
【００２６】
トランジスタ１８のエミッタは出力信号１０３ｃを出力すると共に定電流源２０の一端に接続され、トランジスタ１９のエミッタは出力信号１０３ｄを出力すると共に定電流源２１の一端に接続される。
【００２７】
最後に、抵抗６及び７の他端、トランジスタ１１，１５，１８及び１９のコレクタは正電圧源”Ｖｃｃ”にそれぞれ接続され、定電流源５，１０，１４，２０及び２１の他端は負電圧源”Ｖｅｅ”にそれぞれ接続され、容量１６及び１７の他端は接地される。
【００２８】
ここで、図４に示す従来例の動作を説明する。サンプリング・スイッチ回路５１の動作は図３に示す従来例と同様であるので説明は省略する。サンプリング時には第２のサンプル信号１０４が”ハイレベル”、第２のホールド信号１０５が”ローレベル”になり、トランジスタ２２及び２５は”ＯＮ”、トランジスタ２３，２４，２６及び２７は”ＯＦＦ”になる。
【００２９】
このため、トランジスタ１及び２から構成さえる差動回路にトランジスタ２２及び２５がカスコード接続される形になり図３に示した差動増幅器５０と同様の動作をする。
【００３０】
一方、ホールド時には第２のサンプル信号１０４が”ローレベル”、第２のホールド信号１０５が”ハイレベル”になり、トランジスタ２２及び２５は”ＯＦＦ”、トランジスタ２３，２４，２６及び２７は”ＯＮ”になる。
【００３１】
このため、トランジスタ１に流れるコレクタ電流の１／２がトランジスタ２３及び２４を介して抵抗６及び７に供給され、同様にトランジスタ２に流れるコレクタ電流の１／２がトランジスタ２７及び２６を介して抵抗６及び７に供給される。
【００３２】
言い換えれば、ホールド時に負荷抵抗である抵抗６及び７に流れる電流は入力信号１００ａ及び１００ｂに関わりなく常時定電流源５の出力電流の１／２となる。
【００３３】
この結果、ホールド時には負荷抵抗である抵抗６及び７には入力信号１００ａ及び１００ｂの状態に関わりなく定電流源５の出力電流の１／２が供給されるので、トランジスタ１１及び１５のベースには入力信号成分が現れずフィードスルーが非常に小さくなり、高精度化を図ることが可能になる。
【００３４】
【発明が解決しようとする課題】
しかし、図３に示す従来例では定電流源１０及び１４の出力電流がトランジスタ１１及び１５が構成するエミッタフォロワ回路の動作電流となると共にホールド時には抵抗６及び７で生じる電圧降下によりトランジスタ１１及び１５をカットオフするために用いられている。すなわち、本来独立に設定すべきエミッタフォロワ回路の動作電流と負荷抵抗である抵抗６及び７の抵抗値とが相互に関連してしまっている。
【００３５】
このため、例えば、広帯域化のために負荷抵抗である抵抗６及び７の抵抗値を小さくした場合には、トランジスタ１１及び１２を十分カットオフさせるためには定電流源１０及び１４の出力電流を大きくして抵抗６及び７での電圧降下を稼ぐ必要が生じてしまい、トランジスタ１１及び１５のトランジスタサイズを必要以上に大きくしなければならずペデスタルの増加により精度が悪化してしまうと言った問題点があった。
【００３６】
ここで、ペデスタルとは、サンプル時からホールド時へ遷移する際に、サンプリングスイッチの寄生容量を介してホールドコンデンサに電荷が注入されることにより発生するオフセットである。
【００３７】
一方、ペデスタルを小さくするためトランジスタ１１及び１５を小型化して高精度化を図った場合には、定電流源１０及び１４の出力電流が小さくなり、トランジスタ１１及び１２を十分カットオフさせるために抵抗６及び７の抵抗値を大きくしなければならず帯域が低下してしまうと言った問題点があった。
【００３８】
また、図４に示す従来例ではトランジスタ１１及び１２をカットオフさせるために定電流源５の出力電流の１／２を用いているが図３と同様の問題点があった。すなわち、帯域と精度がトレードオフの関係にあり最適設計が困難であると言った課題があった。
従って本発明が解決しようとする課題は、広帯域、高精度であり、設計が容易であるサンプル・ホールド回路を実現することにある。
【００３９】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
エミッタフォロワ回路をサンプリング・スイッチ回路として用いるサンプル・ホールド回路において、
入力信号が入力される差動増幅器と、この差動増幅器の出力を容量へ印加し、若しくは、容量との接続を遮断するサンプリング・スイッチ回路と、前記容量の電圧を出力信号として出力する出力段回路と、ホールド時に前記差動増幅器の負荷抵抗に対して前記サンプリング・スイッチ回路の動作電流に電流を加算して供給する補助スイッチ回路とを備えたことにより、抵抗値の小さな負荷抵抗を用いた場合であっても補助スイッチ回路からカットオフのための電流が負荷抵抗に供給され動作電流の小さなトランジスタを用いることが可能になるので、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。
【００４０】
請求項２記載の発明は、
請求項１記載の発明であるサンプル・ホールド回路において、
前記補助スイッチ回路が、
差動回路と、ホールド時の前記サンプリング・スイッチ回路の動作電流に前記差動回路の出力電流を加算して前記負荷抵抗に供給するカスコードトランジスタとから構成されることにより、抵抗値の小さな負荷抵抗を用いた場合であっても補助スイッチ回路からカットオフのための電流が負荷抵抗に供給され動作電流の小さなトランジスタを用いることが可能になるので、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。
【００４１】
請求項３記載の発明は、
エミッタフォロワ回路をサンプリング・スイッチ回路として用いるサンプル・ホールド回路において、
ホールド時に入力信号の状態に関わりなく定電流源の出力電流の１／２を負荷抵抗に供給するカスコードトランジスタを差動回路に接続した差動増幅器と、この差動増幅器の出力を容量へ印加し、若しくは、容量との接続を遮断するサンプリング・スイッチ回路と、前記容量の電圧を出力信号として出力する出力段回路と、ホールド時に前記カスコードトランジスタを介して負荷抵抗に電流を供給する補助スイッチ回路とを備えたことにより、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。さらに、負荷抵抗に寄生する容量の値が小さくなり更なる広帯域化を図ることが可能になる。
【００４２】
請求項４記載の発明は、
請求項３記載の発明であるサンプル・ホールド回路において、
前記補助スイッチ回路が、
ホールド時に出力電流を前記カスコードトランジスタを介して前記負荷抵抗に供給する差動回路から構成されることにより、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。さらに、負荷抵抗に寄生する容量の値が小さくなり更なる広帯域化を図ることが可能になる。
【００４３】
請求項５記載の発明は、
請求項３記載の発明であるサンプル・ホールド回路において、
ホールド時の前記サンプリング・スイッチ回路の動作電流を前記カスコードトランジスタを介して負荷抵抗に供給することにより、負荷抵抗に寄生する容量の値が更に小さくなり広帯域化を図ることが可能になる。
【００４４】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るサンプル・ホールド回路の一実施例を示す構成回路図である。図１において１〜２１，５０，５１，５２，１００ａ，１００ｂ，１０１及び１０２は図３と同一符号を付してあり、２８，２９，３１，３２，３４及び３５はトランジスタ、３０及び３３は定電流源，１０３ｅ及び１０３ｆは差動出力である出力信号、１０６はバイアス信号である。また、２８〜３５は補助スイッチ回路５３を構成している。
【００４５】
入力信号１００ａ及び１００ｂはトランジスタ１及び２のベースに入力され、トランジスタ１及び２のエミッタは抵抗３及び４の一端にそれぞれ接続される。抵抗３の他端は抵抗４の他端及び定電流源５の一端に接続される。
【００４６】
トランジスタ１のコレクタは抵抗６の一端、トランジスタ３５のコレクタ及びトランジスタ１５のベースにそれぞれ接続され、トランジスタ２のコレクタは抵抗７の一端、トランジスタ３４のコレクタ及びトランジスタ１１のベースにそれぞれ接続される。
【００４７】
一方、トランジスタ８，１２，２８及び３１のベースにはホールド信号１０１が、トランジスタ９，１３，２９及び３２のベースにはサンプル信号１０２がそれぞれ入力される。
【００４８】
また、トランジスタ８及び９のエミッタは定電流源１０の一端に接続され、トランジスタ１２及び１３のエミッタは定電流源１４の一端に接続される。トランジスタ２８及び２９のエミッタは定電流源３０の一端に接続され、トランジスタ３１及び３２のエミッタは定電流源３３の一端に接続される。
【００４９】
トランジスタ３４のエミッタはトランジスタ８及び２８のコレクタにそれぞれ接続され、トランジスタ３５のエミッタはトランジスタ１２及び３１のコレクタにそれぞれ接続される。
【００５０】
トランジスタ９のコレクタはトランジスタ１１のエミッタ、容量１６の一端及びトランジスタ１８のベースにそれぞれ接続され、トランジスタ１３のコレクタはトランジスタ１５のエミッタ、容量１７の一端及びトランジスタ１９のベースに接続される。
【００５１】
トランジスタ１８のエミッタは出力信号１０３ｅを出力すると共に定電流源２０の一端に接続され、トランジスタ１９のエミッタは出力信号１０３ｆを出力すると共に定電流源２１の一端に接続される。
【００５２】
最後に、抵抗６及び７の他端、トランジスタ１１，１５，１８，１９，２９及び３２のコレクタは正電圧源”Ｖｃｃ”にそれぞれ接続され、定電流源５，１０，１４，２０，２１，３０及び３３の他端は負電圧源”Ｖｅｅ”にそれぞれ接続され、容量１６及び１７の他端は接地される。さらに、バイアス信号１０６がトランジスタ３４及び３５のベースに印加される。
【００５３】
ここで、図１に示す実施例の動作を説明する。但し、図３に示す従来例と同様の部分に関しては説明は省略する。サンプリング時にはサンプル信号１０２が”ハイレベル”、ホールド信号１０１が”ローレベル”になり、トランジスタ９，１３，２９及び３２は”ＯＮ”、トランジスタ８，１２，２８及び３１は”ＯＦＦ”になる。
【００５４】
このため、トランジスタ１１及び１５には定電流源１０及び１４の出力電流がそれぞれ供給されてエミッタフォロワ回路として動作するので従来例と同様に出力信号１０３ｅ及び１０３ｆとしては入力信号１００ａ及び１００ｂの電圧が出力されることになる。
【００５５】
一方、トランジスタ２９及び３２が”ＯＮ”になるので定電流源３０及び３３の出力電流は正電圧源”Ｖｃｃ”から直接流れ込みサンプル・ホールド回路の動作に一切関係しなくなる。
【００５６】
一方、ホールド時にはサンプル信号１０２が”ローレベル”、ホールド信号１０１が”ハイレベル”になり、トランジスタ９，１３，２９及び３２は”ＯＦＦ”、トランジスタ８，１２，２８及び３１は”ＯＮ”になる。
【００５７】
このため、トランジスタ１１及び１５のエミッタ電流が減少する。また、定電流源１０及び１４の出力電流は”ＯＮ”となったトランジスタ８及び１２とトランジスタ３４及び３５を介して負荷抵抗である抵抗７及び６に供給される。
【００５８】
これと同時に、定電流源３０の出力電流は”ＯＮ”となったトランジスタ２８及びバイアス信号１０６が印加されたカスコードトランジスタであるトランジスタ３４を介して負荷抵抗である抵抗７に供給され、定電流源３３の出力電流は”ＯＮ”となったトランジスタ３１及びバイアス信号１０６が印加されたカスコードトランジスタであるトランジスタ３５を介して負荷抵抗である抵抗６に供給される。
【００５９】
従って、抵抗６及び７における電圧降下分が図３に示す従来例と比較して定電流源３０及び３３の出力電流分さらに増加し、結果として、トランジスタ１１及び１５のベース電圧が下がる。
【００６０】
したがって、トランジスタ１１及び１５はカットオフとなり、差動増幅器５０は出力段回路５２等と切り離されて、容量１６及び１７に充電された電圧が出力段回路５２を介して出力信号１０３ｅ及び１０３ｆとして出力される。
【００６１】
すなわち、サンプル時のエミッタフォロワ回路を構成するトランジスタ１１及び１５の動作電流に加えてホールド時には補助スイッチ回路５３からの出力電流を負荷抵抗に供給することにより、抵抗値の小さな負荷抵抗であってもトランジスタ１１及び１５を確実にカットオフさせることが可能になる。
【００６２】
言い換えれば、抵抗値の小さな負荷抵抗を用いた場合であっても補助スイッチ回路５３からカットオフのための電流を負荷抵抗に供給すれば、１１及び１５に動作電流の小さい小型のトランジスタを用いることが可能になる。
【００６３】
この結果、ホールド時に補助スイッチ回路５３からカットオフのための電流を負荷抵抗に供給することにより、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。
【００６４】
また、図２は本発明に係るサンプル・ホールド回路の他の実施例を示す構成回路図である。図２において１〜２７，５０ａ，５１，５２，１００ａ，１００ｂ，１０１，１０２，１０４及び１０５は図４と同一符号を付してあり、２８ａ，２９ａ，３１ａ及び３２ａはトランジスタ、３０ａ及び３３ａは定電流源，１０３ｇ及び１０３ｈは差動出力である出力信号である。また、２８ａ〜３３ａは補助スイッチ回路５３ａを構成している。
【００６５】
入力信号１００ａ及び１００ｂはトランジスタ１及び２のベースに入力され、トランジスタ１及び２のエミッタは抵抗３及び４の一端にそれぞれ接続される。抵抗３の他端は抵抗４の他端及び定電流源５の一端に接続される。
【００６６】
トランジスタ１のコレクタはトランジスタ２２，２３及び２４のエミッタとトランジスタ１２及び２８ａのコレクタにそれぞれ接続され、トランジスタ２のコレクタはトランジスタ２５，２６及び２７のエミッタとトランジスタ８及び３１ａのコレクタにそれぞれ接続される。
【００６７】
トランジスタ２２のコレクタはトランジスタ２３及び２７のコレクタ、抵抗６の一端及びトランジスタ１５のベースにそれぞれ接続され、トランジスタ２４のコレクタはトランジスタ２５及び２６のコレクタ、抵抗７の一端及びトランジスタ１１のベースにそれぞれ接続される。
【００６８】
一方、トランジスタ８，１２，２８ａ及び３１ａのベースにはホールド信号１０１が、トランジスタ９，１３，２９ａ及び３２ａのベースにはサンプル信号１０２がそれぞれ入力される。
【００６９】
また、トランジスタ８及び９のエミッタは定電流源１０の一端に接続され、トランジスタ１２及び１３のエミッタは定電流源１４の一端に接続される。トランジスタ２８ａ及び２９ａのエミッタは定電流源３０ａの一端に接続され、トランジスタ３１ａ及び３２ａのエミッタは定電流源３３ａの一端に接続される。
【００７０】
また、トランジスタ２２及び２５のベースにはサンプル信号１０４がそれぞれ入力され、トランジスタ２３，２４，２６及び２７のベースにはホールド信号１０５がそれぞれ入力される。
【００７１】
トランジスタ９のコレクタはトランジスタ１１のエミッタ、容量１６の一端及びトランジスタ１８のベースにそれぞれ接続され、トランジスタ１３のコレクタはトランジスタ１５のエミッタ、容量１７の一端及びトランジスタ１９のベースに接続される。
【００７２】
トランジスタ１８のエミッタは出力信号１０３ｇを出力すると共に定電流源２０の一端に接続され、トランジスタ１９のエミッタは出力信号１０３ｈを出力すると共に定電流源２１の一端に接続される。
【００７３】
最後に、抵抗６及び７の他端、トランジスタ１１，１５，１８，１９，２９ａ及び３２ａのコレクタは正電圧源”Ｖｃｃ”にそれぞれ接続され、定電流源５，１０，１４，２０，２１，３０ａ及び３３ａの他端は負電圧源”Ｖｅｅ”にそれぞれ接続され、容量１６及び１７の他端は接地される。
【００７４】
ここで、図２に示す実施例の動作を説明する。図４に示す従来例と同様の部分に関しては説明は省略する。サンプリング時にはサンプル信号１０２が”ハイレベル”、ホールド信号１０１が”ローレベル”になり、トランジスタ９，１３，２９ａ及び３２ａは”ＯＮ”、トランジスタ８，１２，２８ａ及び３１ａは”ＯＦＦ”になる。
【００７５】
同様に、サンプリング時には第２のサンプル信号１０４が”ハイレベル”、第２のホールド信号１０５が”ローレベル”になり、トランジスタ２２及び２５は”ＯＮ”、トランジスタ２３，２４，２６及び２７は”ＯＦＦ”になる。
【００７６】
このため、トランジスタ１及び２から構成さえる差動回路にトランジスタ２２及び２５がカスコード接続される形になり図３に示した差動増幅器５０と同様の動作をする。
【００７７】
また、トランジスタ１１及び１５には定電流源１０及び１４の出力電流がそれぞれ供給されてエミッタフォロワ回路として動作するので従来例と同様に出力信号１０３ｇ及び１０３ｈとしては入力信号１００ａ及び１００ｂの電圧が出力されることになる。
【００７８】
さらに、トランジスタ２９ａ及び３２ａが”ＯＮ”になるので定電流源３０ａ及び３３ａの出力電流は正電圧源”Ｖｃｃ”から直接流れ込みサンプル・ホールド回路の動作に一切関係しなくなる。
【００７９】
一方、ホールド時にはサンプル信号１０２が”ローレベル”、ホールド信号１０１が”ハイレベル”になり、トランジスタ９，１３，２９ａ及び３２ａは”ＯＦＦ”、トランジスタ８，１２，２８ａ及び３１ａは”ＯＮ”になる。
【００８０】
同様に、ホールド時には第２のサンプル信号１０４が”ローレベル”、第２のホールド信号１０５が”ハイレベル”になり、トランジスタ２２及び２５は”ＯＦＦ”、トランジスタ２３，２４，２６及び２７は”ＯＮ”になる。
【００８１】
このため、トランジスタ１，１２及び２８ａに流れるそれぞれのコレクタ電流の１／２がトランジスタ２３及び２４を介して抵抗６及び７に供給され、同様にトランジスタ２、８及び３１ａに流れるそれぞれのコレクタ電流の１／２がトランジスタ２７及び２６を介して抵抗６及び７に供給される。
【００８２】
すなわち、ホールド時に負荷抵抗である抵抗６及び７に流れる電流は入力信号１００ａ及び１００ｂに関わりなく常時定電流源５の出力電流の１／２となると共に定電流源１０，１４，３０ａ及び３３ａの出力電流の１／２が負荷抵抗に供給されることになる。
【００８３】
従って、抵抗６及び７における電圧降下分が図４に示す従来例と比較して定電流源１０，１４，３０ａ及び３３ａの出力電流の１／２がさらに増加し、結果として、トランジスタ１１及び１５のベース電圧が下がる。
【００８４】
したがって、トランジスタ１１及び１５はカットオフとなり、差動増幅器５０は出力段回路５２等と切り離されて、容量１６及び１７に充電された電圧が出力段回路５２を介して出力信号１０３ｇ及び１０３ｈとして出力される。
【００８５】
すなわち、サンプル時のエミッタフォロワ回路を構成するトランジスタ１１及び１５の動作電流に加えてホールド時には差動増幅器５０ａの出力電流の１／２とサンプリング・スイッチ回路５１及び補助スイッチ回路５３ａからの出力電流を併せて負荷抵抗に供給することにより、抵抗値の小さな負荷抵抗であってもトランジスタ１１及び１５を確実にカットオフさせることが可能になる。
【００８６】
言い換えれば、抵抗値の小さな負荷抵抗を用いた場合であっても差動増幅器５０ａにサンプリング・スイッチ回路５１及び補助スイッチ回路５３からカットオフのための電流を負荷抵抗に供給すれば、さらに動作電流の小さなトランジスタを用いることが可能になる。
【００８７】
また、電流を供給するトランジスタ８，１２，２８ａ及び３１ａが直接負荷抵抗に接続されず、カスコードトランジスタを間に挟むことになるので負荷抵抗に寄生する容量の値が小さくなり、図４に示す従来例よりもさらに広帯域になる。
【００８８】
この結果、ホールド時には負荷抵抗である抵抗６及び７には入力信号１００ａ及び１００ｂの状態に関わりなく定電流源５の出力電流の１／２が供給されると共にサンプリング・スイッチ回路５１及び補助スイッチ回路５３ａからカットオフのための電流をカスコードトランジスタを介して負荷抵抗に供給することにより、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。さらに、負荷抵抗に寄生する容量の値が小さくなり更なる広帯域化を図ることが可能になる。
【００８９】
なお、図２に示す実施例ではサンプリング・スイッチ回路５１を構成する８〜１０及び１２〜１４で構成される差動回路の出力電流を差動増幅器５０ａのカスコードトランジスタであるトランジスタ２２〜２４及び２５〜２７を介して負荷抵抗に供給しているが、図３に示す従来例のように負荷抵抗である抵抗６及び７に直接供給しても構わない。この場合には、図２に示すサンプル・ホールド回路と比較して帯域が低下するが、図４に示す従来例よりは広帯域になる。
【００９０】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１及び請求項２の発明によれば、ホールド時に補助スイッチ回路からカットオフのための電流を負荷抵抗に供給することにより、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。
【００９１】
また、請求項３及び請求項４の発明によれば、ホールド時には負荷抵抗は入力信号の状態に関わりなく定電流源の出力電流の１／２が供給されると共に補助スイッチ回路からカットオフのための電流をカスコードトランジスタを介して負荷抵抗に供給することにより、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。さらに、負荷抵抗に寄生する容量の値が小さくなり更なる広帯域化を図ることが可能になる。
【００９２】
また、請求項５の発明によれば、ホールド時にサンプリング・スイッチ回路からカットオフのための電流をカスコードトランジスタを介して負荷抵抗に供給することにより、負荷抵抗に寄生する容量の値が更に小さくなり広帯域化を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明に係るサンプル・ホールド回路の一実施例を示す構成回路図である。
【図２】本発明に係るサンプル・ホールド回路の他の実施例を示す構成回路図である
【図３】従来のサンプリング・ホールド回路の一例を示す回路図である。
【図４】従来のサンプル・ホールド回路の他の一例を示す回路図である。
【符号の説明】
１，２，８，９，１１，１２，１３，１５，１８，１９，２２，２３，２４，２５，２６，２７，２８，２８ａ，２９，２９ａ，３１，３１ａ，３２，３２ａ，３４，３５ トランジスタ
３，４，６，７ 抵抗
５，１０，１４，２０，２１，３０，３０ａ，３３，３３ａ 定電流源
１６，１７ 容量
５０，５０ａ 差動増幅器
５１ サンプリング・スイッチ回路
５２ 出力段回路
５３，５３ａ 補助スイッチ回路
１００ａ，１００ｂ 入力信号
１０１，１０５ ホールド信号
１０２，１０４ サンプル信号
１０３ａ，１０３ｂ，１０３ｃ，１０３ｄ，１０３ｅ，１０３ｆ，１０３ｇ，１０３ｈ 出力信号
１０６ バイアス信号
【発明の属する技術分野】
本発明は、エミッタフォロワ回路をサンプリング・スイッチ回路として用いるサンプル・ホールド回路（以下、単にサンプル・ホールド回路と呼ぶ。）に関し、特に広帯域、高精度であり、設計が容易であるサンプル・ホールド回路に関する。
【０００２】
【従来の技術】
従来のサンプル・ホールド回路はサンプリング時に入力信号を入力段の差動増幅器を介してサンプリング・スイッチ回路で容量に充電し、ホールド時はサンプリング・スイッチ回路が容量と差動増幅器とを切り離すことにより出力信号の値をホールドするものである。
【０００３】
図３はこのような従来のサンプリング・ホールド回路の一例を示す回路図である。図３において１，２，８，９，１１，１２，１３，１５，１８及び１９はトランジスタ、３，４，６及び７は抵抗、５，１０，１４，２０及び２１は定電流源、１６及び１７は容量，１００ａ及び１００ｂは差動入力の入力信号、１０１はホールド信号、１０２はサンプル信号，１０３ａ及び１０３ｂは差動出力の出力信号である。
【０００４】
また、１〜７は入力段の差動増幅器５０を、８〜１５はサンプリング・スイッチ回路５１を、１８〜２１はエミッタフォロワ回路から構成される出力段回路５２をそれぞれ構成している。
【０００５】
入力信号１００ａ及び１００ｂはトランジスタ１及び２のベースに入力され、トランジスタ１及び２のエミッタは抵抗３及び４の一端にそれぞれ接続される。抵抗３の他端は抵抗４の他端及び定電流源５の一端に接続される。
【０００６】
トランジスタ１のコレクタは抵抗６の一端、トランジスタ１２のコレクタ及びトランジスタ１５のベースにそれぞれ接続され、トランジスタ２のコレクタは抵抗７の一端、トランジスタ８のコレクタ及びトランジスタ１１のベースにそれぞれ接続される。
【０００７】
一方、トランジスタ８及び１２のベースにはホールド信号１０１が、トランジスタ９及び１３のベースにはサンプル信号１０２がそれぞれ入力され、トランジスタ８及び９のエミッタは定電流源１０の一端に接続され、トランジスタ１２及び１３のエミッタは定電流源１４の一端に接続される。
【０００８】
トランジスタ９のコレクタはトランジスタ１１のエミッタ、容量１６の一端及びトランジスタ１８のベースにそれぞれ接続され、トランジスタ１３のコレクタはトランジスタ１５のエミッタ、容量１７の一端及びトランジスタ１９のベースに接続される。
【０００９】
トランジスタ１８のエミッタは出力信号１０３ａを出力すると共に定電流源２０の一端に接続され、トランジスタ１９のエミッタは出力信号１０３ｂを出力すると共に定電流源２１の一端に接続される。
【００１０】
最後に、抵抗６及び７の他端、トランジスタ１１，１５，１８及び１９のコレクタは正電圧源”Ｖｃｃ”にそれぞれ接続され、定電流源５，１０，１４，２０及び２１の他端は負電圧源”Ｖｅｅ”にそれぞれ接続され、容量１６及び１７の他端は接地される。
【００１１】
ここで、図３に示す従来例の動作を説明する。入力信号１００ａ及び１００ｂは差動増幅器５０を構成する差動回路に入力されるので負荷抵抗である抵抗６及び７の一端には入力信号１００ａ及び１００ｂの差動電圧が出力される。
【００１２】
そして、サンプリング時にはサンプル信号１０２が”ハイレベル”、ホールド信号１０１が”ローレベル”になり、トランジスタ９及び１３は”ＯＮ”、トランジスタ８及び１２は”ＯＦＦ”になる。
【００１３】
このため、トランジスタ１１及び１５には定電流源１０及び１４の出力電流がそれぞれ供給されてエミッタフォロワ回路として動作するので前述の差動電圧はトランジスタ１１及び１５を介して容量１６及び１７の一端に接続され、容量１６及び１７を充電する。
【００１４】
容量１６及び１７の一端の電圧はさらにトランジスタ１８及び１９と定電流源２０及び２１から構成されるエミッタフォロワ回路に接続されるので出力信号１０３ａ及び１０３ｂには入力信号１００ａ及び１００ｂの電圧が出力されることになる。
【００１５】
一方、ホールド時にはサンプル信号１０２が”ローレベル”、ホールド信号１０１が”ハイレベル”になり、トランジスタ９及び１３は”ＯＦＦ”、トランジスタ８及び１２は”ＯＮ”になる。
【００１６】
このため、トランジスタ１１及び１５のエミッタ電流が減少する。また、定電流源１０及び１４の出力電流は”ＯＮ”となったトランジスタ８及び１２を介して負荷抵抗である抵抗７及び６に供給されるので抵抗６及び７における電圧降下分が増加し、結果として、トランジスタ１１及び１５のベース電圧が下がる。
【００１７】
したがって、トランジスタ１１及び１５はカットオフとなり、差動増幅器５０は出力段回路５２等と切り離されて、容量１６及び１７に充電された電圧が出力段回路５２を介して出力信号１０３ａ及び１０３ｂとして出力される。このため、出力信号１０３ａ及び１０３ｂは入力信号１００ａ及び１００ｂの変動に係わりなくホールド状態になる。
【００１８】
この結果、サンプル時にサンプリング・スイッチ回路５１により差動増幅器５０を介して入力される入力信号で容量を充電すると共にホールド時にサンプリング・スイッチ回路により差動増幅器からの入力を遮断することにより、サンプル・ホールド回路を実現できる。
【００１９】
また、図４は従来のサンプル・ホールド回路の他の一例を示す回路図である。図４において１〜２１，５１，５２，１００ａ，１００ｂ，１０１及び１０２は図３と同一符号を付してあり、２２，２３，２４，２５，２６及び２７はトランジスタ、１０４は第２のサンプル信号、１０５は第２のホールド信号、１０３ｃ及び１０３ｄは差動出力の出力信号である。また、１〜７及び２２〜２７は差動増幅器５０ａを構成している。
【００２０】
入力信号１００ａ及び１００ｂはトランジスタ１及び２のベースに入力され、トランジスタ１及び２のエミッタは抵抗３及び４の一端にそれぞれ接続される。抵抗３の他端は抵抗４の他端及び定電流源５の一端に接続される。
【００２１】
トランジスタ１のコレクタはトランジスタ２２，２３及び２４のエミッタにそれぞれ接続され、トランジスタ２のコレクタはトランジスタ２５，２６及び２７のエミッタにそれぞれ接続される。
【００２２】
トランジスタ２２のコレクタはトランジスタ２３及び２７のコレクタ、抵抗６の一端、トランジスタ１２のコレクタ及びトランジスタ１５のベースにそれぞれ接続され、トランジスタ２４のコレクタはトランジスタ２５及び２６のコレクタ、抵抗７の一端、トランジスタ８のコレクタ及びトランジスタ１１のベースにそれぞれ接続される。
【００２３】
一方、トランジスタ８及び１２のベースにはホールド信号１０１が、トランジスタ９及び１３のベースにはサンプル信号１０２がそれぞれ入力され、トランジスタ８及び９のエミッタは定電流源１０の一端に接続され、トランジスタ１２及び１３のエミッタは定電流源１４の一端に接続される。
【００２４】
また、トランジスタ２２及び２５のベースにはサンプル信号１０４がそれぞれ入力され、トランジスタ２３，２４，２６及び２７のベースにはホールド信号１０５がそれぞれ入力される。
【００２５】
トランジスタ９のコレクタはトランジスタ１１のエミッタ、容量１６の一端及びトランジスタ１８のベースにそれぞれ接続され、トランジスタ１３のコレクタはトランジスタ１５のエミッタ、容量１７の一端及びトランジスタ１９のベースに接続される。
【００２６】
トランジスタ１８のエミッタは出力信号１０３ｃを出力すると共に定電流源２０の一端に接続され、トランジスタ１９のエミッタは出力信号１０３ｄを出力すると共に定電流源２１の一端に接続される。
【００２７】
最後に、抵抗６及び７の他端、トランジスタ１１，１５，１８及び１９のコレクタは正電圧源”Ｖｃｃ”にそれぞれ接続され、定電流源５，１０，１４，２０及び２１の他端は負電圧源”Ｖｅｅ”にそれぞれ接続され、容量１６及び１７の他端は接地される。
【００２８】
ここで、図４に示す従来例の動作を説明する。サンプリング・スイッチ回路５１の動作は図３に示す従来例と同様であるので説明は省略する。サンプリング時には第２のサンプル信号１０４が”ハイレベル”、第２のホールド信号１０５が”ローレベル”になり、トランジスタ２２及び２５は”ＯＮ”、トランジスタ２３，２４，２６及び２７は”ＯＦＦ”になる。
【００２９】
このため、トランジスタ１及び２から構成さえる差動回路にトランジスタ２２及び２５がカスコード接続される形になり図３に示した差動増幅器５０と同様の動作をする。
【００３０】
一方、ホールド時には第２のサンプル信号１０４が”ローレベル”、第２のホールド信号１０５が”ハイレベル”になり、トランジスタ２２及び２５は”ＯＦＦ”、トランジスタ２３，２４，２６及び２７は”ＯＮ”になる。
【００３１】
このため、トランジスタ１に流れるコレクタ電流の１／２がトランジスタ２３及び２４を介して抵抗６及び７に供給され、同様にトランジスタ２に流れるコレクタ電流の１／２がトランジスタ２７及び２６を介して抵抗６及び７に供給される。
【００３２】
言い換えれば、ホールド時に負荷抵抗である抵抗６及び７に流れる電流は入力信号１００ａ及び１００ｂに関わりなく常時定電流源５の出力電流の１／２となる。
【００３３】
この結果、ホールド時には負荷抵抗である抵抗６及び７には入力信号１００ａ及び１００ｂの状態に関わりなく定電流源５の出力電流の１／２が供給されるので、トランジスタ１１及び１５のベースには入力信号成分が現れずフィードスルーが非常に小さくなり、高精度化を図ることが可能になる。
【００３４】
【発明が解決しようとする課題】
しかし、図３に示す従来例では定電流源１０及び１４の出力電流がトランジスタ１１及び１５が構成するエミッタフォロワ回路の動作電流となると共にホールド時には抵抗６及び７で生じる電圧降下によりトランジスタ１１及び１５をカットオフするために用いられている。すなわち、本来独立に設定すべきエミッタフォロワ回路の動作電流と負荷抵抗である抵抗６及び７の抵抗値とが相互に関連してしまっている。
【００３５】
このため、例えば、広帯域化のために負荷抵抗である抵抗６及び７の抵抗値を小さくした場合には、トランジスタ１１及び１２を十分カットオフさせるためには定電流源１０及び１４の出力電流を大きくして抵抗６及び７での電圧降下を稼ぐ必要が生じてしまい、トランジスタ１１及び１５のトランジスタサイズを必要以上に大きくしなければならずペデスタルの増加により精度が悪化してしまうと言った問題点があった。
【００３６】
ここで、ペデスタルとは、サンプル時からホールド時へ遷移する際に、サンプリングスイッチの寄生容量を介してホールドコンデンサに電荷が注入されることにより発生するオフセットである。
【００３７】
一方、ペデスタルを小さくするためトランジスタ１１及び１５を小型化して高精度化を図った場合には、定電流源１０及び１４の出力電流が小さくなり、トランジスタ１１及び１２を十分カットオフさせるために抵抗６及び７の抵抗値を大きくしなければならず帯域が低下してしまうと言った問題点があった。
【００３８】
また、図４に示す従来例ではトランジスタ１１及び１２をカットオフさせるために定電流源５の出力電流の１／２を用いているが図３と同様の問題点があった。すなわち、帯域と精度がトレードオフの関係にあり最適設計が困難であると言った課題があった。
従って本発明が解決しようとする課題は、広帯域、高精度であり、設計が容易であるサンプル・ホールド回路を実現することにある。
【００３９】
【課題を解決するための手段】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
エミッタフォロワ回路をサンプリング・スイッチ回路として用いるサンプル・ホールド回路において、
入力信号が入力される差動増幅器と、この差動増幅器の出力を容量へ印加し、若しくは、容量との接続を遮断するサンプリング・スイッチ回路と、前記容量の電圧を出力信号として出力する出力段回路と、ホールド時に前記差動増幅器の負荷抵抗に対して前記サンプリング・スイッチ回路の動作電流に電流を加算して供給する補助スイッチ回路とを備えたことにより、抵抗値の小さな負荷抵抗を用いた場合であっても補助スイッチ回路からカットオフのための電流が負荷抵抗に供給され動作電流の小さなトランジスタを用いることが可能になるので、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。
【００４０】
請求項２記載の発明は、
請求項１記載の発明であるサンプル・ホールド回路において、
前記補助スイッチ回路が、
差動回路と、ホールド時の前記サンプリング・スイッチ回路の動作電流に前記差動回路の出力電流を加算して前記負荷抵抗に供給するカスコードトランジスタとから構成されることにより、抵抗値の小さな負荷抵抗を用いた場合であっても補助スイッチ回路からカットオフのための電流が負荷抵抗に供給され動作電流の小さなトランジスタを用いることが可能になるので、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。
【００４１】
請求項３記載の発明は、
エミッタフォロワ回路をサンプリング・スイッチ回路として用いるサンプル・ホールド回路において、
ホールド時に入力信号の状態に関わりなく定電流源の出力電流の１／２を負荷抵抗に供給するカスコードトランジスタを差動回路に接続した差動増幅器と、この差動増幅器の出力を容量へ印加し、若しくは、容量との接続を遮断するサンプリング・スイッチ回路と、前記容量の電圧を出力信号として出力する出力段回路と、ホールド時に前記カスコードトランジスタを介して負荷抵抗に電流を供給する補助スイッチ回路とを備えたことにより、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。さらに、負荷抵抗に寄生する容量の値が小さくなり更なる広帯域化を図ることが可能になる。
【００４２】
請求項４記載の発明は、
請求項３記載の発明であるサンプル・ホールド回路において、
前記補助スイッチ回路が、
ホールド時に出力電流を前記カスコードトランジスタを介して前記負荷抵抗に供給する差動回路から構成されることにより、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。さらに、負荷抵抗に寄生する容量の値が小さくなり更なる広帯域化を図ることが可能になる。
【００４３】
請求項５記載の発明は、
請求項３記載の発明であるサンプル・ホールド回路において、
ホールド時の前記サンプリング・スイッチ回路の動作電流を前記カスコードトランジスタを介して負荷抵抗に供給することにより、負荷抵抗に寄生する容量の値が更に小さくなり広帯域化を図ることが可能になる。
【００４４】
【発明の実施の形態】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るサンプル・ホールド回路の一実施例を示す構成回路図である。図１において１〜２１，５０，５１，５２，１００ａ，１００ｂ，１０１及び１０２は図３と同一符号を付してあり、２８，２９，３１，３２，３４及び３５はトランジスタ、３０及び３３は定電流源，１０３ｅ及び１０３ｆは差動出力である出力信号、１０６はバイアス信号である。また、２８〜３５は補助スイッチ回路５３を構成している。
【００４５】
入力信号１００ａ及び１００ｂはトランジスタ１及び２のベースに入力され、トランジスタ１及び２のエミッタは抵抗３及び４の一端にそれぞれ接続される。抵抗３の他端は抵抗４の他端及び定電流源５の一端に接続される。
【００４６】
トランジスタ１のコレクタは抵抗６の一端、トランジスタ３５のコレクタ及びトランジスタ１５のベースにそれぞれ接続され、トランジスタ２のコレクタは抵抗７の一端、トランジスタ３４のコレクタ及びトランジスタ１１のベースにそれぞれ接続される。
【００４７】
一方、トランジスタ８，１２，２８及び３１のベースにはホールド信号１０１が、トランジスタ９，１３，２９及び３２のベースにはサンプル信号１０２がそれぞれ入力される。
【００４８】
また、トランジスタ８及び９のエミッタは定電流源１０の一端に接続され、トランジスタ１２及び１３のエミッタは定電流源１４の一端に接続される。トランジスタ２８及び２９のエミッタは定電流源３０の一端に接続され、トランジスタ３１及び３２のエミッタは定電流源３３の一端に接続される。
【００４９】
トランジスタ３４のエミッタはトランジスタ８及び２８のコレクタにそれぞれ接続され、トランジスタ３５のエミッタはトランジスタ１２及び３１のコレクタにそれぞれ接続される。
【００５０】
トランジスタ９のコレクタはトランジスタ１１のエミッタ、容量１６の一端及びトランジスタ１８のベースにそれぞれ接続され、トランジスタ１３のコレクタはトランジスタ１５のエミッタ、容量１７の一端及びトランジスタ１９のベースに接続される。
【００５１】
トランジスタ１８のエミッタは出力信号１０３ｅを出力すると共に定電流源２０の一端に接続され、トランジスタ１９のエミッタは出力信号１０３ｆを出力すると共に定電流源２１の一端に接続される。
【００５２】
最後に、抵抗６及び７の他端、トランジスタ１１，１５，１８，１９，２９及び３２のコレクタは正電圧源”Ｖｃｃ”にそれぞれ接続され、定電流源５，１０，１４，２０，２１，３０及び３３の他端は負電圧源”Ｖｅｅ”にそれぞれ接続され、容量１６及び１７の他端は接地される。さらに、バイアス信号１０６がトランジスタ３４及び３５のベースに印加される。
【００５３】
ここで、図１に示す実施例の動作を説明する。但し、図３に示す従来例と同様の部分に関しては説明は省略する。サンプリング時にはサンプル信号１０２が”ハイレベル”、ホールド信号１０１が”ローレベル”になり、トランジスタ９，１３，２９及び３２は”ＯＮ”、トランジスタ８，１２，２８及び３１は”ＯＦＦ”になる。
【００５４】
このため、トランジスタ１１及び１５には定電流源１０及び１４の出力電流がそれぞれ供給されてエミッタフォロワ回路として動作するので従来例と同様に出力信号１０３ｅ及び１０３ｆとしては入力信号１００ａ及び１００ｂの電圧が出力されることになる。
【００５５】
一方、トランジスタ２９及び３２が”ＯＮ”になるので定電流源３０及び３３の出力電流は正電圧源”Ｖｃｃ”から直接流れ込みサンプル・ホールド回路の動作に一切関係しなくなる。
【００５６】
一方、ホールド時にはサンプル信号１０２が”ローレベル”、ホールド信号１０１が”ハイレベル”になり、トランジスタ９，１３，２９及び３２は”ＯＦＦ”、トランジスタ８，１２，２８及び３１は”ＯＮ”になる。
【００５７】
このため、トランジスタ１１及び１５のエミッタ電流が減少する。また、定電流源１０及び１４の出力電流は”ＯＮ”となったトランジスタ８及び１２とトランジスタ３４及び３５を介して負荷抵抗である抵抗７及び６に供給される。
【００５８】
これと同時に、定電流源３０の出力電流は”ＯＮ”となったトランジスタ２８及びバイアス信号１０６が印加されたカスコードトランジスタであるトランジスタ３４を介して負荷抵抗である抵抗７に供給され、定電流源３３の出力電流は”ＯＮ”となったトランジスタ３１及びバイアス信号１０６が印加されたカスコードトランジスタであるトランジスタ３５を介して負荷抵抗である抵抗６に供給される。
【００５９】
従って、抵抗６及び７における電圧降下分が図３に示す従来例と比較して定電流源３０及び３３の出力電流分さらに増加し、結果として、トランジスタ１１及び１５のベース電圧が下がる。
【００６０】
したがって、トランジスタ１１及び１５はカットオフとなり、差動増幅器５０は出力段回路５２等と切り離されて、容量１６及び１７に充電された電圧が出力段回路５２を介して出力信号１０３ｅ及び１０３ｆとして出力される。
【００６１】
すなわち、サンプル時のエミッタフォロワ回路を構成するトランジスタ１１及び１５の動作電流に加えてホールド時には補助スイッチ回路５３からの出力電流を負荷抵抗に供給することにより、抵抗値の小さな負荷抵抗であってもトランジスタ１１及び１５を確実にカットオフさせることが可能になる。
【００６２】
言い換えれば、抵抗値の小さな負荷抵抗を用いた場合であっても補助スイッチ回路５３からカットオフのための電流を負荷抵抗に供給すれば、１１及び１５に動作電流の小さい小型のトランジスタを用いることが可能になる。
【００６３】
この結果、ホールド時に補助スイッチ回路５３からカットオフのための電流を負荷抵抗に供給することにより、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。
【００６４】
また、図２は本発明に係るサンプル・ホールド回路の他の実施例を示す構成回路図である。図２において１〜２７，５０ａ，５１，５２，１００ａ，１００ｂ，１０１，１０２，１０４及び１０５は図４と同一符号を付してあり、２８ａ，２９ａ，３１ａ及び３２ａはトランジスタ、３０ａ及び３３ａは定電流源，１０３ｇ及び１０３ｈは差動出力である出力信号である。また、２８ａ〜３３ａは補助スイッチ回路５３ａを構成している。
【００６５】
入力信号１００ａ及び１００ｂはトランジスタ１及び２のベースに入力され、トランジスタ１及び２のエミッタは抵抗３及び４の一端にそれぞれ接続される。抵抗３の他端は抵抗４の他端及び定電流源５の一端に接続される。
【００６６】
トランジスタ１のコレクタはトランジスタ２２，２３及び２４のエミッタとトランジスタ１２及び２８ａのコレクタにそれぞれ接続され、トランジスタ２のコレクタはトランジスタ２５，２６及び２７のエミッタとトランジスタ８及び３１ａのコレクタにそれぞれ接続される。
【００６７】
トランジスタ２２のコレクタはトランジスタ２３及び２７のコレクタ、抵抗６の一端及びトランジスタ１５のベースにそれぞれ接続され、トランジスタ２４のコレクタはトランジスタ２５及び２６のコレクタ、抵抗７の一端及びトランジスタ１１のベースにそれぞれ接続される。
【００６８】
一方、トランジスタ８，１２，２８ａ及び３１ａのベースにはホールド信号１０１が、トランジスタ９，１３，２９ａ及び３２ａのベースにはサンプル信号１０２がそれぞれ入力される。
【００６９】
また、トランジスタ８及び９のエミッタは定電流源１０の一端に接続され、トランジスタ１２及び１３のエミッタは定電流源１４の一端に接続される。トランジスタ２８ａ及び２９ａのエミッタは定電流源３０ａの一端に接続され、トランジスタ３１ａ及び３２ａのエミッタは定電流源３３ａの一端に接続される。
【００７０】
また、トランジスタ２２及び２５のベースにはサンプル信号１０４がそれぞれ入力され、トランジスタ２３，２４，２６及び２７のベースにはホールド信号１０５がそれぞれ入力される。
【００７１】
トランジスタ９のコレクタはトランジスタ１１のエミッタ、容量１６の一端及びトランジスタ１８のベースにそれぞれ接続され、トランジスタ１３のコレクタはトランジスタ１５のエミッタ、容量１７の一端及びトランジスタ１９のベースに接続される。
【００７２】
トランジスタ１８のエミッタは出力信号１０３ｇを出力すると共に定電流源２０の一端に接続され、トランジスタ１９のエミッタは出力信号１０３ｈを出力すると共に定電流源２１の一端に接続される。
【００７３】
最後に、抵抗６及び７の他端、トランジスタ１１，１５，１８，１９，２９ａ及び３２ａのコレクタは正電圧源”Ｖｃｃ”にそれぞれ接続され、定電流源５，１０，１４，２０，２１，３０ａ及び３３ａの他端は負電圧源”Ｖｅｅ”にそれぞれ接続され、容量１６及び１７の他端は接地される。
【００７４】
ここで、図２に示す実施例の動作を説明する。図４に示す従来例と同様の部分に関しては説明は省略する。サンプリング時にはサンプル信号１０２が”ハイレベル”、ホールド信号１０１が”ローレベル”になり、トランジスタ９，１３，２９ａ及び３２ａは”ＯＮ”、トランジスタ８，１２，２８ａ及び３１ａは”ＯＦＦ”になる。
【００７５】
同様に、サンプリング時には第２のサンプル信号１０４が”ハイレベル”、第２のホールド信号１０５が”ローレベル”になり、トランジスタ２２及び２５は”ＯＮ”、トランジスタ２３，２４，２６及び２７は”ＯＦＦ”になる。
【００７６】
このため、トランジスタ１及び２から構成さえる差動回路にトランジスタ２２及び２５がカスコード接続される形になり図３に示した差動増幅器５０と同様の動作をする。
【００７７】
また、トランジスタ１１及び１５には定電流源１０及び１４の出力電流がそれぞれ供給されてエミッタフォロワ回路として動作するので従来例と同様に出力信号１０３ｇ及び１０３ｈとしては入力信号１００ａ及び１００ｂの電圧が出力されることになる。
【００７８】
さらに、トランジスタ２９ａ及び３２ａが”ＯＮ”になるので定電流源３０ａ及び３３ａの出力電流は正電圧源”Ｖｃｃ”から直接流れ込みサンプル・ホールド回路の動作に一切関係しなくなる。
【００７９】
一方、ホールド時にはサンプル信号１０２が”ローレベル”、ホールド信号１０１が”ハイレベル”になり、トランジスタ９，１３，２９ａ及び３２ａは”ＯＦＦ”、トランジスタ８，１２，２８ａ及び３１ａは”ＯＮ”になる。
【００８０】
同様に、ホールド時には第２のサンプル信号１０４が”ローレベル”、第２のホールド信号１０５が”ハイレベル”になり、トランジスタ２２及び２５は”ＯＦＦ”、トランジスタ２３，２４，２６及び２７は”ＯＮ”になる。
【００８１】
このため、トランジスタ１，１２及び２８ａに流れるそれぞれのコレクタ電流の１／２がトランジスタ２３及び２４を介して抵抗６及び７に供給され、同様にトランジスタ２、８及び３１ａに流れるそれぞれのコレクタ電流の１／２がトランジスタ２７及び２６を介して抵抗６及び７に供給される。
【００８２】
すなわち、ホールド時に負荷抵抗である抵抗６及び７に流れる電流は入力信号１００ａ及び１００ｂに関わりなく常時定電流源５の出力電流の１／２となると共に定電流源１０，１４，３０ａ及び３３ａの出力電流の１／２が負荷抵抗に供給されることになる。
【００８３】
従って、抵抗６及び７における電圧降下分が図４に示す従来例と比較して定電流源１０，１４，３０ａ及び３３ａの出力電流の１／２がさらに増加し、結果として、トランジスタ１１及び１５のベース電圧が下がる。
【００８４】
したがって、トランジスタ１１及び１５はカットオフとなり、差動増幅器５０は出力段回路５２等と切り離されて、容量１６及び１７に充電された電圧が出力段回路５２を介して出力信号１０３ｇ及び１０３ｈとして出力される。
【００８５】
すなわち、サンプル時のエミッタフォロワ回路を構成するトランジスタ１１及び１５の動作電流に加えてホールド時には差動増幅器５０ａの出力電流の１／２とサンプリング・スイッチ回路５１及び補助スイッチ回路５３ａからの出力電流を併せて負荷抵抗に供給することにより、抵抗値の小さな負荷抵抗であってもトランジスタ１１及び１５を確実にカットオフさせることが可能になる。
【００８６】
言い換えれば、抵抗値の小さな負荷抵抗を用いた場合であっても差動増幅器５０ａにサンプリング・スイッチ回路５１及び補助スイッチ回路５３からカットオフのための電流を負荷抵抗に供給すれば、さらに動作電流の小さなトランジスタを用いることが可能になる。
【００８７】
また、電流を供給するトランジスタ８，１２，２８ａ及び３１ａが直接負荷抵抗に接続されず、カスコードトランジスタを間に挟むことになるので負荷抵抗に寄生する容量の値が小さくなり、図４に示す従来例よりもさらに広帯域になる。
【００８８】
この結果、ホールド時には負荷抵抗である抵抗６及び７には入力信号１００ａ及び１００ｂの状態に関わりなく定電流源５の出力電流の１／２が供給されると共にサンプリング・スイッチ回路５１及び補助スイッチ回路５３ａからカットオフのための電流をカスコードトランジスタを介して負荷抵抗に供給することにより、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。さらに、負荷抵抗に寄生する容量の値が小さくなり更なる広帯域化を図ることが可能になる。
【００８９】
なお、図２に示す実施例ではサンプリング・スイッチ回路５１を構成する８〜１０及び１２〜１４で構成される差動回路の出力電流を差動増幅器５０ａのカスコードトランジスタであるトランジスタ２２〜２４及び２５〜２７を介して負荷抵抗に供給しているが、図３に示す従来例のように負荷抵抗である抵抗６及び７に直接供給しても構わない。この場合には、図２に示すサンプル・ホールド回路と比較して帯域が低下するが、図４に示す従来例よりは広帯域になる。
【００９０】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１及び請求項２の発明によれば、ホールド時に補助スイッチ回路からカットオフのための電流を負荷抵抗に供給することにより、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。
【００９１】
また、請求項３及び請求項４の発明によれば、ホールド時には負荷抵抗は入力信号の状態に関わりなく定電流源の出力電流の１／２が供給されると共に補助スイッチ回路からカットオフのための電流をカスコードトランジスタを介して負荷抵抗に供給することにより、広帯域設計と高精度設計を容易に両立でき、広帯域、高精度であり、設計が容易になる。さらに、負荷抵抗に寄生する容量の値が小さくなり更なる広帯域化を図ることが可能になる。
【００９２】
また、請求項５の発明によれば、ホールド時にサンプリング・スイッチ回路からカットオフのための電流をカスコードトランジスタを介して負荷抵抗に供給することにより、負荷抵抗に寄生する容量の値が更に小さくなり広帯域化を図ることが可能になる。
【図面の簡単な説明】
【図１】本発明に係るサンプル・ホールド回路の一実施例を示す構成回路図である。
【図２】本発明に係るサンプル・ホールド回路の他の実施例を示す構成回路図である
【図３】従来のサンプリング・ホールド回路の一例を示す回路図である。
【図４】従来のサンプル・ホールド回路の他の一例を示す回路図である。
【符号の説明】
１，２，８，９，１１，１２，１３，１５，１８，１９，２２，２３，２４，２５，２６，２７，２８，２８ａ，２９，２９ａ，３１，３１ａ，３２，３２ａ，３４，３５ トランジスタ
３，４，６，７ 抵抗
５，１０，１４，２０，２１，３０，３０ａ，３３，３３ａ 定電流源
１６，１７ 容量
５０，５０ａ 差動増幅器
５１ サンプリング・スイッチ回路
５２ 出力段回路
５３，５３ａ 補助スイッチ回路
１００ａ，１００ｂ 入力信号
１０１，１０５ ホールド信号
１０２，１０４ サンプル信号
１０３ａ，１０３ｂ，１０３ｃ，１０３ｄ，１０３ｅ，１０３ｆ，１０３ｇ，１０３ｈ 出力信号
１０６ バイアス信号
Claims (5)
- エミッタフォロワ回路をサンプリング・スイッチ回路として用いるサンプル・ホールド回路において、
入力信号が入力される差動増幅器と、
この差動増幅器の出力を容量へ印加し、若しくは、容量との接続を遮断するサンプリング・スイッチ回路と、
前記容量の電圧を出力信号として出力する出力段回路と、
ホールド時に前記差動増幅器の負荷抵抗に対して前記サンプリング・スイッチ回路の動作電流に電流を加算して供給する補助スイッチ回路と
を備えたことを特徴とするサンプル・ホールド回路。 - 前記補助スイッチ回路が、
差動回路と、
ホールド時の前記サンプリング・スイッチ回路の動作電流に前記差動回路の出力電流を加算して前記負荷抵抗に供給するカスコードトランジスタとから構成されることを特徴とする
請求項１記載のサンプル・ホールド回路。 - エミッタフォロワ回路をサンプリング・スイッチ回路として用いるサンプル・ホールド回路において、
ホールド時に入力信号の状態に関わりなく定電流源の出力電流の１／２を負荷抵抗に供給するカスコードトランジスタを差動回路に接続した差動増幅器と、
この差動増幅器の出力を容量へ印加し、若しくは、容量との接続を遮断するサンプリング・スイッチ回路と、
前記容量の電圧を出力信号として出力する出力段回路と、
ホールド時に前記カスコードトランジスタを介して前記負荷抵抗に電流を供給する補助スイッチ回路と
を備えたことを特徴とするサンプル・ホールド回路。 - 前記補助スイッチ回路が、
ホールド時に出力電流を前記カスコードトランジスタを介して前記負荷抵抗に供給する差動回路から構成されることを特徴とする
請求項３記載のサンプル・ホールド回路。 - ホールド時の前記サンプリング・スイッチ回路の動作電流を前記カスコードトランジスタを介して前記負荷抵抗に供給することを特徴とする
請求項３記載のサンプル・ホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05368799A JP3775093B2 (ja) | 1999-03-02 | 1999-03-02 | サンプル・ホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05368799A JP3775093B2 (ja) | 1999-03-02 | 1999-03-02 | サンプル・ホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000251491A JP2000251491A (ja) | 2000-09-14 |
| JP3775093B2 true JP3775093B2 (ja) | 2006-05-17 |
Family
ID=12949736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05368799A Expired - Fee Related JP3775093B2 (ja) | 1999-03-02 | 1999-03-02 | サンプル・ホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3775093B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2861209B1 (fr) * | 2003-10-17 | 2006-01-21 | Atmel Grenoble Sa | Echantillonneur-bloqueur differentiel, notamment pour convertisseur analogique numerique |
| KR101145368B1 (ko) | 2010-08-10 | 2012-05-15 | 동국대학교 산학협력단 | 완전 차동 구조 소오스 팔로워 |
-
1999
- 1999-03-02 JP JP05368799A patent/JP3775093B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000251491A (ja) | 2000-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410274A (en) | Single-ended and differential amplifiers with high feedback input impedance and low distortion | |
| US7782096B2 (en) | Track-and-hold circuit with low distortion | |
| US5936468A (en) | Operational amplifier having two differential amplifiers | |
| TWI298830B (en) | Bandgap reference circuit | |
| US5341037A (en) | Sample hold circuit, buffer circuit and sample hold apparatus using these circuits | |
| EP0484129B1 (en) | Sample-and-hold circuit | |
| JP3775093B2 (ja) | サンプル・ホールド回路 | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| KR860000906B1 (ko) | 샘플회로 | |
| US6958650B1 (en) | Push-pull buffer/amplifier | |
| JP4272335B2 (ja) | 半導体集積回路 | |
| JP2514964B2 (ja) | サンプル・ホ−ルド回路 | |
| KR930007795B1 (ko) | 저전압동작형 증폭회로 | |
| JP2000091857A (ja) | オペアンプ及びそれを用いたボルテージフォロワ回路 | |
| JP3414454B2 (ja) | アンプのバイアス回路 | |
| JPH0613821A (ja) | 差動回路 | |
| JP2783301B2 (ja) | アクティブ・フィルタ回路 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPH0445199Y2 (ja) | ||
| JP3826463B2 (ja) | サンプルホールド回路 | |
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JPH06326526A (ja) | トランジスタの制御電流補償用回路装置 | |
| JPS6133710Y2 (ja) | ||
| JP3309878B2 (ja) | アンプ | |
| JP2782350B2 (ja) | 低歪電流源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |