CN101146069A - 可适用于低工作电压的差动信号驱动电路 - Google Patents
可适用于低工作电压的差动信号驱动电路 Download PDFInfo
- Publication number
- CN101146069A CN101146069A CN 200610153618 CN200610153618A CN101146069A CN 101146069 A CN101146069 A CN 101146069A CN 200610153618 CN200610153618 CN 200610153618 CN 200610153618 A CN200610153618 A CN 200610153618A CN 101146069 A CN101146069 A CN 101146069A
- Authority
- CN
- China
- Prior art keywords
- coupled
- transistor
- drive circuit
- current source
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
- Electronic Switches (AREA)
Abstract
RSDS/LVDS驱动电路包含第一可切换电流模块、第二可切换电流模块、第一可切换电流源、第二可切换电流源、第三可切换电流源、第四可切换电流源以及终端阻抗电路。第一可切换电流源及第二可切换电流源耦接于第二可切换电流模块的输出端。第三可切换电流源及第四可切换电流源耦接于第一可切换电流模块的输出端。终端阻抗电路具有一第一端耦接于第一可切换电流源及第三可切换电流源，以及一第二端耦接于第二可切换电流源及第四可切换电流源。
Description
技术领域
本发明提供一种RSDS/LVDS驱动电路，尤其指一种可适用于低工作电压的RSDS/LVDS驱动电路。
背景技术
近年来由于处理器运算速度越来越快，单位时间处理的数据量也日益增多，因此在计算机外围设备数据的传输，以及各种集成电路产品应用，这些都必须靠一个能大量传送和接收数据量的接口电路来完成。在各种传送电路中，电流模式差动信号传送电路的使用率日趋频繁，其比较输入信号的电压或电流差异而输出电流。其中像是低电压差动信号(Low VoltageDifferential Signaling，LVDS)传送电路、小型低电压差动信号(MiniLowVoltage Differential Signal，Mini-LVDS)传送电路或低摆幅差动信号(Reduced Swing Differential Signal，RSDS)即为此类电流模式差动信号传送电路。在现今的产业中，这类电路通常被使用在图像数据的传送上。
低摆幅差动信号(RSDS)是一种应用于数据传输系统中的低耗电技术。正因其具有低耗电、低电磁幅射、高信号/噪声比、及高数据传输速率等特性，使得低摆幅差动信号被广泛地应用于数据传输的系统中。目前差动信号系统中的差动信号的摆动幅度(或是波峰至波谷的幅度)随系统种类的不同而有所差异，但通常都小于600毫伏(mV)。
低电压差动信号(LVDS)为一种常被用于数据传输系统中的技术，其电压峰对峰值(Peak-to-peak Voltage)通常介于250毫伏到450毫伏之间。低电压差动信号于高速传输时仍具有低耗电的特性，其传输速率通常可达100Mbps(Mega-bits per second)以上，甚至到达2Gbps。除此之外，低电压差动信号尚具有较高的抗噪声能力、低噪声、可用于低电压电源供电的环境、强健的传输信号能力以及易于集成到系统芯片中等优点，使其成为目前最受欢迎的差动信号传送接口。
请参考图1。图1为先前技术一RSDS/LVDS驱动电路10的示意图。RSDS/LVDS驱动电路10包含六个晶体管Q1、Q2、Q3、Q4、Q5及Q6，以及两电阻R1、R2。其中晶体管Q1-Q4用来作为开关元件，提供不同电流路径的切换；两晶体管Q5、Q6，作为RSDS/LVDS驱动电路10的电流源，用来提供驱动正向以及负向的电流。RSDS/LVDS驱动电路10接收一第一输入信号Vin1及一第二输入信号Vin2，并输出一第一输出信号Vout1及一第二输出信号Vout2。第一输入信号Vin1及第二输入信号Vin2为差动输入信号，第一输出信号Vout1及第二输出信号Vout2则为其相对应的差动输出信号。其中，晶体管Q1、Q2为p型金属氧化物半晶体管，晶体管Q3、Q4为n型金属氧化物半晶体管，晶体管Q2与晶体管Q4形成一互补金属氧化物半晶体管对，晶体管Q2的栅极122与晶体管Q4的栅极142用来接收第二输入信号Vin2，晶体管Q2的漏极124耦接于晶体管Q4的漏极144(节点B)，用来输出第一输出信号Vout1。同样地，晶体管Q1与晶体管Q3则形成另一互补金属氧化物半晶体管对，晶体管Q1的栅极112与晶体管Q3的栅极132用来接收第一输入信号Vin1，晶体管Q1的漏极114耦接于晶体管Q3的漏极134(节点A)，用来输出第二输出信号Vout2。电阻R1、R2耦接于节点A与节点B之间，用来匹配因传输线效应所形成的等效输出阻抗。另外，晶体管Q5由一偏置电压VBIAS所控制，晶体管Q6则是由一共模反馈电压控制，用来决定其提供电阻R1、R2负载电流的大小，其提供的电流为ID。晶体管Q5的一源极156耦接于一第二供电电压VDD，晶体管Q6的一源极166则耦接于一第一供电电压VSS(即接地点)。
请继续参考图1。RSDS/LVDS驱动电路10的运作模式可描述如下，当第一输入信号Vin1为高电平且第二输入信号Vin2为低电平时，晶体管Q2、Q3会切换至导通的状态，且晶体管Q1、Q4会切换至关断的状态。因此晶体管Q5所提供的电流ID便流经晶体管Q2而自节点B输出，随后电流ID流过电阻R2、R1，再经由节点A流回至晶体管Q3，之后电流ID再流经晶体管Q6，最后流至第二供电电压端VSS(接地点)。如此一来，使得节点B的电压会高于节点A的电压，等效上可建立高电平的第一输出信号Vout1及低电平的第二输出信号Vout2。相反地，当第一输入信号Vin1为低电平且第二输入信号Vin2为高电平时，晶体管Q1、Q4会切换至导通的状态，且晶体管Q2、Q3会切换至关断的状态。因此晶体管Q5所提供的电流ID便流经晶体管Q1而自节点A输出，随后电流ID流过电阻R1、R2，再经由节点B流回至晶体管Q4，之后电流ID再流经晶体管Q6，最后流至第二供电电压端VSS(接地点)。如此一来，使得节点A的电压会高于节点B的电压，等效上可建立低电平的第一输出信号Vout1及高电平的第二输出信号Vout2。由上可知，第一输出信号Vout1及第二输出信号Vout2间的电压差取决于电阻R1、R2的阻值与电流ID的大小，当第一输入信号Vin1为高电平且第二输入信号Vin2为低电平时，RSDS/LVDS驱动电路10的输出信号为Vout1减去Vout2，其会等于流经电阻R1、R2的电流ID乘以电阻R1、R2的电阻值，亦即Vout1-Vout2＝ID×(R1+R2)，且此时的输出信号对应于该差动信号的逻辑”1”。而当第一输入信号Vin1为低电平且第二输入信号Vin2为高电平时，RSDS/LVDS驱动电路10的输出信号为Vout1减去Vout2，其会等于流经电阻R1、R2的电流ID乘以电阻R1、R2的电阻值，亦即Vout1-Vout2＝(-ID)×(R1+R2)，且此时的输出信号对应于该差动信号的逻辑”0”。
请参考图2。图2为先前技术另一RSDS/LVDS驱动电路20的示意图。RSDS/LVDS驱动电路20包含一可切换电流模块22、一第一可切换电流源23、一第二可切换电流源24、两晶体管Q3、Q4、一终端阻抗电路(TerminationCircuit)28以及一电流源29。其中晶体管Q3、Q4用来作为开关元件，提供不同电流路径的切换；电流源29用来提供电流大小为ID的电流。RSDS/LVDS驱动电路20接收第一输入信号Vin1及第二输入信号Vin2，并输出第一输出信号Vout1及第二输出信号Vout2。第一输入信号Vin1及第二输入信号Vin2为差动输入信号，第一输出信号Vout1及第二输出信号Vout2则为期相对应的差动输出信号。本实施例中，晶体管Q3、Q4为n型金属氧化物半晶体管，晶体管Q4的栅极142用来接收第二输入信号Vin2，第二可切换电流源24的一输出端246耦接于晶体管Q4的漏极144(节点B)，用来输出第一输出信号Vout1。晶体管Q3的栅极132用来接收第一输入信号Vin1，第一可切换电流源23的一输出端236耦接于晶体管Q3的漏极134(节点A)，用来输出第二输出信号Vout2。终端阻抗电路28耦接于节点A与节点B之间，用来匹配因传输线效应所形成的等效输出阻抗。可切换电流模块22具有一第一输入端222用来接收第一输入信号Vin1，一第二输入端224用来接收第二输入信号Vin2，一第一输出端226耦接于第一可切换电流源23的一第一输入端232，以及一第二输出端228耦接于第二可切换电流源24的一第一输入端242。第一可切换电流源23具有一第二输入端234耦接于第二供电电压VDD，第二可切换电流源24具有一第二输入端244耦接于第二供电电压VDD；电流源29的输入端292耦接于晶体管Q3的源极136与晶体管Q4的源极146，电流源29的输出端294耦接于第一供电电压VSS。
请继续参考图2。RSDS/LVDS驱动电路20的运作情形可描述如下。可切换电流模块22能提供第一可切换电流源23及第二可切换电流源24来切换不同路径之用。当第一输入信号Vin1为高电平且第二输入信号Vin2为低电平时，第二可切换电流源24及晶体管Q3会切换至导通的状态，且第一可切换电流源23及晶体管Q4会切换至关断的状态。电流ID便流经第二可切换电流源24而自节点B输出，随后电流ID流过终端阻抗电路28，再经由节点A流回至晶体管Q3，之后电流ID再流经电流源29，最后流至地，如此形成一回路。如此一来，使得节点B的电压会高于节点A的电压，等效上可建立高电平的第一输出信号Vout1及低电平的第二输出信号Vout2。相反地，当第一输入信号Vin1为低电平且第二输入信号Vin2为高电平时，第一可切换电流源23及晶体管Q4会切换至导通的状态，且第二可切换电流源24及晶体管Q3会切换至关断的状态。电流ID便流经第一可切换电流源23而自节点A输出，随后电流ID流过终端阻抗电路28，再经由节点B流回至晶体管Q4，之后电流ID再流经电流源29，最后流至地，如此形成一回路。由上可知，第一输出信号Vout1及第二输出信号Vout2间的电压差取决于终端阻抗电路28的阻值(假设为R)与电流ID的大小，当第一输入信号Vin1为高电平且第二输入信号Vin2为低电平时，RSDS/LVDS驱动电路10的输出信号为Vout1减去Vout2，其会等于流经终端阻抗电路28的电流ID乘以终端阻抗电路28的电阻值R，亦即Vout1-Vout2＝ID×R，且此时的输出信号对应于该差动信号的逻辑”1”。而当第一输入信号Vin1为低电平且第二输入信号Vin2为高电平时，RSDS/LVDS驱动电路10的输出信号为Vout1减去Vout2，其会等于流经终端阻抗电路28的电流ID乘以终端阻抗电路28的电阻值R，亦即Vout1-Vout2＝(-ID) ×R，且此时的输出信号对应于该差动信号的逻辑”0”。
请参考图1与图2。于图1中，RSDS/LVDS驱动电路10总共包含四级晶体管串接，晶体管Q5为第一级，晶体管Q1、Q2为第二级，晶体管Q3、Q4为第三级，晶体管Q6为第四级。RSDS/LVDS驱动电路10虽然可有效率地工作于2.5V或3.3V的工作电压下，但在较低电压时(例1.8V)则不易设计，且在电路面积的使用上没有效率。于图2中，RSDS/LVDS驱动电路20总共包含三级晶体管串接，第一可切换电流源23、第二可切换电流源24为第一级，晶体管Q3、Q4为第二级，电流源29为第三级。RSDS/LVDS驱动电路20虽然可适用于较低的工作电压，以及节省相当的面积，但使用于更低的电压时仍受到限制。
目前关于LVDS驱动电路的应用，已公开于序号为6,590,422号的美国专利、序号为6,927,608的美国专利等专利中。于美国专利案号第6,590,422号专利中(如图1所示)，其做法是提供一传统的LVDS驱动电路，总共包含四级晶体管串接，通过不同的晶体管的导通与否，提供不同电流路径的切换。于序号为6,927,608的美国专利中(如图2所示)，其做法是利用一单侧的可切换电流结构，可以减少一级晶体管串接，使得LVDS驱动电路可适用于较低的工作电压，也可节省电路面积。
由于LVDS驱动电路在高速传输时仍具有低耗电的特性，目前已广泛应用于各种电子产品中。于先前技术中，RSDS/LVDS驱动电路10虽可有效地工作于2.5V或3.3V的工作电压下，但在较低电压时(例1.8V)则不易设计。而RSDS/LVDS驱动电路20虽可经由单一侧的可切换电流结构的使用，使其可工作于较低的工作电压，但于更低的工作电压时仍会受到限制。
发明内容
本发明的目的在于提供一种可适用于低工作电压的RSDS/LVDS驱动电路，以解决公知技术中的问题。
根据本发明，公开一种可适用于低工作电压的RSDS/LVDS驱动电路。该RSDS/LVDS驱动电路包含一第一可切换电流模块、一第二可切换电流模块、一第一可切换电流源、一第二可切换电流源、一第三可切换电流源、一第四可切换电流源以及一终端阻抗电路。该第一可切换电流模块用以提供一第一电流，该第二可切换电流模块用以提供一第二电流。该第一可切换电流源具有一输入端，耦接于该第二可切换电流模块的第一输出端。该第二可切换电流源具有一输入端，耦接于该第二可切换电流模块的第二输出端。该第三可切换电流源具有一输入端，耦接于该第一可切换电流模块的第一输出端。该第四可切换电流源具有一输入端，耦接于该第一可切换电流模块的第二输出端。该终端阻抗电路具有一第一端耦接于该第一可切换电流源及该第三可切换电流源，以及一第二端耦接于该第二可切换电流源及该第四可切换电流源。其中，该RSDS/LVDS驱动电路为一低摆幅差动信号驱动电路、一低电压差动信号驱动电路或一小型低电压差动信号驱动电路。
附图说明
图1为先前技术一—DS/LVDS驱动电路的示意图。
图2为先前技术另一DS/LVDS驱动电路的示意图。
图3为本发明一DS/LVDS驱动电路的示意图。
图4为图3中的RSDS/LVDS驱动电路的元件的示意图。
图5为本发明另一DS/LVDS驱动电路的示意图。
图6为图5中的RSDS/LVDS驱动电路的元件的示意图。
图7为本发明实施例的一系统的示意图。
图8为本发明实施例的另一系统的示意图。
主要元件符号说明
10、20、30、50 RSDS/LVDS驱动电路
Q1、Q2、Q3、Q4、Q5、Q6、44、64 晶体管
R1、R2、R3、R4、R5 电阻
A、B 节点
VSS 第一供电电压 VDD 第二供电电压
Vin1 第一输入信号 Vin2 第二输入信号
Vout1 第一输出信号 Vout2 第二输出信号
VBIAS 偏置电压 VCMFB 共模反馈电压
ID 电流
112、122、132、142 栅极
114、124、134、144 漏极
166、136、146 源极
22 可切换电流模块
31 第一可切换电流模块
32 共模反馈及可切换电流模块
52 第二可切换电流模块
23、33 第一可切换电流源
24、34 第二可切换电流源
35 第三可切换电流源
36 第四可切换电流源
28、38 终端阻抗电路 29、42、62 电流源
222、232、242、312、322、332、
342、352、362、522、482 第一输入端
224、 234、 244、 314、 324、 334、
344、354、364、524、484 第二输入端
226、316、326、526 第一输出端
228、318、328、528 第二输出端
292、462、662 输入端
236、246、294、336、346、356、
366、464、486、664 输出端
442、412、432、452、472、642 控制端
446、382、416、436、456、476、646第一端
444、384、414、434、454、474、644第二端
Sc1 第一偏置电压 Sc2 第二偏置电压
44、64 电流镜
46、66 缓冲器 48 放大器
T1 第一晶体管 T2 第二晶体管
T3 第三晶体管 T4 第四晶体管
SW1 第一开关 SW2 第二开关
SW3 第三开关 SW4 第四开关
SW5 第五开关 SW6 第六开关
SW7 第七开关 SW8 第八开关
IR 参考电流 VREF参考电压
70、80 应用系统
72、82 LVDS/RSDS驱动器
74 传输线 76、86 接收放大器
83-85 接收器
具体实施方式
请参考图3。图3为本发明一RSDS/LVDS驱动电路30的示意图。RSDS/LVDS驱动电路30包含一第一可切换电流模块31、一共模反馈及可切换电流模块32、一第一可切换电流源33、一第二可切换电流源34、一第三可切换电流源35、一第四可切换电流源36以及一终端阻抗电路38。RSDS/LVDS驱动电路30接收第一输入信号Vin1及第二输入信号Vin2，并输出第一输出信号Vout1及第二输出信号Vout2。第一输入信号Vin1及第二输入信号Vin2为差动输入信号，第一输出信号Vout1及第二输出信号Vout2则为其相对应的差动输出信号。第一可切换电流模块31具有一第一输入端312用来接收第一输入信号Vin1，一第二输入端314用来接收第二输入信号Vin2，一第一输出端316耦接于第四可切换电流源36的一第一输入端362，以及一第二输出端318耦接于第三可切换电流源35的一第一输入端352。共模反馈及可切换电流模块32具有一第一输入端322用来接收第一输入信号Vin1，一第二输入端324用来接收第二输入信号Vin2，一第一输出端326耦接于第二可切换电流源34的一第一输入端342，以及一第二输出端328耦接于第一可切换电流源33的一第一输入端332。第一可切换电流源33具有一第二输入端334耦接于第二供电电压VDD，第二可切换电流源34具有一第二输入端344耦接于第二供电电压VDD，第三可切换电流源35具有一第二输入端354耦接于第一供电电压VSS，第四可切换电流源36具有一第二输入端364耦接于第一供电电压VSS。第一可切换电流源33的一输出端336耦接于第三可切换电流源35的一输出端356(节点A)，用来输出第二输出信号Vout2，第二可切换电流源34的一输出端346耦接于第四可切换电流源36的一输出端366(节点B)，用来输出第一输出信号Vout1。终端阻抗电路38耦接于节点A与节点B之间，用来匹配因传输线效应所形成的等效输出阻抗。
请参考图4。图4为图3中的RSDS/LVDS驱动电路30的元件的示意图。第一可切换电流模块31包含一电流源42、一电流镜44、一缓冲器46、一第五开关SW5以及一第六开关SW6。电流源42用来提供一参考电流IR。电流镜44为一晶体管，其包含一控制端442耦接于电流源42与缓冲器46的输入端462，一第一端446耦接于电流源42，以及一第二端444耦接于该第一供电电压VSS。缓冲器46的输入端462耦接于电流源42及电流镜44，一输出端464用来输出一第一偏置电压Sc1。第五开关SW5具有一第一端耦接于缓冲器46的输出端464，一第二端，耦接于第三可切换电流源35，以及一控制端，用来接收第一输入信号Vin1，第五开关SW5由第一输入信号Vin1控制其导通或关断。第六开关SW6具有一第一端耦接于缓冲器46的输出端464，一第二端，耦接于第四可切换电流源36，以及一控制端，用来接收第二输入信号Vin2，第六开关SW6由第二输入信号Vin2控制其导通或关断。第一输入信号Vin1用来控制第五开关SW5，当第一输入信号Vin1为高电平(High)时，第五开关SW5导通，可使得第三可切换电流源35的输入点432的值等于第一偏置电压SC1；第二输入信号Vin2用来控制第六开关SW6，当第二输入信号Vin2为高电平(High)时，第六开关SW6导通，可使得第四可切换电流源36的输入点472的值等于第一偏置电压SC1。共模反馈及可切换电流模块32包含一放大器48、一第七开关SW7以及一第八开关SW8。放大器48具有一第一输入端482用来接收一参考电压VREF，及一第二输入端484，耦接于终端阻抗电路38，及一输出端486，用来输出一第二偏置电压Sc2。第七开关SW7具有一第一端耦接于放大器48的输出端486，一第二端，耦接于第二可切换电流源34，以及一控制端，用来接收第一输入信号Vin，第七开关SW7由第一输入信号Vin1控制其导通或关断。第八开关SW8具有一第一端耦接于放大器48的输出端486，一第二端，耦接于第一可切换电流源33，以及一控制端，用来接收第二输入信号Vin2，第八开关SW8由第二输入信号Vin2控制其导通或关断。其中，共模反馈及可切换电流模块32还包含一参考电压产生器(未标示于图4)，耦接于放大器48的第一输入端482，用来产生参考电压VREF。第一输入信号Vin1用来控制第七开关SW7，当第一输入信号Vin1为高电平(High)时，第七开关SW7导通，可使得第二可切换电流源34的输入点452的值等于第二偏置电压SC2；第二输入信号Vin2用来控制第八开关SW8，当第二输入信号Vin2为高电平(High)时，第八开关SW8导通，可使得第一可切换电流源33的输入点412的值等于第二偏置电压SC2。
请继续参考图4。第一可切换电流源33包含一第一晶体管T1以及一第一开关SW1。第一晶体管T1具有一控制端412，耦接于第一开关SW1与第八开关SW8，一第一端416，耦接于第二供电电压VDD，一第二端414，耦接于终端阻抗电路38的第一端382。第二可切换电流源34包含一第二晶体管T2以及一第二开关SW2。第二晶体管T2具有一控制端452，耦接于第二开关SW2与第七开关SW7，一第一端456，耦接于第二供电电压VDD，一第二端454，耦接于终端阻抗电路38的第二端384。第三可切换电流源35包含一第三晶体管T3以及一第三开关SW3。第三晶体管T3具有一控制端432，耦接于第三开关SW3与第五开关SW5，一第一端436，耦接于第一供电电压VSS，一第二端434，耦接于终端阻抗电路38的第一端382。第四可切换电流源36包含一第四晶体管T4以及一第四开关SW4。第四晶体管T4具有一控制端472，耦接于第四开关SW4与第六开关SW6，一第一端476，耦接于第一供电电压VSS，一第二端474，耦接于终端阻抗电路38的第二端384。终端阻抗电路38包含两电阻R1、R2，其中两电阻R1、R2的中间提供共模的反馈给共模反馈及可切换电流模块32。
请参考图3与图4。RSDS/LVDS驱动电路30的运作情形可描述如下。第一可切换电流模块31能提供参考电流IR至其输出端，由第五开关SW5及第六开关SW6来切换不同路径至第三可切换电流源35或第四可切换电流源36。共模反馈及可切换电流模块32作为共模反馈的比较的用，而第七开关SW7及第八开关SW8则配合第一输入信号Vin1及第二输入信号Vin2的改变而做不同路径的导通切换。当第一输入信号Vin1为高电平且第二输入信号Vin2为低电平时，此时第五开关SW5会切换至导通的状态，且第六开关SW6会切换至关断的状态。可流参考电流IR的VGS电压会将第三晶体管T3打开，此时第四晶体管T4则会因为第四开关SW4拉至地而关断。另外在正向电流的路径方面，第七开关SW7会切换至导通的状态，且第八开关SW8会切换至关断的状态，且第二晶体管T2因第二开关SW2不下拉至地而导通，而第一晶体管T1则因为第一开关SW1拉至地而关断。由此经由第二晶体管T2再经过电阻R2、R1，而信号回传至放大器48便形成反馈的回路。故整个系统从第二供电电压VDD开始，电流经由第二晶体管T2接着电阻R2、R1，然后经由第三晶体管T3流至地，形成一回路。如此一来，使得节点B的电压会高于节点A的电压，等效上可建立高电平的第一输出信号Vout1及低电平的第二输出信号Vout2(正差动电压幅度)。相反地，当第一输入信号Vin1为低电平且第二输入信号Vin2为高电平时，此时第五开关SW5会切换至关断的状态，且第六开关SW6会切换至导通的状态。可流参考电流IR的VGS电压会将第四晶体管T4打开，此时第三晶体管T3则会因为第三开关SW3拉至地而关断。另外在正向电流的路径方面，第七开关SW7会切换至关断的状态，且第八开关SW8会切换至导通的状态，且第一晶体管T1因第一开关SW1不上拉而导通，而第四晶体管T4则因为第四开关SW4上拉而关断。由此经由第一晶体管T1再经过电阻R1、R2，而信号回传至放大器48便形成反馈的回路。故整个系统从第二供电电压VDD开始，电流经由第一晶体管T1接着电阻R1、R2，然后经由第四晶体管T4流至地，形成一回路。如此一来，使得节点A的电压会高于节点B的电压，等效上可建立低电平的第一输出信号Vout1及高电平的第二输出信号Vout2(负差动电压幅度)。
请参考图5。图5为本发明另一RSDS/LVDS驱动电路50的示意图。RSDS/LVDS驱动电路50包含一第一可切换电流模块31、一第二可切换电流模块52、一第一可切换电流源33、一第二可切换电流源34、一第三可切换电流源35、一第四可切换电流源36以及一终端阻抗电路38。RSDS/LVDS驱动电路50与图3中的RSDS/LVDS驱动电路30类似，不同的处在于，由第二可切换电流模块52来替换图3中的共模反馈及可切换电流模块32。第二可切换电流模块52具有一第一输入端522用来接收第一输入信号Vin1，一第二输入端524用来接收第二输入信号Vin2，一第一输出端526耦接于第二可切换电流源34的一第一输入端342，以及一第二输出端528耦接于第一可切换电流源3 3的一第一输入端332。其他第一可切换电流模块31、第一可切换电流源33、第二可切换电流源34、第三可切换电流源35、第四可切换电流源36以及终端阻抗电路38等元件的耦接方式，与图3的耦接方式相同。
请参考图6。图6为图5中的RSDS/LVDS驱动电路50的元件的示意图。图6与图4中的各元件类似，不同的处在于，由第二可切换电流模块52来替换图4中的共模反馈及可切换电流模块32。第二可切换电流模块52包含一电流源62、一电流镜64、一缓冲器66、一第七开关SW7以及一第八开关SW8。电流源62用来提供一参考电流IR。电流镜64为一晶体管，其包含一控制端642耦接于电流源62与缓冲器66的输入端662，一第一端646耦接于电流源62，以及一第二端644耦接于该第二供电电压VDD。缓冲器66的输入端662耦接于电流源62及电流镜64，一输出端664用来输出一第二偏置电压Sc2。第七开关SW7具有一第一端耦接于缓冲器66的输出端664，一第二端，耦接于第二可切换电流源34，及一控制端，用来接收第一输入信号Vin1，第七开关SW7由第一输入信号Vin1控制其导通或关断。第八开关SW8具有一第一端耦接于缓冲器66的输出端664，一第二端，耦接于第一可切换电流源33，及一控制端，用来接收第二输入信号Vin2，第八开关SW8由第二输入信号Vin2控制其导通或关断。第一输入信号Vin1用来控制第七开关SW7，当第一输入信号Vin1为高电平(High)时，第七开关SW7导通，可使得第二可切换电流源34的输入点452的值等于第二偏置电压SC2，由第一输入信号Vin1来控制并决定第二可切换电流源34的导通与关断；第二输入信号Vin2用来控制第八开关SW8，当第二输入信号Vin2为高电平(High)时，第八开关SW8导通，可使得第一可切换电流源33的输入点412的值等于第二偏置电压SC2，由第二输入信号Vin2来控制并决定第一可切换电流源33的导通与关断。其他元件的耦接方式与图4的耦接方式相同。
请参考图5与图6。RSDS/LVDS驱动电路50的运作情形可描述如下。第一可切换电流模块31能提供参考电流IR至其输出端，经由第五开关SW5及第六开关SW6来切换不同路径至第三可切换电流源35或第四可切换电流源36。第二可切换电流模块52亦能提供参考电流IR至其输出端，经由第七开关SW7及第八开关SW8来切换不同路径之用。当第一输入信号Vin1为高电平且第二输入信号Vin2为低电平时，此时第五开关SW5会切换至导通的状态，且第六开关SW6会切换至关断的状态。可流参考电流IR的VGS电压会将第三晶体管T3打开，此时第四晶体管T4则会因为第四开关SW4拉至地而关断。另外在正向电流的路径方面，当第一输入信号Vin1为高电平且第二输入信号Vin2为低电平时，此时第七开关SW7会切换至导通的状态，且第八开关SW8会切换至关断的状态。可流参考电流IR的VGS电压会将第二晶体管T2导通，此时第一晶体管T1则会因为第一开关SW1拉至第二供电电压VDD而关断。故整个系统从第二供电电压VDD开始，电流经由第二晶体管T2接着电阻R2、R1，然后经由第三晶体管T3流至地，形成一回路。如此一来，使得节点B的电压会高于节点A的电压，等效上可建立高电平的第一输出信号Vout1及低电平的第二输出信号Vout2(正差动电压幅度)。相反地，当第一输入信号Vin1为低电平且第二输入信号Vin2为高电平时，此时第五开关SW5会切换至关断的状态，且第六开关SW6会切换至导通的状态。可流参考电流IR的VGS电压会将第四晶体管T4打开，此时第三晶体管T3则会因为第三开关SW3拉至地而关断。另外在正向电流的路径方面，当第一输入信号Vin1为低电平且第二输入信号Vin2为高电平时，此时第七开关SW7会切换至关断的状态，且第八开关SW8会切换至导通的状态。可流参考电流IR的VGS电压会将第一晶体管T1打开，此时第二晶体管T2则会因为第二开关SW2拉至第二供电电压VDD而关断。故整个系统从第二供电电压VDD开始，电流经由第一晶体管T1接着电阻R1、R2，然后经由第四晶体管T4流至地，形成一回路。如此一来，使得节点A的电压会高于节点B的电压，等效上可建立低电平的第一输出信号Vout1及高电平的第二输出信号Vout2(负差动电压幅度)。
请参考图7。图7为本发明实施例的一应用系统70的示意图。应用系统70包含一LVDS/RSDS驱动器72、一负载电阻R3、一传输线74、一输入电阻R4以及一接收放大器76。LVDS/RSDS驱动器72为如图3与图5所提到的RSDS/LVDS驱动电路30或RSDS/LVDS驱动电路50，接收第一输入信号Vin1及第二输入信号Vin2，并输出第一输出信号Vout1及第二输出信号Vout2。第一输入信号Vin1及第二输入信号Vin2为差动输入信号，第一输出信号Vout1及第二输出信号Vout2则为其相对应的差动输出信号。负载电阻R3耦接于LVDS/RSDS驱动器72两输出端之间，输入电阻R4则耦接于接收放大器76的两输入端之间。第一输出信号Vout1及第二输出信号Vout2经过传输线74的传输，之后再由接收放大器76所接收。其中，第一输出信号Vout1及第二输出信号Vout2为单一对的LVDS/RSDS差动信号，应用系统70为一点对点(Point-to-Point)结构。
请参考图8。图8为本发明实施例的另一应用系统80的示意图。应用系统80包含一LVDS/RSDS驱动器72、多个接收器83-86以及一输入电阻R5。LVDS/RSDS驱动器82为如图3与图5所提到的RSDS/LVDS驱动电路30或RSDS/LVDS驱动电路50，接收第一输入信号Vin1及第二输入信号Vin2，并输出第一输出信号Vout1及第二输出信号Vout2。第一输入信号Vin1及第二输入信号Vin2为差动输入信号，第一输出信号Vout1及第二输出信号Vout2则为其相对应的差动输出信号。输入电阻R4则耦接于最末端的接收器86的两输入端之间。应用系统80为一多点传输(Multi-drop)的结构。
以上所述的实施例仅用来说明本发明，并不局限本发明的范畴。文中所提到的共模反馈及可切换电流模块32亦可使用一与第一可切换电流模块31完全相同的电流模块，如第二可切换电流模块52。共模反馈及可切换电流模块32与第一可切换电流模块31的耦接方式亦可上下颠倒，并不局限于本发明所举的实施例。文中所提到的各晶体管可为一金属氧化物半导体晶体管(MOS)或一双极晶体管(BJT)。本发明不只可适用于低电压差动信号(LVDS)驱动电路，亦可适用于小型低电压差动信号(Mini-LVDS)驱动电路或者低摆幅差动信号(RSDS)驱动电路。除此之外，本发明所公开的LVDS/RSDS驱动器除了可适用于点对点(Point-to-Point)结构，亦可适用于多点传输(Multi-drop)的结构。
由上可知，本发明提供一可适用于低工作电压的RSDS/LVDS驱动电路。由于本发明在两侧的供电电压端(VDD、VSS)皆使用可切换电流结构，使得驱动电路可工作于更低的工作电压，像是1.5V-1.8V都有不错的效果。且通过本发明可以减少一级晶体管的串接，可有效减少芯片面积。除此之外，输入信号不会直接控制输出级，可降低切换噪声以及电磁干扰(ElectromagneticInterference，EMI)。又控制开关的电路无需直接驱动大尺寸的输出晶体管，可减少数位电路逻辑大小，并可以此减少EMI。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所进行的等效变化与修改，皆应属本发明的涵盖范围。
Claims (19)
1.一种可适用于低工作电压的驱动电路，包含：
一第一可切换电流模块，用以提供一第一电流；
一第二可切换电流模块，用以提供一第二电流；
一第一可切换电流源，其具有一输入端，耦接于该第二可切换电流模块的第一输出端；
一第二可切换电流源，其具有一输入端，耦接于该第二可切换电流模块的第二输出端；
一第三可切换电流源，其具有一输入端，耦接于该第一可切换电流模块的第一输出端；以及
一第四可切换电流源，其具有一输入端，耦接于该第一可切换电流模块的第二输出端；以及
一终端阻抗电路，其具有一第一端耦接于该第一可切换电流源及该第三可切换电流源，以及一第二端耦接于该第二可切换电流源及该第四可切换电流源。
2.如权利要求1所述的驱动电路，其中该第一可切换电流源包含：
一第一晶体管，其具有一输入端，耦接于一第一供电电压源，一输出端，耦接于该终端阻抗电路的第一端；以及
一第一开关，耦接于该第一晶体管的一控制端，该第一开关用来控制该第一晶体管的导通与关断。
3.如权利要求2所述的驱动电路，其中该第二可切换电流源包含：
一第二晶体管，其具有一输入端，耦接于该第一供电电压源，一输出端，耦接于该终端阻抗电路的第二端；以及
一第二开关，耦接于该第二晶体管的一控制端，该第二开关用来控制该第二晶体管的导通与关断。
4.如权利要求3所述的驱动电路，其中该第三可切换电流源包含：
一第三晶体管，其具有一输入端，耦接于一第二供电电压源，一输出端，耦接于该终端阻抗电路的第一端；以及
一第三开关，耦接于该第三晶体管的一控制端，该第三开关用来控制该第三晶体管的导通与关断。
5.如权利要求4所述的驱动电路，其中该第四可切换电流源包含：
一第四晶体管，其具有一输入端，耦接于该第二供电电压源，一输出端，耦接于该终端阻抗电路的第二端；以及
一第四开关，耦接于该第四晶体管的一控制端，该第四开关用来控制该第四晶体管的导通与关断。
6.如权利要求1所述的驱动电路，其中该第一可切换电流模块包含：
一电流源，用来提供一参考电流；
一电流镜，耦接于该电流源；以及
一缓冲器，其具有一输入端，耦接于该电流源及该电流镜，及一输出端，用来输出一第一偏置电压。
7.如权利要求6所述的驱动电路，其中该电流镜为一晶体管，其包含一控制端耦接于该电流源与该缓冲器的输入端，一第一端耦接于该电流源，以及一第二端耦接于该第一供电电压源。
8.如权利要求6所述的驱动电路，其中该第一可切换电流模块还包含：
一第五开关，其具有一第一端，耦接于该缓冲器的输出端，一第二端，耦接于该第一晶体管的控制端，及一控制端，用来接收一第一输入信号，该第五开关由该第一输入信号控制其导通或关断，进而控制该第一晶体管的导通或关断；以及
一第六开关，其具有一第一端，耦接于该缓冲器的输出端，一第二端，耦接于该第二晶体管的控制端，及一控制端，用来接收一第二输入信号，该第六开关由该第二输入信号控制其导通或关断，进而控制该第二晶体管的导通或关断。
9.如权利要求1所述的驱动电路，其中该第二可切换电流模块包含：
一电流源，用来提供一参考电流；
一电流镜，耦接于该电流源；以及
一缓冲器，其具有一输入端，耦接于该电流源及该电流镜，及一输出端，用来输出一第二偏置电压。
10.如权利要求9所述的驱动电路，其中该电流镜为一晶体管，其包含一控制端耦接于该电流源与该缓冲器的输入端，一第一端耦接于该电流源，以及一第二端耦接于该第一供电电压源。
11.如权利要求10所述的驱动电路，其中该第二可切换电流模块还包含：
一第七开关，其具有一第一端，耦接于该缓冲器的输出端，一第二端，耦接于该第四晶体管的控制端，及一控制端，用来接收该第一输入信号，该第七开关由该第一输入信号控制其导通或关断，进而控制该第四晶体管的导通或关断；以及
一第八开关，其具有一第一端，耦接于该缓冲器的输出端，一第二端，耦接于该第三晶体管的控制端，及一控制端，用来接收该第二输入信号，该第八开关由该第二输入信号控制其导通或关断，进而控制该第三晶体管的导通或关断。
12.如权利要求1所述的驱动电路，其中该第二可切换电流模块包含：
一放大器，其具有一第一输入端，用来接收一参考电压，及一第二输入端，耦接于该终端阻抗电路，及一输出端，用来输出该第二偏置电压。
13.如权利要求12所述的驱动电路，其中该第二可切换电流模块还包含：
一第七开关，其具有一第一端，耦接于该放大器的输出端，一第二端，耦接于该第四晶体管的控制端，及一控制端，用来接收该第一输入信号，该第七开关由该第一输入信号控制其导通或关断，进而控制该第四晶体管的导通或关断；以及
一第八开关，其具有一第一端，耦接于该放大器的输出端，一第二端，耦接于该第三晶体管的控制端，及一控制端，用来接收该第二输入信号，该第八开关由该第二输入信号控制其导通或关断，进而控制该第三晶体管的导通或关断。
14.如权利要求12所述的驱动电路，其中该第二可切换电流模块还包含一参考电压产生器，耦接于该放大器的第一输入端，用来产生该参考电压。
15.如权利要求11所述的驱动电路，其还包含：
一第一输入电压端，耦接于该第五开关的控制端及该第七开关的控制端，用来产生该第一输入信号；以及
一第二输入电压端，耦接于该第六开关的控制端及该第八开关的控制端，用来产生该第二输入信号。
16.如权利要求5所述的驱动电路，其中该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管各为一金属氧化物半导体晶体管。
17.如权利要求5所述的驱动电路，其中该第一晶体管、该第二晶体管、该第三晶体管及该第四晶体管各为一双极结型晶体管。
18.如权利要求1所述的驱动电路，其为一低摆幅差动信号(RSDS)驱动电路。
19.如权利要求1所述的驱动电路，其为一低电压差动信号(LVDS)驱动电路或一小型低电压差动信号(Mini-LVDS)驱动电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610153618 CN101146069A (zh) | 2006-09-12 | 2006-09-12 | 可适用于低工作电压的差动信号驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610153618 CN101146069A (zh) | 2006-09-12 | 2006-09-12 | 可适用于低工作电压的差动信号驱动电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101146069A true CN101146069A (zh) | 2008-03-19 |
Family
ID=39208364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610153618 Pending CN101146069A (zh) | 2006-09-12 | 2006-09-12 | 可适用于低工作电压的差动信号驱动电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101146069A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104111681A (zh) * | 2013-04-22 | 2014-10-22 | 上海华虹宏力半导体制造有限公司 | 低压差分信号驱动器 |
| CN104485083A (zh) * | 2014-12-30 | 2015-04-01 | 格科微电子（上海）有限公司 | 输入输出电路及其控制方法和液晶显示器的芯片系统 |
| CN104808735A (zh) * | 2014-11-24 | 2015-07-29 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
| CN105049025A (zh) * | 2014-11-24 | 2015-11-11 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
| CN106294262A (zh) * | 2016-08-22 | 2017-01-04 | 上海集成电路研发中心有限公司 | 一种lvds驱动电路 |
| CN109417521A (zh) * | 2016-04-28 | 2019-03-01 | 康杜实验室公司 | 低功率多电平驱动器 |
| CN110784208A (zh) * | 2019-09-25 | 2020-02-11 | 芯创智（北京）微电子有限公司 | 一种同时支持hdmi和lvds的混合模式发送器电路 |
| CN114690832A (zh) * | 2022-04-13 | 2022-07-01 | 中国电子科技集团公司第二十四研究所 | 电流产生电路、对数放大器及其对数斜率温度稳定性提升方法 |
-
2006
- 2006-09-12 CN CN 200610153618 patent/CN101146069A/zh active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104111681B (zh) * | 2013-04-22 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 低压差分信号驱动器 |
| CN104111681A (zh) * | 2013-04-22 | 2014-10-22 | 上海华虹宏力半导体制造有限公司 | 低压差分信号驱动器 |
| CN104808735A (zh) * | 2014-11-24 | 2015-07-29 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
| CN105049025A (zh) * | 2014-11-24 | 2015-11-11 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
| CN104808735B (zh) * | 2014-11-24 | 2016-08-17 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
| CN105049025B (zh) * | 2014-11-24 | 2018-01-05 | 上海兆芯集成电路有限公司 | 低电压差分信号驱动电路 |
| CN104485083A (zh) * | 2014-12-30 | 2015-04-01 | 格科微电子（上海）有限公司 | 输入输出电路及其控制方法和液晶显示器的芯片系统 |
| CN109417521B (zh) * | 2016-04-28 | 2022-03-18 | 康杜实验室公司 | 低功率多电平驱动器 |
| CN109417521A (zh) * | 2016-04-28 | 2019-03-01 | 康杜实验室公司 | 低功率多电平驱动器 |
| CN106294262A (zh) * | 2016-08-22 | 2017-01-04 | 上海集成电路研发中心有限公司 | 一种lvds驱动电路 |
| CN110784208A (zh) * | 2019-09-25 | 2020-02-11 | 芯创智（北京）微电子有限公司 | 一种同时支持hdmi和lvds的混合模式发送器电路 |
| CN114690832A (zh) * | 2022-04-13 | 2022-07-01 | 中国电子科技集团公司第二十四研究所 | 电流产生电路、对数放大器及其对数斜率温度稳定性提升方法 |
| CN114690832B (zh) * | 2022-04-13 | 2023-11-14 | 中国电子科技集团公司第二十四研究所 | 电流产生电路、对数放大器及其对数斜率稳定性提升方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4019168B2 (ja) | 電流再循環回路および電流再循環方法 | |
| US6992508B2 (en) | Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit | |
| CN101146069A (zh) | 可适用于低工作电压的差动信号驱动电路 | |
| CN101714868B (zh) | 输出缓冲器及使用该输出缓冲器的源极驱动器 | |
| CN101453207B (zh) | 输出缓冲器 | |
| JP3487723B2 (ja) | インタフェース回路及び信号伝送方法 | |
| US7362146B2 (en) | Large supply range differential line driver | |
| US20030094977A1 (en) | Voltage mode differential driver and method | |
| US6316964B1 (en) | Method for generating differential tri-states and differential tri-state circuit | |
| CN106409244A (zh) | 源极驱动器、输出缓冲器和源极驱动器的操作方法 | |
| US7038502B2 (en) | LVDS driver circuit and driver circuit | |
| CN116208142B (zh) | 差分信号驱动电路及选择差分信号驱动电路的方法 | |
| US20090289668A1 (en) | Output driver circuit for an integrated circuit | |
| US20050179466A1 (en) | Configurable output buffer and method to provide differential drive | |
| CN102265518B (zh) | 用于cog应用的接口系统 | |
| JP2007329898A (ja) | 信号変換回路 | |
| US6353338B1 (en) | Reduced-swing differential output buffer with idle function | |
| US20080054953A1 (en) | RSDS/LVDS Driving Circuits Suitable for Low Working Voltages | |
| CN103166628A (zh) | 一种降低lvds驱动器输出驱动模块的输入负载的电路结构 | |
| JP7051694B2 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
| CN1630191B (zh) | 输入缓冲器和包括该输入缓冲器的半导体装置 | |
| KR100792378B1 (ko) | 알티알 비교기 | |
| US11967395B2 (en) | Buffers and multiplexers | |
| JP4273881B2 (ja) | 差動信号出力回路及びそれを内蔵した半導体集積回路 | |
| JP2001285053A (ja) | 差動ドライバ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080319 |