KR100792378B1 - 알티알 비교기 - Google Patents

Abstract

본 발명은 반도체 설계 기술에 관한 것으로 특히, 반도체 메모리 장치의 전력소모량을 줄이는 알티알 비교기에 관한 것으로, 이를 위해 본 발명은, 엔모스 트랜지스터 차동입력쌍을 포함하는 제1 연산증폭기, 피모스 트랜지스터 차동입력쌍을 포함하는 제2 연산증폭기, 입력의 전압레벨에 따라 상기 제1 연산증폭기와 제2 연산증폭기를 교차로 턴오프시키는 연산증폭기 구동선택부 및 상기 연산증폭기에 대응되는 갯수로 구비되고, 상기 연산증폭기의 출력을 선택적으로 전달하는 트랜스미션게이트를 포함하는 알티알 비교기를 제공한다.

알티알 비교기, 연산증폭기, 인버터, 트랜스미션게이트, 비교기

Description

알티알 비교기{RAIL TO RAIL COMPARATOR}

도 1은 종래기술에 따른 알티알 비교기를 나타낸 회로도.

도 2는 본 발명의 일실시예에 따른 알티알 비교기를 나타낸 회로도.

본 발명은 반도체 설계 기술에 관한 것으로, 특히 전력소모량을 줄인 알티알 비교기에 관한 것이다.

최근 집적회로에 공급되는 전원전압의 감소 추세에 따라, 디지털 회로뿐만 아니라 아날로그 회로에서도 저전압에서 동작하기에 알맞는 새로운 회로 구조에 대한 연구가 활발히 진행되고 있다. 가장 기본적인 아날로그 블록인 비교기의 경우, 전원전압이 감소하면 상당량의 동작범위를 잃게 되고 신호대 잡음비가 감소하는 등 증폭기 성능이 나빠지게 된다. 따라서, 비교기가 주어진 공급전압 내에서 최대의 동작범위를 얻기 위해서는 입력단과 출력단의 동작범위가 공급전원전압 전범위가 되도록 레일투레일(rail-to-rail, 이하, 알티알라 칭함)구조를 가져야 한다.

알티알비교는 엔모스(NMOS) 차동쌍과 피모스(PMOS) 차동쌍을 함께 사용한 복합 입력단 구조가 많이 사용되고 있다. 공통모드(common-mode) 입력전압이 음의 전원전압(VSS) 에 가까울 때는 피모스 차동쌍만 동작하고, 양의 전원전압(VDD)에 가까울 때는 엔모스 차동쌍만 동작한다. 입력전압이 양의 전원전압(VDD)과 음의 전원전압(VSS)사이의 중간영역에 있을 때는 피모스 차동쌍과 엔모스 차동쌍이 동시에 동작하여, 입력전압이 양의 전원전압(VDD)과 음의 전원전압(VSS)사이의 어떠한 값을 갖더라도 두 차동쌍 중 적어도 하나는 동작하기 때문에 알티알동작이 가능하다.

도 1은 종래기술에 따른 알티알 비교기를 나타낸 회로도이다.

도 1을 참조하면, 알티알 비교기는 입력 트랜지스터로서 엔모스 트랜지스터(N1, N2)와 피모스 트랜지스터(P1, P2)를 병렬로 연결하며, 엔모스 트랜지스터(N1, N2)의 접속점과 접지의 사이에 바이어스 트랜지스터를 연결하여 전류(ISS1)가 흐르도록 하고, 피모스 트랜지스터(P1, P2)의 접속점과 입력전압(VDD)의 사이에 바이어스 트랜지스터를 연결하여 전류(ISS2)를 흐르게 한다. 그리고, 엔모스 트랜지스터(N1, N2)와 피모스 트랜지스터(P1,P2)의 일측에는 레일투레일 형태를 갖는 트랜지스터쌍(P3~P6, N3~N6)이 연결된다. 여기서 BAIS신호는 각 트랜지스터쌍(P3~P6, N3~N6)을 턴온시키는 신호들이다.

이와 같은 알티알 비교기는 입력의 전영역에 있어서 항상 액티브 전류(ISS1, ISS2)가 흐른다. 즉, 입력의 하이(high)쪽을 담당하는 엔모스 트랜지스터 차동쌍(N1, N2, nmos transistor differential pair)과 입력의 로우(low)쪽을 담당하는 피모스 트랜지스터 차동쌍(P1, P2, pmos transistor differential pair)이 항상 액 티브 상태이므로, 알티알 비교기가 꺼지지 않는 한 언제나 전류원(ISS1, ISS2)에서 전류를 흘려줘야 한다.

이는 알티알 비교기를 포함하는 반도체 메모리 장치의 전력소모에 영향을 미쳐, 점차적으로 저전력화되고 있는 반도체 메모리 장치에 문제점이 되고 있다.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 전력소모량을 줄이는 알티알 비교기를 제공하는 것을 그 목적으로 한다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일측면에 따르면, 엔모스 트랜지스터 차동입력쌍을 포함하는 제1 연산증폭기, 피모스 트랜지스터 차동입력쌍을 포함하는 제2 연산증폭기, 입력의 전압레벨에 따라 상기 제1 연산증폭기와 제2 연산증폭기를 교차로 턴오프시키는 연산증폭기 구동선택부 및 상기 연산증폭기에 대응되는 갯수로 구비되고, 상기 연산증폭기의 출력을 선택적으로 전달하는 트랜스미션게이트를 포함하는 알티알 비교기를 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 2는 본 발명의 일실시예에 따른 알티알 비교기를 나타낸 회로도이다.

도 2를 참조하면, 알티알 비교기는 각각 엔모스 또는 피모스 트랜지스터 차동입력쌍(nmos transistor or pmos transistor differential input pair)를 갖는 두 개의 연산증폭기{OPAMP1(엔모스 타입), OPAMP2(피모스 타입)}, 기준전압(REF)과 비교를 위해 입력되는 입력전압(IN)을 반전시켜 선택적으로 연산증폭기(OPAMP1, OPAMP2)를 구동시키기 위한 두 개의 인버터(INV1, INV2), 연산증폭기(OPAMP1, OPAMP2)의 출력을 선택적으로 전달하기 위한 두 개의 트랜스미션게이트(TG1, TG2), 제2 인버터(INV2)의 출력을 반전시켜 선택적으로 트랜스미션게이트(TG1, TG2)를 구동시키는 두 개의 인버터(INV3, INV4)를 구비한다.

여기서, 입력전압(IN)의 범위는 두 부분으로 나눌수 있는데, 제1 인버터(INV1)와 제2 인버터(INV2)의 로직 문턱전압(logic threshold, =VDD/2)을 기준으로 논리레벨 하이 또는 로우로 나뉜다. 만약 입력전압(IN)이 인버터(INV1, INV2)의 로직 문턱전압보다 클 경우, 제1 연산증폭기(OPAMP1)가 동작하게 된다. 그리고, 제1 연산증폭기(OPAMP1)의 출력을 전달하기 위해 제1 트랜스미션게이트(TG1)가 턴온된다. 반대로, 입력(IN)이 인버터(INV1, INV2)의 로직 문턱전압보다 작을 경우, 제2 연산증폭기(OPAMP2)가 동작하게 된다. 그리고, 제2 연산증폭기(OPAMP2)의 출력을 전달하기 위해 제2 트랜스미션게이트(TG2)가 턴온된다.

즉, 입력전압(IN)이 인버터(INV1, INV2)의 로직 문턱전압보다 전압레벨이 클 경우는 엔모스 트랜지스터 차동입력쌍을 갖는 제1 연산증폭기(OPAMP1, nmos type input opamp)가 구동되고, 반대일 경우는 피모스 트랜지스터 차동입력쌍을 갖는 제2 연산증폭기(OPAMP2, pmos type input opamp)가 구동되는 것이다.

결과적으로, 종래의 알티알 비교기와 본 발명의 일실시예로써의 알티알 비교기를 비교해볼때, 같은 속도(speed)를 갖되, 본 발명의 알티알 비교기가 전류소모량을 적어도 반으로 줄일 수 있게 되는 것이다. 이는 종래의 알티알 비교기에서 입력의 하이(high)쪽을 담당하는 엔모스 트랜지스터 차동쌍과 입력의 로우(low)쪽을 담당하는 피모스 트랜지스터 차동쌍이 항상 액티브 상태이므로, 알티알 비교기가 꺼지지 않는 한 언제나 전류원(ISS1, ISS2)에서 전류를 흘려줘야 하던 것을 피모스 타입의 연산증폭기(OPAMP2)와 엔모스 타입의 연산증폭기(OPAMP1)를 교차로 구동시켜 상기 구동전류를 적어도 반으로 줄이는 것을 의미한다.

이는 한정된 전력원을 바탕으로 하는 모바일 분야에 적합한 장치라 할 수 있다.

본 발명을 정리해보면, 입력전압(IN)의 전압레벨에 따라 두 개의 연산증폭기(OPAMP1, OPAMP2)를 교차로 구동시켜 전체적인 전류소모량을 줄인다. 이때의 연산증폭기(OPAMP1, OPAMP2)는 각각 엔모스 트랜지스터 차동입력쌍과 피모스 트랜지스터 차동입력쌍을 포함하고 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

예컨대, 전술한 실시예에서 사용된 로직의 종류 및 배치는 입력신호 및 출력 신호가 모두 하이 액티브 신호인 경우를 일례로 들어 구현한 것이므로, 신호의 액 티브 극성이 바뀌면 로직의 구현예 역시 변화될 수 밖에 없으며, 이러한 구현예는 경우의 수가 너무나 방대하고, 또한 그 구현예의 변화가 본 발명이 속하는 기술분아에서 통상의 지식을 가진 자에게 있어 기술적으로 쉽게 유추될 수 있는 사항이므로 각각의 경우에 대해 직접적으로 언급하지는 않기로 한다.

이상에서 살펴본 바와 같이, 본 발명은 알티알 비교기를 이루는 엔모스 트랜지스터 차동쌍과 피모스 트랜지스터 차동쌍에 선택적으로 전력을 공급함으로써, 전력소모량을 감소시킨다.

따라서, 알티알 비교기를 포함하는 반도체 메모리 장치, 특히 한정된 전력원을 갖는 모바일 장치의 전력소모량을 감소시키는 효과를 갖는다.

Claims (5)

1. 엔모스 트랜지스터 차동입력쌍을 포함하는 제1 연산증폭기;

   피모스 트랜지스터 차동입력쌍을 포함하는 제2 연산증폭기;

   입력의 전압레벨에 따라 상기 제1 연산증폭기와 제2 연산증폭기를 교차로 턴오프시키는 연산증폭기 구동선택부; 및

   상기 연산증폭기에 대응되는 갯수로 구비되고, 상기 연산증폭기의 출력을 선택적으로 전달하는 트랜스미션게이트

   를 포함하는 알티알 비교기.
2. 제1항에 있어서,

   상기 연산증폭기 구동선택부는,

   상기 입력을 반전시켜 제2 연산증폭기의 구동신호로 출력하는 제1 인버터; 및

   상기 제1 인버터의 출력신호를 반전시켜 제1 연산증폭기의 구동신호로 출력하는 제2 인버터

   를 포함하는 것을 특징으로 하는 알티알 비교기.
3. 제2항에 있어서,

   상기 연산증폭기 구동선택부는 상기 트랜스미션게이트를 구동시키는 트랜스미션게이트 구동선택부를 더 포함하는 것을 특징으로 하는 알티알 비교기.
4. 제3항에 있어서,

   상기 트랜스미션게이트 구동선택부는,

   상기 제2 인버터의 출력신호를 반전시켜 제2 연산증폭기의 출력을 전달하는 제2 트랜스미션게이트를 구동시키는 제3 인버터; 및

   상기 제3 인버터의 출력신호를 반전시켜 제1 연산증폭기의 출력을 전달하는 제1 트랜스미션게이트를 구동시키는 제4 인버터

   를 포함하는 것을 특징으로 하는 알티알 비교기.
5. 제2항에 있어서,

   상기 제1 연산증폭기는 엔모스 트랜지스터 차동입력쌍을 포함하고, 제2 연산증폭기는 피모스 트랜지스터 차동입력쌍을 포함하는 것을 특징으로 하는 알티알 비교기.

Images