CN106409244A - 源极驱动器、输出缓冲器和源极驱动器的操作方法 - Google Patents

源极驱动器、输出缓冲器和源极驱动器的操作方法 Download PDF

Info

Publication number
CN106409244A
CN106409244A CN201610552215.3A CN201610552215A CN106409244A CN 106409244 A CN106409244 A CN 106409244A CN 201610552215 A CN201610552215 A CN 201610552215A CN 106409244 A CN106409244 A CN 106409244A
Authority
CN
China
Prior art keywords
transistor
node
output
current path
nodal point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610552215.3A
Other languages
English (en)
Other versions
CN106409244B (zh
Inventor
高周铉
宋容周
宋俊澔
崔晋喆
金法姬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106409244A publication Critical patent/CN106409244A/zh
Application granted granted Critical
Publication of CN106409244B publication Critical patent/CN106409244B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45273—Mirror types
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • H03F3/45219—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45112—Indexing scheme relating to differential amplifiers the biasing of the differential amplifier being controlled from the input or the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal (AREA)

Abstract

提供了一种源极驱动器、输出缓冲器和源极驱动器的操作方法，所述源极驱动器包括：缓冲器件，包括与多条数据线对应的多个缓冲器，多个缓冲器中的每个分别包括被构造为放大输入信号的放大器和被构造为将驱动信号输出到多条数据线之中对应的数据线的输出驱动器；以及开关器件，包括被构造为在电荷共享操作期间使数据线彼此电连接的电荷共享开关，放大器中的每个包括具有包括第一节点的参考电流路径和包括第二节点的输出电流路径的第一电流镜，在电荷共享操作期间，参考电流路径的第一节点和输出电流路径的第二节点彼此电连接。

Description

源极驱动器、输出缓冲器和源极驱动器的操作方法
本申请要求于2015年7月30日在韩国知识产权局提交的第10-2015-0108147号韩国专利申请的优先权，该申请的所有内容通过引用包含于此。
技术领域
这里公开的示例性实施例涉及一种源极驱动器，更具体地，涉及一种包括输出缓冲器的源极驱动器、显示驱动电路和一种源极驱动器的操作方法。
背景技术
平板显示器被广泛地用于智能电话、膝上型计算机、监视器和其它电子器件。例如，液晶显示器(LCD)、有机电致发光显示器和其它类型的显示器通常被用作平板显示器。平板显示器包括用于实现图像的面板，多个像素设置在面板上。随着像素根据通过显示驱动器集成电路(IC)提供的数据信号而驱动，在面板上实现图像。
为了防止像素的劣化，已经提出了通过极性反转方法来驱动数据线的技术。例如，极性反转方法可以包括：反转帧单元中的极性的帧反转方法、反转行单元中的极性的行反转方法和反转像素单元中的极性的点反转方法。伴随该极性反转方法，共享数据线的电荷的电荷共享功能已经被用来减小功耗并改善可视性。
在电荷共享操作中，必须防止将缓冲器输出提供到数据线，并且必须电连接多条数据线，因此，多个开关必须进一步被包括在显示驱动器IC中。开关数量的这种增加会增加制造成本并增加裸片面积(die area)。因此，需要显示驱动器IC的高效设计。
发明内容
示例性实施例提供了具有高效设计并由此减小制造成本和尺寸的源极驱动器、显示驱动电路和源极驱动器的操作方法。
根据示例性实施例的一方面，提供了一种源极驱动器，所述源极驱动器包括：缓冲器件，包括与多条数据线对应的多个缓冲器，其中，所述多个缓冲器中的每个分别包括被构造为放大输入信号的放大器和被构造为将驱动信号输出到所述多条数据线中的相应的数据线的输出驱动器；以及开关器件，包括被构造为在电荷共享操作期间使所述多条数据线彼此电连接的电荷共享开关，其中，放大器包括第一电流镜，第一电流镜具有包括第一节点的参考电流路径和包括第二节点的输出电流路径，参考电流路径的第一节点和输出电流路径的第二节点在电荷共享操作期间彼此电连接。
放大器还可以包括连接在第一节点与第二节点之间的第一开关，第一开关可以在电荷共享操作期间被导通。
源极驱动器还可以包括被构造为产生用于停用输出驱动器的第一控制信号和被构造为在电荷共享操作期间使第一开关导通的第二控制信号的控制逻辑。
在电荷共享操作期间可以停用输出驱动器。
所述多个缓冲器可设置在将驱动信号从所述多个缓冲器的输出端负反馈到输入端的路径中。
在电荷共享操作期间第一节点的电压电平和第二节点的电压电平可以与在正常状态期间所述多个缓冲器的电压电平对应。
放大器还可以包括第二电流镜，第二电流镜具有包括第三节点的参考电流路径和包括第四节点的输出电流路径，在第二电流镜中，参考电流路径的第三节点和输出电流路径的第四节点可以在电荷共享操作期间彼此电连接。
放大器还可以包括偏置器件，参考电流路径可以包括具有第一栅极的第一晶体管和具有第二栅极的第二晶体管，第一晶体管和第二晶体管可以在第一电压与偏置器件之间彼此串联连接，输出电流路径可以包括具有第三栅极的第三晶体管和具有第四栅极的第四晶体管，第三晶体管和第四晶体管可以在第一电压与偏置器件之间彼此串联连接，第一晶体管的第一栅极可以连接到第三晶体管的第三栅极，第二晶体管的第二栅极可以连接到第四晶体管的第四栅极。
第一节点可以设置在第一晶体管与第二晶体管之间，第二节点可以设置在第三晶体管与第四晶体管之间。
第一节点可以设置在第二晶体管与偏置器件之间，第二节点可以设置在第四晶体管与偏置器件之间。
第一节点可以设置在第一晶体管与第二晶体管之间或设置在第二晶体管与偏置器件之间，第二节点可以设置在第三晶体管与第四晶体管之间或设置在第四晶体管与偏置器件之间。
根据示例性实施例的另一方面，提供了一种源极驱动器，所述源极驱动器包括：多个缓冲器，每个缓冲器分别包括被构造为放大输入信号的放大器和被构造为将驱动信号输出到数据线的输出驱动器，其中，放大器包括被构造为接收偏置电压的偏置器件和连接在第一电压与偏置器件之间的第一电流镜，第一电流镜包括：第一晶体管和第二晶体管，形成第一参考电流路径并在第一电压与偏置器件之间彼此串联连接；第三晶体管和第四晶体管，形成第一输出电流路径并在第一电压与偏置器件之间彼此串联连接；以及第一开关，将第一参考电流路径电连接到第一输出电流路径。
第一参考电流路径可以包括：设置在第一晶体管与第二晶体管之间的第一节点和设置在第二晶体管与偏置器件之间的第二节点，第一输出电流路径可以包括设置在第三晶体管与第四晶体管之间的第三节点和设置在第四晶体管与偏置器件之间的第四节点。
开关可以包括连接到第一节点或第二节点的第一电极，并且还可以包括连接到第三节点或第四节点的第二电极。
第一电流镜还可以包括将第一参考电流路径电连接到第一输出电流路径的第二开关，第一开关可以连接在第一节点和第二节点中的一个与第三节点和第四节点中的一个之间，第二开关可以连接在第一节点和第二节点中的另一个与第三节点和第四节点中的另一个之间。
放大器还可以包括连接在第二电压与偏置器件之间的第二电流镜，第二电流镜可以包括形成第二参考电流路径并在第二电压与偏置器件之间彼此串联连接的第五晶体管和第六晶体管、形成第二输出电流路径并在第二电压与偏置器件之间彼此串联连接的第七晶体管和第八晶体管以及将第二参考电流路径电连接到第二输出电流路径的第二开关。
第一电压可以是电源电压，第二电压可以是接地电压。
第二参考电流路径可以包括设置在第五晶体管与第六晶体管之间的第五节点和设置在第六晶体管与偏置器件之间的第六节点，第二输出电流路径可以包括设置在第七晶体管与第八晶体管之间的第七节点和设置在第八晶体管与偏置器件之间的第八节点。
输出驱动器可以包括：第一驱动晶体管，包括连接到第四节点的栅极；第二驱动晶体管，包括连接到第八节点的栅极；第一补偿电容器，包括连接到第三节点的电极；第二补偿电容器，包括连接到第七节点的电极；第一使能开关，连接在第一驱动晶体管的第四节点与栅极之间；以及第二使能开关，连接在第二驱动晶体管的第八节点与栅极之间。
根据另一示例性实施例的一方面，提供了一种具有反馈路径的源极驱动器的输出缓冲器，所述输出缓冲器包括：输入器，被构造为接收梯度电压和反馈电压作为输入信号；放大器，被构造为基于输入信号而执行放大操作，从而产生输出信号，放大器包括连接到第一电压的第一电流镜、连接到第二电压的第二电流镜和连接在第一电流镜与第二电流镜之间的偏置器件，第一电流镜包括设置在第一电流镜内部的至少两个节点；输出驱动器，被构造为基于放大器的输出信号产生用于驱动数据线的驱动信号，其中，第一电流镜包括第一开关，第一开关被构造为在电荷共享操作期间使设置在第一电流镜内部的至少两个节点彼此电连接。
第二电流镜可以包括：至少两个节点，设置在第二电流镜内部；以及第二开关，被构造为在电荷共享操作期间使设置在第二电流镜内部的至少两个节点彼此电连接。
第一电流镜可以包括具有第一节点的第一参考电流路径和具有第二节点的第一输出电流路径，第二电流镜可以包括具有第三节点的第二参考电流路径和具有第四节点的第二输出电流路径，第一开关可以连接在第一参考电流路径的第一节点与第一输出电流路径的第二节点之间，第二开关可以连接在第二参考电流路径的第三节点与第二输出电流路径的第四节点之间。
在电荷共享操作期间，可以停用输出驱动器以断开反馈路径，可以使第一开关导通，并且连接到第一开关的至少两个节点的电压电平可以变得相同。
根据另一示例性实施例的一方面，包括被构造为驱动多条数据线的缓冲器的源极驱动器的操作方法包括：响应于开始电荷共享操作而使多条数据线彼此电连接；停用缓冲器的输出驱动器；将设置在缓冲器中的电流镜的参考电流路径的第一节点电连接到电流镜的输出电流路径的第二节点；以及响应于结束电荷共享操作而断开第一节点与第二节点之间的电连接。
将设置在缓冲器中的电流镜的参考电流路径的第一节点电连接到电流镜的输出电流路径的第二节点的步骤可以包括在电荷共享操作期间使连接在第一节点与第二节点之间的开关导通。
附图说明
通过以下结合附图进行的详细描述，将更清楚地理解示例性实施例，在附图中：
图1是根据示例性实施例的源极驱动器的框图；
图2是图1的缓冲器单元和电荷共享开关单元的示例性实施例的框图；
图3是图2的缓冲器的示例性实施例的框图；
图4是图3的放大单元的示例性实施例的框图；
图5是图4的第一电流镜的示例性实施例的框图；
图6是根据示例性实施例的源极驱动器的输出缓冲器的示例性实施例的电路图；
图7A和图7B是根据示例性实施例的源极驱动器的输出缓冲器的示例性实施例的电路图；
图8A和图8B是指示图6的输出缓冲器的操作特性的波形图；
图9是根据示例性实施例的源极驱动器的操作方法的流程图；
图10是根据示例性实施例的源极驱动器的操作方法的流程图；
图11是根据示例性实施例的源极驱动器的输出缓冲器的示例性实施例的电路图；
图12、图13和图14是根据示例性实施例的源极驱动器的输出缓冲器的示例性实施例的电路图；
图15是根据示例性实施例的用于控制缓冲器内的晶体管的控制信号的示例的框图；
图16是根据示例性实施例的显示器件的结构的框图；
图17是根据示例性实施例的触摸显示驱动电路的框图。
具体实施方式
在下文中，将参照示出了示例性实施例的附图对示例性实施例进行更加充分地描述。图中同样的附图标记表示同样的元件，可以省略重叠特征的重复解释。当诸如“中的至少一个(种)”的表述在一列元件之后时，修饰整列元件，而不是修饰该列的个别元件。然而，这些示例性实施例可以以不同的形式来实施，而不应被解释为限于这里阐述的示例性实施例。相反地，提供这些示例性实施例使得本公开是彻底的和完整的，并将示例性实施例充分地传达给本领域的技术人员。应理解的是，示例性实施例覆盖落入示例性实施例的精神和范围内的所有修改、等同物和替代物。在附图中，为了清楚，可以夸大结构的尺寸。
这里使用的术语用于描述具体示例性实施例，而不意图限制示例性实施例。如这里使用的，除非上下文另外明确指出，否则单数形式“一个”、“一种”和“该(所述)”也意图包括复数形式。将进一步理解的是，当这里使用术语“包括”和“包含”及其变型时，指存在陈述的特征、整体、步骤、操作、元件和/或组件，而不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另外明确指出，否则这里使用的所有术语(包括技术术语和科学术语)具有与示例性实施例所属领域中通常理解的含义相同的含义。将进一步理解的是，除非这里明确地如此定义，否则诸如在通用字典中定义的那些术语应被解释为具有与相关领域的上下文中的含义相一致的含义，而不将以理想化或过于形式化的意义来解释它们。
图1是根据示例性实施例的源极驱动器100的框图。
如图1中所示，源极驱动器100可以包括锁存器单元110(例如，锁存器)、解码单元120(例如，解码器)、缓冲器单元130(例如，缓冲器件)和电荷共享开关单元140(例如，电荷共享开关器件)。另外，源极驱动器100还可以包括用于产生控制信号的控制逻辑150，控制信号用来控制设置在缓冲器单元130和电荷共享开关单元140中的各种开关。源极驱动器100可以实现为单个半导体芯片。可选择地，源极驱动器100的功能可以通过半导体器件诸如片上系统来实现。
源极驱动器100可以包括与多条(例如，m条)数据线对应的m个通道，并可以经由m个通道输出用于驱动多条数据线的数据信号Y1至Ym作为驱动信号。可以将数据信号Y1至Ym提供到沿面板的一条线(例如，栅极线)设置的m个像素。锁存器单元110可以接收具有数字值的像素数据D1至Dm并锁存接收的像素数据D1至Dm。锁存器单元110可以存储接收的像素数据D1至Dm并以平行方法将存储的像素数据D1至Dm输出到解码单元120。解码单元120可以将与数字信号对应的像素数据D1至Dm解码为模拟电压信号。解码单元120可以包括解码器(未示出)，解码器的数量与源极驱动器100的通道的数量对应，与每个通道对应的像素数据D1至Dm和多个梯度电压(gradation voltage)VG[1:a]可以提供给每个解码器。基于解码结果，解码器可以解码像素数据D1至Dm，并且可以选择并输出来自多个梯度电压VG[1:a]的任何一个梯度电压。例如，当像素数据D1至Dm中的每个包括k比特的数据且多个梯度电压VG[1:a]包括2k个梯度电压时，每个解码器可以解码由k比特形成的像素数据D1至Dm，并且选择并输出任意一个梯度电压。
源极驱动器100可以包括用于产生多个梯度电压VG[1:a]的梯度电压产生单元(例如，梯度电压产生器)。从梯度电压产生单元产生的电压可以被称作参考梯度电压VG[1:a]，通过解码单元120选择的对应于m个通道中每个的电压可以被称作梯度电压V1至Vm。
可以通过缓冲器单元130将从解码单元120输出的梯度电压V1至Vm提供到数据线作为数据信号Y1至Ym。缓冲器单元130可以接收梯度电压V1至Vm，并且可以通过缓冲接收的梯度电压V1至Vm产生用于驱动数据线的数据信号Y1至Ym。缓冲器单元130可以包括与m个通道对应的m个输出缓冲器。
根据示例性实施例，在液晶显示器件的情况下，为了防止液晶的特性劣化，面板可以通过极性反转方法来驱动。因此，基于预定的单位(例如，扫描单位、帧单位或与显示信息相关的其它类型的单位)，源极驱动器100可以产生并输出具有不同极性的数据信号Y1至Ym。当使用极性反转方法时，缓冲器单元130可以包括与m个通道对应的输出缓冲器(其数量大于m)。在下文中，包括在缓冲器单元130中的输出缓冲器还可以被称作“缓冲器”。
在数据线的电荷共享操作期间，可以选择地切换电荷共享开关单元140。在电荷共享操作期间，由于多条数据线彼此电连接，因此存储在多条数据线中的电荷可以彼此共享。对于电荷共享操作，包括在电荷共享开关单元140中的电荷共享开关被导通，使得多条数据线可以彼此电连接并可以阻断缓冲器单元130的输出(可选择地，可以停用缓冲器单元130中的输出驱动单元)。
控制逻辑150可以接收极性控制信号POL和时钟信号CLK，并可以通过使用接收的极性控制信号POL和时钟信号CLK产生各种控制信号Ctrl_NC、Ctrl_DE和Ctrl_CS。极性控制信号POL是具有与面板的极性驱动操作相关的周期的信号。例如，极性控制信号POL具有与一个扫描单位对应的周期或者与两个或更多个扫描单位对应的周期。可选择地，极性控制信号POL可以具有与一个帧单位对应的周期。
例如，第一控制信号Ctrl_CS可以控制包括在电荷共享开关单元140中的电荷共享开关。如上所述，由于在电荷共享操作期间响应于第一控制信号Ctrl_CS而使电荷共享开关导通，因此多条数据线可以彼此电连接。
另外，根据第二控制信号Ctrl_DE，在电荷共享操作期间，可以阻断缓冲器单元130的输出，因此，可以中断缓冲器单元130的输出和数据线之间的电连接。例如，缓冲器单元130中的输出驱动单元(未示出)可以响应于第二控制信号Ctrl_DE而停用。
对于电荷共享操作，为了将缓冲器单元130的输出和数据线电断开，可以停用缓冲器单元130的输出驱动单元，而无需在缓冲器单元130的输出和数据线之间添加大尺寸的附加开关。包括在缓冲器单元130中的每个缓冲器可以包括反馈路径，反馈路径的输出提供给缓冲器的输入端。然而，当在电荷共享操作期间停用缓冲器单元130的输出驱动单元时，可以断开反馈路径。当断开反馈路径时，缓冲器单元130不会正常地执行缓冲器功能，而取而代之的是可以操作为比较器。因此，在电荷共享操作期间，缓冲器单元130不会维持正常状态下的节点的电压电平，缓冲器单元130中的一个或更多个节点可以变成接地电压电平或电源电平(power level)。在此情况下，当电荷共享操作结束且驱动数据线的操作重启时，缓冲器单元130的输出波形中会发生扭曲。
根据示例性实施例，在电荷共享操作期间，为了将缓冲器单元130中的节点调整为具有与正常状态对应的电平，将第三控制信号Ctrl_NC提供到缓冲器单元130的缓冲器，从而调整缓冲器中的节点的电压电平。例如，缓冲器可以包括用于接收梯度电压和反馈电压作为输入信号的输入单元(例如，输入器)、用于放大输入信号的放大单元(例如，放大器)以及用于根据放大操作而产生数据信号的输出驱动单元(例如，输出驱动器)，可以根据第三控制信号Ctrl_NC调整放大单元中的至少两个节点的电压电平。例如，放大单元可以包括一个或更多个电流镜，可以根据第三控制信号Ctrl_NC调整每个电流镜中的至少两个节点的电压电平。
虽然图1示例性地示出了上面描述的第一至第三控制信号Ctrl_CS、Ctrl_DE和Ctrl_NC是不同的控制信号，但示例性实施例不限于此。例如，由于第一至第三控制信号Ctrl_CS、Ctrl_DE和Ctrl_NC中的每个与在电荷共享操作期间用于控制各种开关的信号对应，因此第一至第三控制信号Ctrl_CS、Ctrl_DE和Ctrl_NC可以是基本上相同的信号或具有互补电平的信号。
图2是图1的缓冲器单元130和电荷共享开关单元140的示例性实施例的框图。
参照图1和图2，缓冲器单元130可以包括与多个通道对应的多个缓冲器131。例如，数据信号Y1至Ym可以经由m个通道从m个缓冲器131提供到数据线。缓冲器单元130可以响应于第二控制信号Ctrl_DE和第三控制信号Ctrl_NC(其是各种控制信号中的控制信号)而工作。另外，电荷共享开关单元140可以响应于第一控制信号Ctrl_CS而工作。
在电荷共享操作期间，停用缓冲器单元130中的缓冲器131的输出驱动单元，可以将缓冲器131的输出和数据线电断开。如图2中所示，如由虚线表示的，停用缓冲器131的输出驱动单元。根据示例性实施例，缓冲器单元130可以包括用于停用输出驱动单元的附加的开关，在电荷共享部分期间可以响应于第二控制信号Ctrl_DE而使附加的开关截止。
包括在电荷共享开关单元140中的每个电荷共享开关SW_CS可以设置在两条数据线之间。每条数据线作为负载来操作，因此，每条数据线可以具有电阻和电容元件。因此，每条数据线可以存储电荷。
在电荷共享操作期间，至少两条数据线彼此电连接，因此，可以共享电连接的数据线的电荷。因此，在电荷共享操作之后，每条数据线可以具有接近于预定的电压电平(例如，公用电压电平)的电平。另外，根据示例性实施例，在电荷共享操作期间，所有数据线可以彼此电连接。对于电连接，包括在电荷共享开关单元140中的电荷共享开关SW_CS可以响应于第一控制信号Ctrl_CS而工作。
图3是图2的其中一个缓冲器131的示例性实施例的框图。
参照图1至图3，缓冲器131可以包括输入单元131_1(例如，输入器)、放大单元131_2(例如，放大器)和输出驱动单元131_3(例如，输出驱动器)，各种电平的偏置电压VB可以提供到缓冲器131。根据偏置电压VB，可以控制在输入单元131_3、放大单元131_2和输出驱动单元131_3中流过的电流(例如，静态电流)。输入单元131_1、放大单元131_2和输出驱动单元131_3可以连接在预定的电压之间。例如，输入单元131_1、放大单元131_2和输出驱动单元131_3可以连接在电源电压VDDA与接地电压GND之间。
图3示出缓冲器131包括三个电路块。然而，示例性实施例不限于此。例如，缓冲器131可以包括对应于输入信号VIN输出驱动信号VOUT作为数据信号的多个电路，多个电路可以分组为各种形状的块。根据示例性实施例，可以将缓冲器131的电路分组，使得每个缓冲器131包括输入单元和输出驱动单元。
可以对应于第一通道设置示出在图3中的缓冲器131。因此，缓冲器131可以经由第一输入端(例如，正输入端INP)接收第一梯度电压V1作为输入信号VIN。另外，缓冲器131可以经由第二输入端(例如，负输入端INN)接收对应于第一数据信号Y1的驱动信号VOUT。即，缓冲器131可以包括负反馈路径。
输入单元131_1具有差模输出结构，因此，输入单元131_1可以接收具有互补关系的两个输入信号VIN和VOUT。另外，放大单元131_2可以接收并放大从输入单元131_1输出的信号。根据示例性实施例，放大单元131_2可以实现为折叠共源共栅结构。另外，放大单元131_2可以包括一个或更多个电流镜，放大单元131_2的放大操作可以包括每个电流镜的电流镜操作。
根据示例性实施例，在电荷共享操作期间，可以通过第二控制信号Ctrl_DE停用输出驱动单元131_3。根据示例性实施例，用于控制输出驱动单元131_3的使能或停用操作的一个或更多个开关(例如，使能开关SW1和SW2)可以设置在输出驱动单元131_3的内部或外部。当在电荷共享操作期间通过第二控制信号Ctrl_DE而使一个或更多个开关SW1和SW2导通时，可以停用输出驱动单元131_3。
当停用输出驱动单元131_3时，缓冲器131的反馈路径(例如，负反馈路径)断开，因此，缓冲器131可以根据两个输入信号的比较结果操作为输出逻辑高的信号或逻辑低的信号的比较器，而不执行作为模拟缓冲器的正常操作。如果缓冲器131的反馈路径断开(如上所述)，则缓冲器131的输出电压或内部电压变成电源电平或接地电平，当完成电荷共享操作之后执行驱动数据线的操作时，输出波形中会发生扭曲。
根据示例性实施例，控制缓冲器131中的各种开关，使得缓冲器131中的各种节点的电压电平与电荷共享操作期间的正常状态对应。例如，放大单元131_2还包括连接在电流镜中的多个节点之间的附加的开关(例如，连接开关)，当在电荷共享操作期间使连接开关导通时，电流镜中的多个节点彼此电连接。因此，即使缓冲器131的反馈路径断开，放大单元131_2中的各种节点(例如，电流镜内部的节点或电流镜外部的节点)的电压电平也不会变成电源电平或接地电平，各种节点的电压可以维持与正常状态对应的电平。因此，当完成电荷共享操作之后重启驱动数据线的操作时，可以防止发生输出波中的扭曲。
将参照图4和图5描述根据示例性实施例的源极驱动器的操作。图4是图3的放大单元131_2的示例性实施例的框图，图5是图4的第一电流镜CM_1的示例性实施例的框图。
放大单元131_2可以包括至少一个电流镜。例如，放大单元131_2可以包括作为上电流镜的第一电流镜CM_1和作为下电流镜的第二电流镜CM_2。每个电流镜可以包括使其栅极彼此连接的至少一对晶体管。例如，每个电流镜可以包括两对晶体管。另外，放大单元131_2还可以包括偏置单元BU(例如，偏置器件)，偏置单元BU可以包括响应于一个或更多个偏置电压而工作的一个或更多个晶体管。
放大单元131_2可以包括多个节点。例如，放大单元131_2可以包括输出节点，后者包括第一节点N1和第二节点N2。另外，放大单元131_2还可以包括位于第一电流镜CM_1和第二电流镜CM_2中的多个节点。例如，图4示出作为第一电流镜CM_1中的晶体管之间的节点的第三节点N3和作为第二电流镜CM_2中的晶体管之间的节点的第四节点N4。另外，虽然图4示例性地示出第一节点N1和第二节点N2作为放大单元131_2的输出节点位于第一电流镜CM_1和第二电流镜CM_2的内部，但是输出节点可以限定为位于第一电流镜CM_1和第二电流镜CM_2与偏置单元BU之间的节点。
输出驱动单元131_3可以从放大单元131_2接收各种输出信号。输出驱动单元131_3可以连接到作为缓冲器131的输出节点的第一节点N1和第二节点N2，输出驱动单元131_3可以连接到作为第一电流镜CM_1中的节点的第三节点N3和作为第二电流镜CM_2中的节点的第四节点N4。
如图5中所示，第一电流镜CM_1可以包括参考电流流过的参考电流路径Path 1和输出电流流过的输出电流路径Path 2。当第一电流镜CM_1在正常条件下操作时，通过电流镜操作流经输出电流路径Path 2的电流的电平可以与流经参考电流路径Path 1的参考电流的电平对应。另外，参考电流路径Path 1和输出电流路径Path 2中的每个可以包括多个节点。例如，如上所述，输出电流路径Path 2可以包括作为缓冲器131的输出节点的第一节点N1。另外，如上所述，输出电流路径Path 2可以包括第一电流镜CM_1内部的第三节点N3。
相似地，参考电流路径Path 1可以包括第一电流镜CM_1中的连接到偏置单元BU的第五节点N5以及第六节点N6。根据上面描述的示例性实施例，在电荷共享操作期间电连接第一电流镜CM_1内部的节点的操作可以包括将参考电流路径Path 1的至少一个节点与输出电流路径Path 2的至少一个节点电连接的步骤。
根据示例性实施例，参考电流路径Path 1的第五节点N5可以连接到输出电流路径Path 2的第一节点N1和第三节点N3中的任何一个。可选择地，参考电流路径Path 1的第六节点N6可以连接到输出电流路径Path 2的第一节点N1和第三节点N3中的任何一个。作为另一可选方案，参考电流路径Path 1的第五节点N5可以连接到输出电流路径Path 2的第一节点N1和第三节点N3中的任何一个，参考电流路径Path 1的第六节点N6可以连接到输出电流路径Path 2的第一节点N1和第三节点N3中的另一个。
根据示例性实施例，第二电流镜CM_2还可以包括参考电流路径和输出电流路径，参考电流路径和输出电流路径中的每个可以包括多个节点。在电荷共享操作期间，第二电流镜CM_2的参考电流路径的至少一个节点和第二电流镜CM_2的输出电流路径的至少一个节点可以彼此电连接。因此，可以调整第二电流镜CM_2的各种节点的电压电平。
图6是根据示例性实施例的源极驱动器的输出缓冲器的示例性实施例的电路图。图6示出被构造为驱动第M数据线的缓冲器和被构造为驱动第M+1数据线的缓冲器。另外，第M数据线和第M+1数据线中的每个可以包括电阻和电容元件。图6示出在电荷共享操作期间经由电荷共享开关使第M数据线和第M+1数据线彼此电连接的示例。然而，示例性实施例不限于此。例如，可以经由电荷共享开关连接彼此不相邻的数据线。
以下将描述图6的缓冲器200的结构和操作，将主要描述第m缓冲器的结构和操作，将理解的是，可以实现第m+1缓冲器，并且第m+1缓冲器以与第m缓冲器的方式相同或基本上相同的方式来操作。
缓冲器200可以包括输入单元210(例如，输入器)、放大单元220(例如，放大器)和输出驱动单元230(例如，输出器)，在电荷共享操作期间可以停用输出驱动单元230。输出驱动单元230还可以包括用于控制使能或停用操作的开关SW11和SW12。开关SW11和SW12可以连接在放大单元220的输出节点N14和N18与输出驱动单元230的驱动晶体管MP11和MN11之间。在电荷共享操作期间，开关SW11和SW12截止，从而停用输出驱动单元230，缓冲器200的输出和数据线可以断开。
输入单元210接收与梯度电压对应的第一输入信号VIN1和通过缓冲器200的负反馈路径提供的第二输入信号VIN2。第一输入信号VIN1和第二输入信号VIN2可以具有互补关系。输入单元210可以包括接收第一输入信号VIN1和第二输入信号VIN2的晶体管。另外，输入单元210还可以包括被施以第一偏置电压VB1的p型金属氧化物半导体(PMOS)晶体管和被施以第四偏置电压VB4的n型金属氧化物半导体(NMOS)晶体管。
放大单元220可以实现为折叠共源共栅类型。放大单元220可以接收输入单元210的输出信号并放大第一输入信号VIN1和第二输入信号VIN2。放大单元220可以包括一个或更多个电流镜。根据示例性实施例，放大单元220可以包括第一电流镜CM_1和第二电流镜CM_2。另外，放大单元220还可以包括连接在第一电流镜CM_1与第二电流镜CM_2之间并包括一个或更多个PMOS晶体管和一个或更多个NMOS晶体管的偏置单元BU。偏置单元BU的PMOS晶体管和NMOS晶体管的栅极可以被施以具有预定电平的偏置电压。
第一电流镜CM_1和第二电流镜CM_2中的每个可以以各种方式来实现。例如，第一电流镜CM_1可以包括执行电流镜操作的多个PMOS晶体管MP12至MP15(例如，MP12、MP13、MP14和MP15)，第二电流镜CM_2可以包括执行电流镜操作的多个NMOS晶体管MN12至MN15(例如，MN12、MN13、MN14和MN15)。偏置电压可以提供到第一电流镜CM_1和第二电流镜CM_2中的每个。例如，第二偏置电压VB2可以施加到第一电流镜CM_1，第三偏置电压VB3可以施加到第二电流镜CM_2。
另外，根据上面描述的示例性实施例，第一电流镜CM_1和第二电流镜CM_2中的每个可以包括参考电流路径和输出电流路径。一个或更多个晶体管可以形成参考电流路径或输出电流路径。例如，第一电流镜CM_1可以包括包含PMOS晶体管MP12和MP14的参考电流路径以及包含PMOS晶体管MP13和MP15的输出电流路径。另外，第二电流镜CM_2可以包括包含NMOS晶体管MN12和MN14的参考电流路径以及包含NMOS晶体管MN13和MN15的输出电流路径。
由于晶体管布置为上面描述的，因此放大单元220可以包括多个节点。第一电流镜CM_1的参考电流路径可以包括第一节点N11和第二节点N12，第一电流镜CM_1的输出电流路径可以包括第三节点N13和第四节点N14。另外，第二电流镜CM_2的参考电流路径可以包括第五节点N15和第六节点N16，第二电流镜CM_2的输出电流路径可以包括第七节点N17和第八节点N18。上面的节点之中的第四节点N14和第八节点N18可以形成放大单元220的输出节点。
根据示例性实施例，在电荷共享操作期间，为了调整缓冲器200中的节点的电压电平，还可以设置一个或更多个开关。例如，第一电流镜CM_1可以包括第一连接开关221，第一连接开关221可以包括PMOS晶体管MP16。相似地，第二电流镜CM_2可以包括第二连接开关222，第二连接开关222可以包括NMOS晶体管MN16。可以分别通过连接控制信号Ctrl_NC1和Ctrl_NC2而使第一连接开关221和第二连接开关222导通，使得放大单元220的至少两个节点在电荷共享操作期间彼此电连接，并且可以调整电连接的节点的电压电平。
输出驱动单元230可以包括用于使数据信号的频率特性稳定的一个或更多个电容器，并可以经由输出端输出驱动信号作为数据信号。一个或更多个电容器可以减小或防止缓冲器200的输出的震荡，并且可以被称作补偿电容器。
当在电荷共享操作期间将使能开关SW11和SW12截止时，停用输出驱动单元230，然而当使第一连接开关221和第二连接开关222导通时，放大单元220中的多个节点可以彼此电连接。例如，由于第一电流镜CM_1的参考电流路径的第一节点N11和第一电流镜CM_1的输出电流路径的第三节点N13彼此电连接，因此第一节点N11和第三节点N13的电压电平可以变得相同。相似地，由于第二电流镜CM_2的参考电流路径的第五节点N15和第二电流镜CM_2的输出电流路径的第七节点N17彼此电连接，因此第五节点N15和第七节点N17的电压电平可以变得相同。
根据上面描述的结构和连接关系，在电荷共享操作期间停用输出驱动单元230，因此，负反馈路径断开。然而，根据第一连接开关221和第二连接开关222的操作，放大单元220中的节点的电压可以不变成电源电平或接地电平，并可以维持为恒定电平。即，即使在电荷共享操作期间断开负反馈路径，缓冲器200中的各种节点也可以维持与正常状态对应的电压电平。
根据上面描述的示例性实施例，当执行电荷共享操作时，无需提供相对大尺寸的开关以断开缓冲器的输出和数据线之间的连接。另外，由于仅相对小尺寸的第一开关221和第二开关222设置在缓冲器200(或放大单元)中，因此可以防止数据线的驱动信号在电荷共享操作之后发生扭曲。因此，可以降低包括缓冲器200的源极驱动器的制造成本，并且可以减小源极驱动器的尺寸。
图7A和图7B是根据示例性实施例的源极驱动器的输出缓冲器的示例性实施例的电路图。图7A和图7B示出输出缓冲器的示例性实施例，其中，输出缓冲器与一条数据线对应。包括在源极驱动器中的其它输出缓冲器中的每个可以具有与图7A和图7B中示出的缓冲器相同或基本上相同的构造。在描述图7A和图7B的缓冲器300和400的结构和操作中，与图6的组件相同的组件具有与图6的操作相同的操作，因此，将省略它们的详细描述。另外，由于在电荷共享操作期间缓冲器的反馈路径断开，因此，为了便于解释，在下面的示例性实施例将不示出缓冲器的反馈路径。
如图7A中所示，缓冲器300可以包括输入单元310(例如，输入器)、放大单元320(例如，放大器)和输出驱动单元330(例如，输出驱动器)，放大单元320可以包括第一电流镜CM_1和第二电流镜CM_2。另外，根据示例性实施例，放大单元320还可以包括偏置单元BU。在电荷共享操作期间，可以停用输出驱动单元330，图7A中的虚线中的输出驱动单元330中包括的驱动晶体管的示图可以指示输出驱动单元330与停用状态对应。根据示例性实施例，为了停用输出驱动单元330，可以使连接到输出驱动单元330的驱动晶体管的栅极的开关截止。
根据上面描述的示例性实施例，在电荷共享操作期间选择性地导通的一个或更多个连接开关321可以被包括在缓冲器300中。图7A示出连接开关321设置在第二电流镜CM_2中的示例。由于在电荷共享操作期间使连接开关321导通，因此第二电流镜CM_2的参考电流路径中的节点可以与第二电流镜CM_2的输出电流路径中的节点电连接，缓冲器300中的各种节点可以维持与正常状态对应的电压电平，与上面描述的示例性实施例相似。
如图7B中所示，缓冲器400可以包括输入单元410(例如，输入器)、放大单元420(例如，放大器)和输出驱动单元430(例如，输出驱动器)，放大单元420可以包括第一电流镜CM_1、偏置单元BU和第二电流镜CM_2。另外，图7B示出连接开关421设置在第一电流镜CM_1中的示例，其中，由于在电荷共享操作期间使连接开关421导通，因此第一电流镜CM_1的参考电流路径中的节点可以与第一电流镜CM_1的输出电流路径中的节点电连接。
图8A和图8B是指示图6中示出的缓冲器200的操作特性的波形图。
如图8A和图8B中所示，当进入电荷共享部分时，为了使电荷共享开关导通，控制信号Ctrl_CS在电荷共享部分期间具有逻辑高值。由于在电荷共享操作期间使图6中示出的第一连接开关221和第二连接开关222导通，因此第一节点N11和第三节点N13的电压电平不会变成电源电平或接地电平，并可以维持恒定电平，如部分A中示出的。另外，第五节点N15和第七节点N17的电压电平不会变成电源电平或接地电平，并可以维持恒定电平。即，即使在电荷共享操作期间缓冲器200的输入信号VIN1和输出信号VOUT的电平彼此不同，节点的电压电平也可以具有与缓冲器200的正常状态对应的值，因此，可以防止在共享电荷操作结束之后输出信号VOUT的波形扭曲的发生，如在部分B中示出的。
图8A和图8B的波形图可以类似地应用到图7A和图7B的示例性实施例。例如，图7A中的第二电流镜CM_2中的节点的电压电平可以具有图8A和图8B的节点N15和N17的波形，图7B中的第一电流镜CM_1中的节点的电压电平可以具有图8A和图8B的节点N11和N13的波形。
图9是示出根据示例性实施例的源极驱动器的操作方法的流程图。
例如，可以随着在多条栅极线和多条数据线彼此交叉的区域中可包括像素的面板一起使用图9的操作方法，可以通过包括在源极驱动器中的多个缓冲器来驱动多条数据线。在驱动数据线的步骤中，在操作S11中，可以通过使用极性反转方法来执行驱动。在操作S12中，在对应于任何一条栅极线的像素的驱动与对应于下一条栅极线的像素的驱动之间，可以进入用于共享多条数据线的电荷的电荷共享部分。
当进入电荷共享部分时，在操作S13中，为了使多条数据线彼此电连接，可以使连接在多条数据线之间的电荷共享开关导通。然后，在操作S 14中，为了断开缓冲器的输出和数据线之间的电连接，可以停用缓冲器的输出驱动单元。因此，可以断开缓冲器的反馈路径(例如，负反馈路径)。
根据示例性实施例，为了防止其反馈路径被断开的缓冲器操作为比较器，调整缓冲器中的至少两个节点的电压电平。例如，在操作S15中，连接开关设置在缓冲器(或者缓冲器的放大单元)中的至少两个节点之间，并在电荷共享操作期间使连接开关导通，使得缓冲器中的至少两个节点彼此电连接。
在电荷共享部分期间，存储在多条数据线中的电荷由多条数据线共享，并且电荷共享部分在操作S16中结束。由于电荷共享部分结束，因此在操作S17中可以断开(阻断)缓冲器中的至少两个节点的电连接，在操作S18中可以使设置在数据线之间的电荷共享开关截止，由于在操作S19中启用缓冲器的输出驱动单元，因此可以执行与下一条栅极线对应的像素的驱动。
图10是根据示例性实施例的源极驱动器的操作方法的流程图。如上面的示例性实施例中描述的，源极驱动器可以包括用于驱动数据线的多个缓冲器，基于它们的功能，包括在每个缓冲器中的多个电路可以划分为输入单元、放大单元和输出驱动单元。另外，放大单元可以包括一个或更多个电流镜(例如，第一电流镜和第二电流镜)。另外，每个电流镜可以执行电流镜功能，因此，每个电流镜可以包括参考电流路径和输出电流路径。
如图10中所示，当在操作S21中进入电荷共享部分时，停用输出驱动单元，使得缓冲器的反馈路径断开。在电荷共享部分期间，执行调整缓冲器中的各种节点的电压电平的操作。例如，在操作S22中，第一电流镜的参考电流路径的第一节点和第一电流镜的输出电流路径的第二节点可以彼此电连接。相似地，在操作S23中，第二电流镜的参考电流路径的第三节点和第二电流镜的输出电流路径的第四节点可以彼此电连接。
根据节点的连接，可以调整电连接的节点的电压电平。例如，在操作S25中，第一节点和第二节点的电压电平可以维持为与操作S24中的正常状态对应的电压电平，第三节点和第四节点的电压电平可以维持为与正常状态对应的电压电平。接着，在操作S26中结束电荷共享部分，断开第一节点与第二节点之间的电连接，并且断开第三节点与第四节点之间的电连接。
图11是根据示例性实施例的源极驱动器的输出缓冲器的示例性实施例的电路图。在描述图11的缓冲器500的结构和操作中，由于与图6或图7A和图7B中示出的组件相同的组件具有与图6或图7A和图7B中示出的操作相同的操作，因此，将省略它们的详细描述。
如图11中所示，缓冲器500可以包括输入单元510(例如，输入器)、放大单元520(例如，放大器)和输出驱动单元530(例如，输出驱动器)，放大单元520可以包括第一电流镜CM_1、偏置单元BU和第二电流镜CM_2。另外，在电荷共享操作期间，可以停用输出驱动单元530，从而可以断开缓冲器500的负反馈路径。
关于第一电流镜CM_1，多个节点可以被包括在参考电流路径中。例如，多个节点中的任何一个可以与作为连接到偏置单元BU的节点的第一节点N21对应。另外，多个节点可以被包括在输出电流路径中。例如，多个节点中的任何一个可以与作为连接到偏置单元BU的节点的第二节点N22对应。
根据本示例性实施例，在电荷共享操作期间，参考电流路径的任何一个节点和输出电流路径的任何一个节点可以彼此电连接，图11示出第一连接开关521设置在第一节点N21与第二节点N22之间的示例。在电荷共享操作期间，第一连接开关521导通，因此，即使断开负反馈路径，缓冲器500的第一节点N21和第二节点N22的电压电平也可以维持与正常状态对应的电平。
相似地，关于第二电流镜CM_2，参考电流路径可以包括作为连接到偏置单元BU的节点的第三节点N23，输出电流路径可以包括作为连接到偏置单元BU的节点的第四节点N24。在电荷共享操作期间，第二连接开关522可以设置在第三节点N23与第四节点N24之间，第二连接开关522可以导通。与上面描述的示例性实施例相似，在电荷共享操作期间可以电连接缓冲器500中的两个或更多个节点，从而可以调节电连接的节点的电压电平。因此，可以防止由于反馈路径的断开而会发生的缓冲器500的输出波形的特性的劣化。
图12、图13和图14是根据示例性实施例的源极驱动器的输出缓冲器的示例性实施例的电路图。在描述图12至图14的缓冲器600、700和800的结构和操作中，与上面描述的电路图中示出的那些组件相同的组件具有与上面描述的电路图中示出的那些组件的操作相同的操作，因此，将省略它们的详细描述。
如图12中所示，缓冲器600可以包括输入单元610(例如，输入器)、放大单元620(例如，放大器)和输出驱动单元630(例如，输出驱动器)，放大单元620可以包括第一电流镜CM_1、偏置单元BU和第二电流镜CM_2。另外，在电荷共享操作期间，可以停用输出驱动单元630。
第一电流镜CM_1可以包括参考电流路径和输出电流路径，参考电流路径和输出电流路径中的每个可以包括多个节点。例如，参考电流路径可以包括串联到电源电压和偏置单元BU的多个晶体管。另外，参考电流路径可以包括作为多个晶体管之间的节点的第一节点N31。相似地，输出电流路径可以包括串联到电源电压和偏置单元BU的多个晶体管。另外，输出电流路径可以包括作为连接到偏置单元BU的节点的第二节点N32。
相似地，第二电流镜CM_2的参考电流路径可以包括串联到接地电压和偏置单元BU的多个晶体管。另外，第二电流镜CM_2的参考电流路径可以包括作为多个晶体管之间的节点的第三节点N33。相似地，第二电流镜CM_2的输出电流路径可以包括串联到接地电压和偏置单元BU的多个晶体管。另外，输出电流路径可以包括与连接到偏置单元BU的节点对应的第四节点N34。
在图12的示例性实施例中，对于电荷共享操作期间缓冲器600的各种节点的电连接，第一连接开关621可以设置在第一节点N31与第二节点N32之间，第二连接开关622可以设置在第三节点N33与第四节点N34之间。在电荷共享操作期间，第一连接开关621和第二连接开关622导通，因此，第一节点N31和第二节点N32可以彼此电连接，第三节点N33和第四节点N34可以彼此电连接。
根据图13中示出的示例性实施例，缓冲器700可以包括输入单元710(例如，输入器)、放大单元720(例如，放大器)和输出驱动单元730(例如，输出驱动器)，放大单元720可以包括第一电流镜CM_1、偏置单元BU和第二电流镜CM_2。另外，在电荷共享操作期间，可以停用输出驱动单元730。
图13示出在电荷共享操作期间缓冲器700中的各种节点的另一连接的示例。例如，第一电流镜CM_1的参考电流路径的节点(即，连接到偏置单元BU的节点)可以与第一节点N41对应，第一电流镜CM_1的输出电流路径的节点(即，晶体管之间的节点)可以与第二节点N42对应。第二电流镜CM_2的参考电流路径的节点(即，连接到偏置单元BU的节点)可以与第三节点N43对应，第二电流镜CM_2的输出电流路径的节点(即，晶体管之间的节点)可以与第四节点N44对应。
第一连接开关721可以连接在第一节点N41与第二节点N42之间，第二连接开关722可以连接在第三节点N43与第四节点N44之间。另外，在电荷共享操作期间，可以使第一连接开关721和第二连接开关722导通。
图14示出在电荷共享操作期间缓冲器800中的各种节点的另一连接的示例。例如，至少两个连接开关设置在每个电流镜中。如图14中所示，缓冲器800可以包括输入单元810(例如，输入器)、放大单元820(例如，放大器)和输出驱动单元830(例如，输出驱动器)，放大单元820可以包括第一电流镜CM_1、偏置单元BU和第二电流镜CM_2。
第一电流镜CM_1可以包括参考电流路径的第一节点N51和第二节点N52以及输出电流路径的第三节点N53和第四节点N54。另外，第二电流镜CM_2可以包括参考电流路径的第五节点N55和第六节点N56以及输出电流路径的第七节点N57和第八节点N58。另外，根据示例性实施例，第一连接开关821可以设置在第一节点N51与第三节点N53之间，第二连接开关822可以设置在第二节点N52与第四节点N54之间。另外，第三连接开关823可以设置在第五节点N55与第七节点N57之间，第四连接开关824可以设置在第六节点N56与第八节点N58之间。在电荷共享操作期间，可以使第一至第四连接开关821至824导通。
根据图14的示例性实施例的变型形式，第一至第四连接开关821至824可以以不同于图14中示出的构造的各种构造设置。例如，第一连接开关821可以设置在第一节点N51与第四节点N54之间，第二连接开关822可以设置在第二节点N52与第三节点N53之间。另外，第三连接开关823可以设置在第五节点N55与第八节点N58之间，第四连接开关824可以设置在第六节点N56与第七节点N57之间。
图15是根据示例性实施例的控制缓冲器900中的晶体管的控制信号的示例的框图。
如图15中所示，缓冲器900可以包括在放大单元中包括的第一电流镜CM_1和第二电流镜CM_2以及输出驱动单元930。第一电流镜CM_1可以包括参考电流路径911、输出电流路径912和一个或更多个连接开关913。第二电流镜CM_2可以包括参考电流路径921、输出电流路径922和一个或更多个连接开关923。
输出驱动单元930可以包括第一驱动晶体管MP21、第二驱动晶体管MN21、连接到第一驱动晶体管MP21的栅极的第一使能开关MP22和连接到第二驱动晶体管MN21的栅极的第二使能开关MN22。另外，根据示例性实施例，输出驱动单元930可以包括用于维持第一驱动晶体管的栅极作为电源电压VDDA的电平的第一控制开关MP23以及用于维持第二驱动晶体管MN21的栅极作为接地电压VSS的电平的第二控制开关MN23。
由于用于控制包括在放大单元和输出驱动单元930中的开关和晶体管的控制信号，因此可以共用电荷共享使能信号CSEN(在下文中，被称作使能信号)。例如，使能信号CSEN和互补使能信号CSENb可以提供到缓冲器900，在电荷共享部分期间，使能信号CSEN可以具有逻辑高值。
因此，在电荷共享部分期间，连接开关913可以通过互补使能信号CSENb而导通，连接开关923可以通过使能信号CSEN而导通。另外，由于第一使能开关MP22通过使能信号CSEN而截止，因此第一控制开关MP23通过互补使能信号CSENb而导通，可以维持第一驱动晶体管MP21的栅极作为电源电压VDDA的电平。
另外，由于在电荷共享部分期间，第二使能开关MN22通过互补使能信号CSENb而截止，因此第二控制开关MN23通过使能信号CSEN而导通，第二驱动晶体管MN21的栅极可以维持在接地电压VSS的电平。
图16是根据示例性实施例的显示装置1000的结构的框图。如图16中所示，显示装置1000包括用于显示图像的面板1010和用于驱动面板1010的各种外围器件。作为外围器件的示例，显示装置1000可以包括源极驱动器1020、栅极驱动器1030、时序控制器1040和电压产生单元1050。用于驱动面板1010的器件可以限定为显示驱动电路，显示驱动电路可以包括源极驱动器1020、栅极驱动器1030、时序控制器1040和电压产生单元1050中的至少一个。
源极驱动器1020可以驱动面板1010的数据线DL1至DLm，栅极驱动器1030可以驱动面板1010的栅极线GL1至GLn。时序控制器1040可以接收各种信号。例如，时序控制器1040接收外部数据I_DATA、水平同步信号H_SYNC、竖直同步信号V_SYNC、时钟信号MCLK和数据使能信号DE。另外，时序控制器1040可以产生用于控制源极驱动器1020和栅极驱动器1030的各种时序信号或数据RGB DATA、CONT1和CONT2。电压产生单元1050可以产生用于驱动显示装置1000的各种电压VON、VOFF、AVDD和VCOM。
面板1010包括设置在栅极线GL1至GLn和数据线DL1至DLm彼此交叉的区域中的多个像素PX。当选择任何一条栅极线时，源极驱动器1020的缓冲器单元将数据信号提供给与选择的栅极线交叉的数据线DL1至DLm。
根据本示例性实施例的显示装置1000包括具有根据上面描述的示例性实施例的输出缓冲器的源极驱动器1020。因此，源极驱动器1020的缓冲器包括反馈路径(例如，负反馈路径)，连接开关1021还设置在缓冲器中的各种节点之间(例如，放大单元)。在电荷共享操作期间，由于连接开关1021导通，因此在电荷共享部分期间，调整缓冲器中的各种节点的电压电平，使得缓冲器中的各种节点可以维持与正常状态对应的电压电平。
图17是根据示例性实施例的触摸显示驱动电路1100的框图。
如图17中所示，触摸显示驱动电路1100可以实现为一个半导体芯片，因此，用于驱动面板的显示驱动功能和用于控制触摸操作的触摸控制功能可以集成为一个半导体芯片。例如，触摸显示驱动电路1100可以包括触摸控制单元1110(例如，触摸控制器)和显示驱动单元1120(例如，显示驱动器)。
由于触摸控制单元1110和显示驱动单元1120集成为一个半导体芯片，所以触摸控制单元1110和显示驱动单元1120可以经由半导体芯片中的布线交换各种类型的信息或信号。例如，触摸控制单元1110和显示驱动单元1120均可以提供指示其状态的状态信息。另外，显示驱动单元1120可以提供指示与显示驱动相关的各种时序的信息，触摸控制单元1110可以提供指示与触摸操作相关的各种时序的信息。另外，当用来发电的功能块包括在显示驱动单元1120中时，显示驱动单元1120可以将电力提供到触摸控制单元1110。根据示例性实施例，可以基于显示驱动单元1120与触摸控制单元1110之间交换的各种类型的信息来控制显示驱动单元1120的电力的设置。
触摸控制单元1110可以包括分别被构造为执行预定的功能的各种功能块。例如，触摸控制单元1110可以包括读取感测单元(例如，感测器)、存储器、主控制单元(MCU)(例如，主控制器)、控制逻辑等的信号的模拟前端(AFE)。另外，显示驱动单元1120可以包括控制逻辑、显示存储器、发电单元、源极驱动器等。源极驱动器可以包括根据示例性实施例的缓冲器单元1121。包括在缓冲器单元1121中的缓冲器可以包括反馈路径(例如，负反馈路径)，连接开关另外设置在缓冲器(例如，放大单元)中的各种节点之间。在电荷共享操作期间，连接开关导通，因此，调整缓冲器中的各种节点的电压电平，使得缓冲器中的各种节点可以在电荷共享操作期间维持与正常状态对应的电压电平。
虽然已经参照其特定示例性实施例具体地示出并描述了示例性实施例，但是将理解的是，在不脱离权利要求的精神和范围的情况下，可以在此做出形式上和细节上的各种变化。

Claims (25)

1.一种源极驱动器，所述源极驱动器包括：
缓冲器件，包括与多条数据线对应的多个缓冲器，其中，所述多个缓冲器中的每个分别包括被构造为放大输入信号的放大器和被构造为将驱动信号输出到所述多条数据线中的相应的数据线的输出驱动器；以及
开关器件，包括被构造为在电荷共享操作期间使所述多条数据线彼此电连接的电荷共享开关，
其中，每个放大器包括第一电流镜，第一电流镜具有包括第一节点的参考电流路径和包括第二节点的输出电流路径，
参考电流路径的第一节点和输出电流路径的第二节点在电荷共享操作期间彼此电连接。
2.根据权利要求1所述的源极驱动器，其中，放大器还包括连接在第一节点与第二节点之间的第一开关，
第一开关在电荷共享操作期间被导通。
3.根据权利要求2所述的源极驱动器，所述源极驱动器还包括被构造为产生用于停用输出驱动器的第一控制信号和被构造为在电荷共享操作期间使第一开关导通的第二控制信号的控制逻辑。
4.根据权利要求1所述的源极驱动器，其中，在电荷共享操作期间，停用输出驱动器。
5.根据权利要求1所述的源极驱动器，其中，所述多个缓冲器设置在将来自驱动信号从所述多个缓冲器的输出端负反馈到输入端的路径中。
6.根据权利要求5所述的源极驱动器，其中，在电荷共享操作期间第一节点的电压电平和第二节点的电压电平与在正常状态期间所述多个缓冲器的电压电平对应。
7.根据权利要求1所述的源极驱动器，其中，放大器还包括第二电流镜，第二电流镜具有包括第三节点的参考电流路径和包括第四节点的输出电流路径，
在第二电流镜中，参考电流路径的第三节点和输出电流路径的第四节点在电荷共享操作期间彼此电连接。
8.根据权利要求1所述的源极驱动器，其中，放大器还包括偏置器件，
参考电流路径包括具有第一栅极的第一晶体管和具有第二栅极的第二晶体管，第一晶体管和第二晶体管在第一电压与偏置器件之间彼此串联连接，
输出电流路径包括具有第三栅极的第三晶体管和具有第四栅极的第四晶体管，第三晶体管和第四晶体管在第一电压与偏置器件之间彼此串联连接，
第一晶体管的第一栅极连接到第三晶体管的第三栅极，第二晶体管的第二栅极连接到第四晶体管的第四栅极。
9.根据权利要求8所述的源极驱动器，其中，第一节点设置在第一晶体管与第二晶体管之间，第二节点设置在第三晶体管与第四晶体管之间。
10.根据权利要求8所述的源极驱动器，其中，第一节点设置在第二晶体管与偏置器件之间，第二节点设置在第四晶体管与偏置器件之间。
11.根据权利要求8所述的源极驱动器，其中，第一节点设置在第一晶体管与第二晶体管之间或设置在第二晶体管与偏置器件之间，
第二节点设置在第三晶体管与第四晶体管之间或第四晶体管与偏置器件之间。
12.一种源极驱动器，所述源极驱动器包括：
多个缓冲器，每个缓冲器分别包括被构造为放大输入信号的放大器和被构造为将驱动信号输出到数据线的输出驱动器，
其中，放大器包括被构造为接收偏置电压的偏置器件和连接在第一电压与偏置器件之间的第一电流镜，
第一电流镜包括：
第一晶体管和第二晶体管，形成第一参考电流路径并在第一电压与偏置器件之间彼此串联连接；
第三晶体管和第四晶体管，形成第一输出电流路径并在第一电压与偏置器件之间彼此串联连接；以及
第一开关，将第一参考电流路径电连接到第一输出电流路径。
13.根据权利要求12所述的源极驱动器，其中，第一参考电流路径包括：
第一节点，设置在第一晶体管与第二晶体管之间，以及
第二节点，设置在第二晶体管与偏置器件之间，
第一输出电流路径包括设置在第三晶体管与第四晶体管之间的第三节点和设置在第四晶体管与偏置器件之间的第四节点。
14.根据权利要求13所述的源极驱动器，其中，第一开关包括连接到第一节点或第二节点的第一电极，并且还包括连接到第三节点或第四节点的第二电极。
15.根据权利要求13所述的源极驱动器，其中，第一电流镜还包括将第一参考电流路径电连接到第一输出电流路径的第二开关，
第一开关连接在第一节点和第二节点中的一个与第三节点和第四节点中的一个之间，
第二开关连接在第一节点和第二节点中的另一个与第三节点和第四节点中的另一个之间。
16.根据权利要求12所述的源极驱动器，其中，放大器还包括连接在第二电压与偏置器件之间的第二电流镜，
第二电流镜包括：
第五晶体管和第六晶体管，形成第二参考电流路径并在第二电压与偏置器件之间彼此串联连接，
第七晶体管和第八晶体管，形成第二输出电流路径并在第二电压与偏置器件之间彼此串联连接，以及
第二开关，将第二参考电流路径电连接到第二输出电流路径。
17.根据权利要求16所述的源极驱动器，其中，第一电压是电源电压，第二电压是接地电压。
18.根据权利要求16所述的源极驱动器，其中，第二参考电流路径包括设置在第五晶体管与第六晶体管之间的第五节点和设置在第六晶体管与偏置器件之间的第六节点，
第二输出电流路径包括设置在第七晶体管与第八晶体管之间的第七节点和设置在第八晶体管与偏置器件之间的第八节点。
19.根据权利要求18所述的源极驱动器，其中，输出驱动器包括：
第一驱动晶体管，包括连接到第四节点的栅极；
第二驱动晶体管，包括连接到第八节点的栅极；
第一补偿电容器，包括连接到第三节点的电极；
第二补偿电容器，包括连接到第七节点的电极；
第一使能开关，连接在第一驱动晶体管的第四节点与栅极之间；以及
第二使能开关，连接在第二驱动晶体管的第八节点与栅极之间。
20.一种具有反馈路径的源极驱动器的输出缓冲器，所述输出缓冲器包括：
输入器，被构造为接收梯度电压和反馈电压作为输入信号；
放大器，被构造为基于输入信号而执行放大操作，从而产生输出信号，放大器包括连接到第一电压的第一电流镜、连接到第二电压的第二电流镜和连接在第一电流镜与第二电流镜之间的偏置器件，第一电流镜包括设置在第一电流镜内部的至少两个节点；
输出驱动器，被构造为基于放大器的输出信号产生用于驱动数据线的驱动信号，
其中，第一电流镜包括第一开关，第一开关被构造为在电荷共享操作期间将设置在第一电流镜内部的至少两个节点彼此电连接。
21.根据权利要求20所述的输出缓冲器，其中，第二电流镜包括：
至少两个节点，设置在第二电流镜内部；以及
第二开关，被构造为在电荷共享操作期间使设置在第二电流镜内部的至少两个节点彼此电连接。
22.根据权利要求21所述的输出缓冲器，其中，第一电流镜包括具有第一节点的第一参考电流路径和具有第二节点的第一输出电流路径，第二电流镜包括具有第三节点的第二参考电流路径和具有第四节点的第二输出电流路径，
第一开关连接在第一参考电流路径的第一节点与第一输出电流路径的第二节点之间，第二开关连接在第二参考电流路径的第三节点与第二输出电流路径的第四节点之间。
23.根据权利要求20所述的输出缓冲器，在电荷共享操作期间，
停用输出驱动器以断开反馈路径，
将第一开关导通，并且连接到第一开关的至少两个节点的电压电平变得相同。
24.一种包括被构造为驱动多条数据线的缓冲器的源极驱动器的操作方法，所述方法包括：
响应于开始电荷共享操作而使所述多条数据线彼此电连接；
停用缓冲器的输出驱动器；
将设置在缓冲器中的电流镜的参考电流路径的第一节点电连接到电流镜的输出电流路径的第二节点；以及
响应于结束电荷共享操作而断开第一节点与第二节点之间的电连接。
25.根据权利要求24所述的方法，其中，将设置在缓冲器中的电流镜的参考电流路径的第一节点电连接到电流镜的输出电流路径的第二节点的步骤包括在电荷共享操作期间使连接在第一节点与第二节点之间的开关导通。
CN201610552215.3A 2015-07-30 2016-07-13 源极驱动器、输出缓冲器和源极驱动器的操作方法 Active CN106409244B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0108147 2015-07-30
KR1020150108147A KR102287759B1 (ko) 2015-07-30 2015-07-30 출력 버퍼를 포함하는 소스 드라이버, 디스플레이 구동 회로 및 소스 드라이버의 동작방법

Publications (2)

Publication Number Publication Date
CN106409244A true CN106409244A (zh) 2017-02-15
CN106409244B CN106409244B (zh) 2020-08-25

Family

ID=57883315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610552215.3A Active CN106409244B (zh) 2015-07-30 2016-07-13 源极驱动器、输出缓冲器和源极驱动器的操作方法

Country Status (3)

Country Link
US (1) US9979363B2 (zh)
KR (1) KR102287759B1 (zh)
CN (1) CN106409244B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110910800A (zh) * 2018-09-14 2020-03-24 联咏科技股份有限公司 源极驱动器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10730073B2 (en) 2017-02-24 2020-08-04 Stmicroelectronics S.R.L. Electronic circuit, corresponding ultrasound apparatus and method
IT201700021392A1 (it) 2017-02-24 2018-08-24 St Microelectronics Srl Circuito di pilotaggio, apparecchiatura ad ultrasuoni e procedimento corrispondenti
IT201700021364A1 (it) * 2017-02-24 2018-08-24 St Microelectronics Srl Amplificatore operazionale, circuito, apparecchiatura e procedimento corrispondenti
TWI605436B (zh) * 2017-03-21 2017-11-11 奇景光電股份有限公司 源極驅動器與顯示裝置
US10333501B2 (en) * 2017-06-29 2019-06-25 SK Hynix Inc. Buffer circuit and device including the same
JP6944825B2 (ja) * 2017-07-06 2021-10-06 ラピスセミコンダクタ株式会社 出力アンプ及び表示ドライバ
EP3662580A1 (en) * 2017-08-04 2020-06-10 Racyics GmbH Slew-limited output driver circuit
US20190096304A1 (en) * 2017-09-26 2019-03-28 HKC Corporation Limited Display panel and display apparatus using the same
JP2019095545A (ja) * 2017-11-21 2019-06-20 ラピスセミコンダクタ株式会社 表示ドライバ及び半導体装置
JP2021135465A (ja) * 2020-02-28 2021-09-13 深▲セン▼通鋭微電子技術有限公司 駆動回路および表示装置
DE112021003980T5 (de) * 2020-07-31 2023-06-01 Microchip Technology Incorporated Multi-bias-modus-stromzufuhrschaltung, konfigurieren einer multi-bias-modus-stromzufuhrschaltung, berührungserfassungssysteme, die eine multi-bias-modus-stromzufuhrschaltung einschliessen, und zugehörige systeme, verfahren und vorrichtungen
CN116416928B (zh) * 2023-06-08 2023-09-19 惠科股份有限公司 显示装置和电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101237233A (zh) * 2007-01-27 2008-08-06 三星电子株式会社 具有转换速率偏移的输出缓冲器和包括其的源极驱动器
CN101303824A (zh) * 2007-05-11 2008-11-12 三星电子株式会社 源极线驱动器和方法、及包括该源极线驱动器的显示设备
CN101453207A (zh) * 2007-12-06 2009-06-10 奇景光电股份有限公司 输出缓冲器
CN102144254A (zh) * 2008-09-05 2011-08-03 硅工厂股份有限公司 具有抖动开关的放大器及具有该放大器的显示器驱动电路
CN103546140A (zh) * 2012-07-16 2014-01-29 联咏科技股份有限公司 输出缓冲器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699829B1 (ko) * 2004-12-09 2007-03-27 삼성전자주식회사 높은 슬루 레이트를 가지는 액정 표시 장치에 포함된 소스드라이버의 출력 버퍼 및 출력 버퍼의 제어 방법
US7911437B1 (en) 2006-10-13 2011-03-22 National Semiconductor Corporation Stacked amplifier with charge sharing
TWI367473B (en) 2007-07-11 2012-07-01 Novatek Microelectronics Corp Source driver with charge sharing
US20100149171A1 (en) 2008-12-16 2010-06-17 Da-Rong Huang Source driver for driving a panel and related method for controlling a display
JP5363895B2 (ja) 2009-07-23 2013-12-11 ルネサスエレクトロニクス株式会社 信号線駆動回路及び液晶表示装置
KR101651548B1 (ko) * 2010-02-18 2016-09-05 삼성전자주식회사 액정 패널 구동 방법, 이를 구현하는 소스 드라이버 및 액정 표시 장치
JP2012008197A (ja) 2010-06-22 2012-01-12 Renesas Electronics Corp 駆動回路、駆動方法、及び表示装置、
KR101206268B1 (ko) 2010-10-01 2012-11-29 주식회사 실리콘웍스 슬루 레이트가 개선된 소스 드라이버 집적회로
TW201223137A (en) 2010-11-25 2012-06-01 Novatek Microelectronics Corp Operational amplifier and display driving circuit using the same
KR101821560B1 (ko) 2010-12-27 2018-01-25 엘지디스플레이 주식회사 액정 표시장치와 이의 구동방법
US9041353B2 (en) * 2011-08-18 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Battery fuel gauge apparatus
KR102049228B1 (ko) 2013-04-29 2019-11-28 삼성전자 주식회사 전력 소모를 줄일 수 있는 전하 공유 방법과 상기 방법을 수행할 수 있는 장치들

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101237233A (zh) * 2007-01-27 2008-08-06 三星电子株式会社 具有转换速率偏移的输出缓冲器和包括其的源极驱动器
CN101303824A (zh) * 2007-05-11 2008-11-12 三星电子株式会社 源极线驱动器和方法、及包括该源极线驱动器的显示设备
CN101453207A (zh) * 2007-12-06 2009-06-10 奇景光电股份有限公司 输出缓冲器
CN102144254A (zh) * 2008-09-05 2011-08-03 硅工厂股份有限公司 具有抖动开关的放大器及具有该放大器的显示器驱动电路
CN103546140A (zh) * 2012-07-16 2014-01-29 联咏科技股份有限公司 输出缓冲器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110910800A (zh) * 2018-09-14 2020-03-24 联咏科技股份有限公司 源极驱动器

Also Published As

Publication number Publication date
CN106409244B (zh) 2020-08-25
KR102287759B1 (ko) 2021-08-09
KR20170014557A (ko) 2017-02-08
US9979363B2 (en) 2018-05-22
US20170032740A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
CN106409244A (zh) 源极驱动器、输出缓冲器和源极驱动器的操作方法
KR100760696B1 (ko) 플립플롭, 시프트 레지스터 및 액티브 매트릭스형 표시장치
US9472155B2 (en) Gate driver circuit basing on IGZO process
CN105243984B (zh) 移位寄存单元、移位寄存器及移位寄存器的驱动方法
US7522148B2 (en) Source driver, electro-optical device, electronic apparatus, and driving method
JP4960833B2 (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
JP5075051B2 (ja) Ａｂ級増幅回路、及び表示装置
US7880501B2 (en) Integrated circuit devices having level shifting circuits therein
US20160267864A1 (en) Gate driver circuit basing on igzo process
US10210838B2 (en) Voltage level shifting method
JP2009168841A (ja) 演算増幅器及び駆動回路、液晶表示装置の駆動方法
CN1316742C (zh) 电平移动电路、显示装置及便携式终端
CN104885157B (zh) 包括电平移位器的读出放大器
US10157585B2 (en) Overdrive amplifier and semiconductor device
CN106033658A (zh) 显示器装置
CN101577102B (zh) 扫描驱动器
CN108962156A (zh) 半导体装置及数据驱动器
US20090251495A1 (en) Liquid crystal driving circuit
KR101625935B1 (ko) 차지 펌프 회로와 이를 포함하는 장치들
CN114095004B (zh) 驱动电路
US20100321360A1 (en) Differential signal receiving circuit and display apparatus
KR20110011988A (ko) 레벨 시프터 및 이를 이용한 표시 장치
CN115602088A (zh) 源极放大器和包括源极放大器的显示装置
KR100757934B1 (ko) 반도체 메모리의 테스트 모드 버퍼
US6646471B2 (en) Signal transfer circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant