TWI605436B - 源極驅動器與顯示裝置 - Google Patents

Description

源極驅動器與顯示裝置

本發明是有關於一種源極驅動器，且特別是有關於一種改變操作放大器的迴變率來補償阻抗的源極驅動器。

一般來說，顯示裝置包括了顯示面板、閘極驅動器、源極驅動器等元件。顯示面板上具有多條閘極線與多條資料線，閘極線是耦接至閘極驅動器，而資料線則是耦接至源極驅動器。在非顯示區域中源極驅動器是透過多條導線耦接至資料線，但是這些導線的路徑長可能不一致，這使得導線上的阻抗並不相同。為了補償這些阻抗，在一些習知的做法中是在源極驅動器的輸出緩衝器加上電阻，然而這樣的做法只能適用於特定的顯示面板，並不具備適應性。

本發明的實施例提出一種顯示裝置的源極驅動器。源極驅動器包括多個輸出緩衝器，每一個輸出緩衝器包括操作放大器，這些輸出緩衝器是分別電性連接至顯示面板 的多個資料線。源極驅動器包括第一偏壓電路、第二偏壓電路以及多個壓降元件。壓降元件是設置於第一偏壓電路與第二偏壓電路之間。其中兩個壓降元件之間的端點耦接至其中一個輸出緩衝器的操作放大器的偏壓端點。

在一些實施例中，第一偏壓電壓包括第一電晶體，第一電晶體的汲極耦接至第一電晶體的閘極。第二偏壓電路包括第二電晶體，第二電晶體的汲極耦接至第二電晶體的閘極。上述的壓降元件是彼此串聯，並且這些壓降元件的第一端耦接至第一電晶體的閘極，第二端耦接至第二電晶體的閘極。

在一些實施例中，操作放大器包括第三電晶體、差動對、電流鏡、輸出放大器與電容。第三電晶體的閘極耦接至偏壓端點。差動對耦接至第三電晶體。電流鏡耦接至差動對。輸出放大器的輸入端耦接至差動對與電流鏡之間。電容耦接至輸出放大器的輸入端與輸出緩衝器之間。

在一些實施例中，第一偏壓電路還包括以下元件。第四電晶體的汲極耦接至第一電晶體的汲極。第五電晶體的閘極耦接至第四電晶體的閘極以及第五電晶體的汲極。至少一個第六電晶體的閘極耦接至第五電晶體的閘極，源極耦接至第五電晶體的源極。至少一個開關的第一端耦接至第五電晶體的汲極，第二端耦接至第六電晶體的汲極。第一電流源耦接至第五電晶體的汲極。

在一些實施例中，第二偏壓電路還包括以下元件。第七電晶體的其汲極耦接至第二電晶體的汲極。第八電 晶體的閘極耦接至第七電晶體的閘極以及第八電晶體的汲極。第二電流源耦接至第八電晶體的汲極。

在一些實施例中，上述的開關是受控於顯示裝置的時序控制器。

在一些實施例中，上述的壓降元件包括電阻、二極體或電晶體。

以另外一個角度來說，本發明的實施例提出一種顯示裝置，包括顯示面板與上述的源極驅動器。

在本發明提出的源極驅動器與顯示裝置中，可以適應性地調整操作放大器的偏壓，藉此改變迴變率來補償阻抗不同的問題。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧顯示裝置

110‧‧‧顯示面板

120‧‧‧源極驅動器

130‧‧‧閘極驅動器

140‧‧‧時序控制器

Data(1)~Data(n)‧‧‧資料線

OB(1)~OB(n)‧‧‧輸出緩衝器

Out(1)~Out(m)‧‧‧走線

301~308‧‧‧群組

311~322‧‧‧偏壓電路

330‧‧‧邏輯電路

410‧‧‧第一偏壓電路

420‧‧‧第二偏壓電路

430(1)~430(m+1)‧‧‧壓降元件

440‧‧‧操作放大器

441‧‧‧偏壓端點

VDD‧‧‧系統電壓

VSS‧‧‧接地電壓

M1~M58‧‧‧電晶體

SW1、SW2、SW3‧‧‧開關

I₁~I₅‧‧‧電流源

501‧‧‧第一端

502‧‧‧第二端

I_Q‧‧‧電流

610‧‧‧差動對

611、612‧‧‧輸入端

620‧‧‧電流鏡

621‧‧‧第一側

622‧‧‧第二側

630‧‧‧輸出放大器

C1、C2、C3‧‧‧電容

701~708‧‧‧偏壓端點

711、712‧‧‧差動對

721、722‧‧‧電流鏡

731、732‧‧‧輸出放大器

INP‧‧‧正向輸入端

INN‧‧‧反向輸入端

OUT‧‧‧輸出端

[圖1]是根據一實施例繪示顯示裝置的示意圖。

[圖2]是根據一實施例繪示源極驅動器120的輸出緩衝器配置的示意圖。

[圖3]是根據一實施例繪示源極驅動器120的電路配置圖。

[圖4]是根據一實施例繪示偏壓電路提供偏壓的示意圖。

[圖5A]與[圖5B]是根據一實施例繪示第一偏壓電路與第二偏壓電路的電路圖。

[圖6]是根據一實施例繪示操作放大器的方塊示意圖。

[圖7]是根據一實施例繪示操作放大器440的電路圖。

[圖8]是根據另一實施例繪示偏壓電路的電路圖。

關於本文中所使用之『第一』、『第二』、...等，並非特別指次序或順位的意思，其僅為了區別以相同技術用語描述的元件或操作。另外，關於本文中所使用之「耦接」，可指二個元件直接地或間接地作電性連接。也就是說，當以下描述「第一物件耦接至第二物件」時，第一物件與第二物件之間還可設置其他的物件。

圖1是根據一實施例繪示顯示裝置的示意圖。請參照圖1，顯示裝置100包括顯示面板110、源極驅動器120、閘極驅動器130與時序控制器140。顯示裝置100可以實作為電視、筆記型電腦、平板電腦、智慧型手機、或任意形式的螢幕或電子裝置。

顯示面板110的顯示模式可以為邊緣場切換(fringe field switching，FFS)模式、共面切換(in-plane switching，IPS)模式、扭轉向列型(twisted nematic，TN)、垂直配向(vertical alignment，VA)、光學補償彎曲(optically compensated bend，OCB)、有機發光二極體(organic light emitting diode，OLED)或其他適 當模式。在一些實施例中，顯示面板110也可以提供觸控功能。顯示面板110包括了多條閘極線與資料線Data(1)~Data(n)，其中n為正整數。

源極驅動器120與閘極驅動器130是耦接至顯示面板110。在一些實施例中，源極驅動器120及/或閘極驅動器130可以實作在可撓式(flexible)電路板上，例如捲帶承載封裝(Tape Carrier Package，TCP)或晶粒軟模封裝(Chip on Film，COF)上，但本發明並不在此限。

圖2是根據一實施例繪示源極驅動器120的輸出緩衝器配置的示意圖。請參照圖1與圖2，源極驅動器120具有多個輸出緩衝器OB(1)~OB(n)，在此實施例中正整數n為960，但在其他實施例中正整數n也可以為其他數值，本發明並不在此限。在此，輸出緩衝器OB(1)~OB(n)所指的是源極驅動器120上的輸出級(stage)，可包括金屬接墊(pad)或不包括金屬接墊。從圖2可以看出，輸出緩衝器OB(1)~OB(n)是從源極驅動器120的下方，以逆時針的方向依序配置，因此當輸出緩衝器OB(1)~OB(n)透過走線耦接至資料線Data(1)~Data(n)時會有不同的路徑長。值得一提的是，圖2中輸出緩衝器OB(1)~OB(n)的配置僅是一範例，本發明並不限制輸出緩衝器OB(1)~OB(n)要如何配置在源極驅動器120上。

圖3是根據一實施例繪示源極驅動器120的電路配置圖。請參照圖2與圖3，在此實施例中輸出緩衝器OB(1)~OB(n)被分為多個群組301~308，而每個群組 301~308中有部分的輸出緩衝器OB(1)~OB(n)。源極驅動器120還具有偏壓電路311~322與邏輯電路330。每個群組會對應至兩個偏壓電路，例如群組301是對應至偏壓電路311、312，群組302是對應至偏壓電路312、313，群組303是對應至偏壓電路314、315，以此類推。每個群組所對應的兩個偏壓電路是用以提供偏壓給該群組，而邏輯電路330會傳送訊號給偏壓電路311~322，藉此控制提供給群組的偏壓。

值得注意的是，圖3中的配置僅是一範例，在其他實施例中也可以將輸出緩衝器OB(1)~OB(n)分為更多或更少的群組，或者不分為群組。此外，圖3中偏壓電路的配置位置僅為示意，本發明不限制圖3中各元件的配置位置。

具體來說，圖4是根據一實施例繪示偏壓電路提供偏壓的示意圖。圖4中繪示了輸出緩衝器OB(1)~OB(m)，其是分別耦接至走線Out(1)~Out(m)，其中走線Out(1)~Out(m)是分別電性連接至圖1的資料線Data(1)~Data(m)，m為小於n的正整數。在圖4的實施例中，輸出緩衝器OB(1)~OB(m)是屬於同一個群組，而第一偏壓電路410與第二偏壓電路420是對應至該群組的兩個偏壓電路。例如，請參照圖3與圖4，輸出緩衝器OB(1)~OB(m)可屬於群組301，而第一偏壓電路410為偏壓電路311，並且第二偏壓電路420為偏壓電路312。然而，本發明並不限於上述例子，圖4中的配置可適用於任意兩個偏壓電路以及相對應的輸出緩衝器。

每一個輸出緩衝器OB(1)~OB(m)都包括一個操作放大器。第一偏壓電路410與第二偏壓電路420之間設置有壓降元件430(1)~430(m+1)。第一偏壓電路410與第二偏壓電路420之間會有電位差，因此每個壓降元件430(1)~430(m+1)的兩端都會有分壓。在此實施例中，壓降元件430(1)~430(m+1)為電阻，並且每個電阻的電阻值都相同，因此每個壓降元件430(1)~430(m+1)上的分壓都相同。然而，在其他實施例中壓降元件430(1)~430(m+1)也可為二極體或者是二極體接法的電晶體，並且/或者每個壓降元件430(1)~430(m+1)上的分壓也可以不相同，本發明並不在此限。此外，壓降元件430(1)~430(m+1)中兩個壓降單元之間的端點會耦接至一個輸出緩衝器中操作放大器的偏壓端點。例如，壓降元件430(2)與壓降元件430(3)之間的端點會耦接至輸出緩衝器OB(2)中操作放大器440的偏壓端點441。輸出不同的偏壓至操作放大器的偏壓端點，可使得操作放大器有不同的迴變率(slew rate)，在此實施例中每個輸出緩衝器OB(1)~OB(m)中的操作放大器都會得到不同的偏壓，因此每個操作放大器的迴變率都不相同，而不同的迴變率可用來補償不同的阻抗。如此一來，相較於習知技術，在圖4中不需要在每個操作放大器的輸出端都設置電阻。然而，本發明並不受限於上述優點，在其他實施例中除了透過不同的偏壓產生不同的迴變率以外，也可以在每個操作放大器的輸出端都再設置電阻，本發明並不在此限。另一方面，在圖4中壓降元件430(1)~430(m+1)的數目 是大於輸出緩衝器OB(1)~OB(m)的個數，但在其他實施例中壓降元件430(1)及/或壓降元件430(m+1)也可省略，或者壓降元件430(1)~430(m+1)也可以有不同的連接方式，只要透過壓降元件產生不同的偏壓給不同的操作放大器，皆在本發明的精神當中。

圖5A是根據一實施例繪示第一偏壓電路與第二偏壓電路的電路圖。請參照圖5，在此實施例中，第一偏壓電路410包括電晶體M1，電晶體M1的汲極與閘極彼此耦接。另外，第二偏壓電路420具有電晶體M2，電晶體M2的汲極與閘極也彼此耦接。壓降元件430(1)~430(m+1)是彼此串聯並具有第一端501與第二端502。第一端501是耦接至電晶體M1的閘極，而第二端502是耦接至電晶體M2的閘極。在此實施例中，電晶體M1的源極是耦接至系統電壓V_DD，因此第一端501上的電位為V_DD+V_gs1，其中V_gs1為電晶體M1的閘極至基底之間的電壓。另一方面，電晶體M2的源極也是耦接至系統電壓V_DD，因此第二端502上的電位是V_DD+V_gs2，其中V_gs2為電晶體M2的閘極至基底之間的電壓。假設每個壓降元件430(1)~430(m+1)的電阻值都相同，則在第k個壓降元件與第k+1個壓降元件之間的電位可表示為以下方程式(1)，其中k為小於等於m的正整數。

如此一來，可產生多個不同的偏壓給不同的操作放大器。更進一步來說，藉由控制流經電晶體M1的電流的大小便可以改變電壓V_gs1，進而改變第k個壓降元件與第 k+1個壓降元件之間的電位。具體來說，第一偏壓電路410中還具有電晶體M4、M5、至少一個電晶體M6，開關SW1與電流源I₁。電流源I₁是由邏輯電路330所控制或提供。電晶體M4的汲極耦接至電晶體M1的汲極。電晶體M5的閘極與汲極彼此耦接，並且耦接至電晶體M4的閘極。電晶體M6的閘極耦接至電晶體M5的閘極，源極耦接至電晶體M5的源極。電晶體M6的汲極與電晶體M5的汲極之間設置有開關SW1；若電晶體M6的數目大於1，則每兩個電晶體M6的汲極之間也會設置有開關SW1。換言之，至少一個開關SW1的第一端是耦接至電晶體M5的汲極，第二端是耦接至電晶體M6的汲極。開關SW1可為P型金氧半場效電晶體(P-type Metal Oxide Semiconductor Field Effect Transistor，PMOS)或是NMOS，本發明並不在此限。電流源I₁則耦接至電晶體M5的汲極。開關SW1是由圖1的時序控制器140或源極驅動器120所控制，當開關SW1導通時，等效來說電晶體M5通道的寬度長度比值會增加。由於電流源I₁上的電流大小固定，因此當開關SW1導通時會降低流經電晶體M5的電流，降低電晶體M5閘極的電位，進而可以降低流經電晶體M4的電流的大小。換言之，透過導通/截止開關SW1便可以改變電壓V_gs1。

另一方面，第二偏壓電路420還包括電晶體M7、M8與電流源I₂。電晶體M7的汲極耦接至電晶體M2的汲極。電晶體M8的閘極與汲極彼此耦接，並耦接至電晶體M7的閘極。電流源I₂則耦接至電晶體M8的汲極。在此實施 例中，電流源I₂是由邏輯電路330所控制或提供。在一些實施例中，電晶體M8也可以再並聯一或多個電晶體以等效地改變通道的寬度長度比。

圖6是根據一實施例繪示操作放大器的方塊示意圖。請一起參照圖5A與圖6，在此以操作放大器440為例子說明偏壓如何改變迴變率。操作放大器440包括電晶體M3、差動對610、電流鏡620、輸出放大器630與電容C1。電晶體M3的閘極耦接至偏壓端點441以作為一個電流源並提供電流I_Q，在此例子中電晶體M3為PMOS。差動對610耦接至電晶體M3的汲極，差動對610具有兩個輸入端611、612。電流鏡620具有第一側621與第二側622，兩者皆耦接至差動對610。輸出放大器630的輸入端耦接至差動對610與電流鏡620之間。輸出放大器630是作為一個反向放大器，電容C1耦接至輸出放大器630的輸入端與輸出端之間，用以作為米勒(miller)補償，電容C1也可以被稱為米勒電容。迴變率指的是操作放大器440的輸出電壓隨時間改變的斜率。當輸入端611與輸入端612上的差動訊號太大時，電晶體M3所提供的電流I_Q將會幾乎全部地流向第一側621或第二側622，在此假設電流I_Q幾乎流向第一側621。由於電流鏡620的電流複製作用，因此第二側622上的電流大小會相同於電流I_Q的大小，而第二側622上的電流幾乎完全通過電容C1，因此電容C1上的最大電流便是I_Q，無法再提高。由於操作放大器440的輸出電壓變化就是電容C1上的電壓變化，因此迴變率可以表示為以下方程式(2)。

其中SR代表迴變率。V_o(t)表示操作放大器440的輸出電壓，t代表時間。V_c1(t)表示電容C1兩端之間的電壓。i_c1,max表示流經電容C1的最大電流。方程式(2)中的C1同時也表示電容C1的電容量。根據以上所分析的，當改變偏壓端點441上的電位時會改變電流I_Q，進而改變操作放大器440的迴變率。

在圖5A的例子中電流鏡是由NMOS所組成，但在其他的實施例中電流鏡也可由PMOS所組成。舉例來說，請參照圖5B，第一偏壓電路410包括電晶體M9~M12、開關SW2、電流源I₃。電流源I₃是由邏輯電路330所控制或提供。電晶體M9的閘極與汲極彼此耦接，並且耦接至第一端501。電晶體M10的汲極耦接至電晶體M9的汲極。電晶體M11的閘極與汲極彼此耦接，並且耦接至電晶體M10的閘極。電晶體M12的閘極耦接至電晶體M11的閘極，源極耦接至電晶體M11的源極。電晶體M12的汲極與電晶體M11的汲極之間設置有開關SW2；若電晶體M12的數目大於1，則每兩個電晶體M12的汲極之間也會設置有開關SW2。換言之，至少一個開關SW2的第一端是耦接至電晶體M11的汲極，第二端是耦接至電晶體M12的汲極。開關SW2可為PMOS或是NMOS，本發明並不在此限。電流源I₃則耦接至電晶體M11的汲極。開關SW2是由圖1的時序控制器140或源極驅動器120所控制，當開關SW2導通時，等效來說電晶體M11通道的寬度長度比值會增加。另一方面，第二偏壓電 路420還包括電晶體M13、M14、M15與電流源I₄。電晶體M13的閘極與汲極彼此耦接，並且耦接至第二端502。電晶體M14的汲極耦接至電晶體M13的汲極。電晶體M15的閘極與汲極彼此耦接，並耦接至電晶體M14的閘極。電流源I₄則耦接至電晶體M15的汲極，電流源I₄是由邏輯電路330所控制或提供。在一些實施例中，電晶體M15也可以再並聯一或多個電晶體以等效地改變通道的寬度長度比。然而，本領域具有通常知識者當可根據圖5A中的操作來理解圖5B中的操作，在此不再贅述。

請參照圖5B與圖6，當使用PMOS來實作電流鏡時，電晶體M3可為NMOS，此變化並不影響上述對於差動對610、電流鏡620、輸出放大器630與電容C1的描述，因此並不再重複贅述。

圖7是根據一實施例繪示操作放大器440的電路圖。請參照圖7，在此實施例中操作放大器440同時具有PMOS組成的電流鏡以及NMOS組成的電流鏡。具體來說，操作放大器440包括差動對711、712、電流鏡721、722、輸出放大器731、732與電容C2、C3。PMOS電晶體M16的源極耦接至系統電壓VDD，閘極耦接至偏壓端點701。差動對711包括PMOS電晶體M18、M19，其中電晶體M18、M19的源極都耦接至電晶體M16的汲極，電晶體M18的閘極耦接至反向輸入端INN，電晶體M19的閘極耦接至正向輸入端INP。差動對712包括NMOS電晶體M20、M21，電晶體M20、M21的源極耦接至電晶體M17的汲極，電晶體M20 的閘極耦接至反向輸入端INN，電晶體M21的閘極耦接至正向輸入端INP。電晶體M17的閘極耦接至偏壓端點702，源極耦接至接地電壓VSS。

電流鏡721包括PMOS電晶體M22~M25。電晶體M22的源極耦接至系統電壓VDD，汲極耦接至電晶體M20的汲極，閘極耦接至電晶體M23的閘極。電晶體M24的源極耦接至電晶體M22的汲極，汲極耦接至電晶體M22的閘極，閘極耦接至電晶體M25的閘極。電晶體M23的源極耦接至系統電壓VDD。電晶體M25的源極耦接至電晶體M23的汲極以及電晶體M21的汲極，閘極耦接至偏壓端點705。NMOS電晶體M26的閘極耦接至偏壓端點703，汲極耦接至電晶體M24的汲極。PMOS電晶體M27的閘極耦接至偏壓端點704，源極耦接至電晶體M24的汲極，汲極耦接至電晶體M26的源極。NMOS電晶體M28的閘極耦接至偏壓端點706，汲極耦接至電晶體M25的汲極。電晶體M29的閘極耦接至偏壓端點707，源極耦接至電晶體M25的汲極，汲極耦接至電晶體M28的源極。電流鏡722包括NMOS電晶體M30~M33。電晶體M30的汲極耦接至電晶體M27的汲極，源極耦接至電晶體M18的汲極和電晶體M32的汲極。電晶體M32的閘極耦接至電晶體M30的汲極以及電晶體M33的閘極。電晶體M31的汲極耦接至電晶體M29的汲極，閘極耦接至偏壓端點708，源極耦接至電晶體M19的汲極。電晶體M33的汲極耦接至電晶體M31的源極，源極耦接至電晶體M32的源極並耦接至接地電壓VSS。

輸出放大器731包括PMOS電晶體M34，其源極耦接至系統電壓VDD，閘極耦接至電晶體M25的汲極。電容C2的兩端分別耦接至電晶體M34的閘極與汲極。輸出放大器732包括NMOS電晶體M35，其源極耦接至接地電壓VSS，閘極耦接至電晶體M31的汲極。電容C3的兩端分別耦接至電晶體M35的閘極和汲極。操作放大器440的輸出端OUT則耦接至電晶體M34的汲極與電晶體M35的汲極。此外，輸出端OUT也耦接至反向輸入端INN，換言之操作放大器440可做為電壓追隨器。

請參照圖4與圖7，偏壓端點701~708都需要給一個偏壓，偏壓端點701~708中的任何一個偏壓端點都可以是圖4中的偏壓端點441。或者，在一些實施例中，對於每一個偏壓端點701~708，第一偏壓電路410與第二偏壓電路420之間都有對應的壓降元件430(1)~430(m+1)，藉此每個偏壓端點701~708都可以施加適當的偏壓。

圖8是根據另一實施例繪示偏壓電路的電路圖。圖8與圖5A(或圖5B)不同之處在於，圖8中的第一偏壓電路410可以提供多於一個偏壓。具體來說，請參照圖8，電流源I₅是由圖3的邏輯電路330所控制或提供。電晶體M36的閘極與汲極彼此耦接，並且耦接至電流源I₅。電晶體M38的閘極與汲極彼此耦接，並且耦接至電晶體M36的源極。至少一個電晶體M40會與電晶體M38並聯，藉此增加電晶體M38的等效通道寬度。電晶體M40的汲極耦接至電晶體M38的汲極，源極耦接至電晶體M38的源極(耦接至接 地電壓VSS)，閘極耦接至開關SW3的一端，開關SW3的另一端則耦接至電晶體M38的汲極。開關SW3是由圖1的時序控制器140所控制。電晶體M39的源極耦接至接地電壓VSS，閘極耦接至電晶體M38的閘極。電晶體M37的源極耦接至電晶體M39的汲極，閘極耦接至電晶體M36的閘極。電晶體M41的閘極與汲極彼此耦接，並且耦接至電晶體M37的汲極。電晶體M42的源極耦接至系統電壓VSS，閘極與汲極彼此耦接並且耦接至電晶體M41的源極。電晶體M43的源極耦接至系統電壓VSS，汲極耦接至電晶體M44的源極。電晶體M44的閘極耦接至電晶體M41的閘極。電晶體M45的閘極與汲極彼此耦接並耦接至電晶體M44的汲極。電晶體M46的源極耦接至接地電壓VSS，閘極與汲極彼此耦接並耦接至電晶體M45的源極。電晶體M47的源極耦接至接地電壓VSS，閘極耦接至電晶體M46的閘極。電晶體M48的源極耦接至電晶體M47的閘極，閘極耦接至電晶體M45的閘極。電晶體M49的閘極與汲極彼此耦接並耦接至電晶體M48的汲極。電晶體M50的源極耦接至系統電壓VSS，閘極與汲極彼此耦接並耦接至電晶體M49的源極。電晶體M51的源極耦接至系統電壓VDD，閘極耦接至電晶體M50的閘極。電晶體M52的源極耦接至電晶體M51的汲極，閘極耦接至電晶體M49的閘極。電晶體M53的閘極與汲極彼此耦接，並且耦接至電晶體M52的汲極。電晶體M54的源極耦接至接地電壓VSS，閘極與汲極彼此耦接並耦接至電晶體M53的源極。電晶體M55的閘極耦接至電晶體M45 的閘極。電晶體M56的源極耦接至接地電壓VSS，汲極耦接至電晶體M55的源極。電晶體M57的閘極與汲極彼此耦接，並耦接至電晶體M55的汲極。電晶體M58的源極耦接至系統電壓VDD，閘極與汲極彼此耦接並耦接至電晶體M57的源極。

請參照圖7與圖8，電晶體M50的閘極是耦接至偏壓端點701，電晶體M46的閘極是耦接至偏壓端點702，電晶體M53的閘極是耦接至偏壓端點703，電晶體M57的閘極耦接至偏壓端點704。值得注意的是，藉由控制開關SW3導通的數目，可以控制圖8中各個電流鏡的電流大小，藉此可以改變偏壓端點701~704上的電位。在圖7中當偏壓端點701~707中的任何一個偏壓端點上的電位改變時，都會改變流經電容C2及/或電容C3上的電流，進而改變迴變率。然而，本發明並不限制要改變哪一個偏壓端點上的電位，也不限制要改變多少個偏壓端點上的電位。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

410‧‧‧第一偏壓電路

420‧‧‧第二偏壓電路

430(1)~430(m+1)‧‧‧壓降元件

440‧‧‧操作放大器

441‧‧‧偏壓端點

OB(1)~OB(m)‧‧‧輸出緩衝器

Out(1)~Out(m)‧‧‧走線

Claims (10)

1. 一種顯示裝置的源極驅動器，該源極驅動器包括多個輸出緩衝器，每一該些輸出緩衝器包括一操作放大器，該些輸出緩衝器是分別電性連接至一顯示面板的多個資料線，該源極驅動器包括：一第一偏壓電路；一第二偏壓電路；以及多個壓降元件，設置於該第一偏壓電路與該第二偏壓電路之間，其中該些壓降元件的其中之二之間的一端點耦接至該些輸出緩衝器的其中之一的該操作放大器的一偏壓端點。
2. 如申請專利範圍第1項所述之源極驅動器，其中該第一偏壓電壓包括一第一電晶體，該第一電晶體的汲極耦接至該第一電晶體的閘極，該第二偏壓電路包括一第二電晶體，該第二電晶體的汲極耦接至該第二電晶體的閘極，其中該些壓降元件是彼此串聯，並且該些壓降元件的第一端耦接至該第一電晶體的該閘極，該些壓降元件的第二端耦接至該第二電晶體的該閘極。
3. 如申請專利範圍第2項所述之源極驅動器，其中該些輸出緩衝器的該其中之一的該操作放大器包括： 一第三電晶體，其閘極耦接至該偏壓端點；一差動對，耦接至該第三電晶體；一電流鏡，耦接至該差動對；一輸出放大器，其輸入端耦接至該差動對與該電流鏡之間；以及一電容，耦接至該輸出放大器的輸入端與輸出緩衝器之間。
4. 如申請專利範圍第3項所述之源極驅動器，其中該第一偏壓電路還包括：一第四電晶體，其汲極耦接至該第一電晶體的汲極；一第五電晶體，其閘極耦接至該第四電晶體的閘極以及該第五電晶體的汲極；至少一第六電晶體，其閘極耦接至該第五電晶體的該閘極，源極耦接至該第五電晶體的源極；至少一開關，其第一端耦接至該第五電晶體的該汲極，第二端耦接至該至少一第六電晶體的汲極；以及一第一電流源，耦接至該第五電晶體的該汲極。
5. 如申請專利範圍第4項所述之源極驅動器，其中該第二偏壓電路還包括：第七電晶體，其汲極耦接至該第二電晶體的汲極；第八電晶體，其閘極耦接至該第七電晶體的閘極以及該第八電晶體的汲極；以及 一第二電流源，耦接至該第八電晶體的汲極。
6. 如申請專利範圍第4項所述之源極驅動器，其中該至少一開關是受控於該顯示裝置的一時序控制器。
7. 如申請專利範圍第1項所述之源極驅動器，其中該些壓降元件包括電阻、二極體或電晶體。
8. 一種顯示裝置，包括：一顯示面板，包括多條資料線；以及一源極驅動器，包括：多個輸出緩衝器，每一該些輸出緩衝器包括一操作放大器，該些輸出緩衝器是分別電性連接至該些資料線；一第一偏壓電路；一第二偏壓電路；以及多個壓降元件，設置於該第一偏壓電路與該第二偏壓電路之間，其中該些壓降元件的其中之二之間的一端點耦接至該些輸出緩衝器的其中之一的該操作放大器的一偏壓端點。
9. 如申請專利範圍第8項所述之顯示裝置，其中該第一偏壓電壓包括一第一電晶體，該第一電晶體的 汲極耦接至該第一電晶體的閘極，該第二偏壓電路包括一第二電晶體，該第二電晶體的汲極耦接至該第二電晶體的閘極，其中該些壓降元件是彼此串聯，並且該些壓降元件的第一端耦接至該第一電晶體的閘極，該些壓降元件的第二端耦接至該第二電晶體的閘極。
10. 如申請專利範圍第9項所述之顯示裝置，其中該些輸出緩衝器的該其中之一的該操作放大器包括：一第三電晶體，其閘極耦接至該偏壓端點；一差動對，耦接至該第三電晶體；一電流鏡，耦接至該差動對；一輸出放大器，其輸入端耦接至該差動對與該電流鏡之間；以及一電容，耦接至該輸出放大器的輸入端與輸出緩衝器之間。