TWI392233B - 具有高驅動能力之輸出緩衝器 - Google Patents

具有高驅動能力之輸出緩衝器 Download PDF

Info

Publication number
TWI392233B
TWI392233B TW098111364A TW98111364A TWI392233B TW I392233 B TWI392233 B TW I392233B TW 098111364 A TW098111364 A TW 098111364A TW 98111364 A TW98111364 A TW 98111364A TW I392233 B TWI392233 B TW I392233B
Authority
TW
Taiwan
Prior art keywords
transistor
source
drain
coupled
current
Prior art date
Application number
TW098111364A
Other languages
English (en)
Other versions
TW201027916A (en
Inventor
Chien Hung Tsai
jia hui Wang
Jing Chuan Qiu
Chen Yu Wang
Original Assignee
Himax Tech Ltd
Ncku Res & Dev Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Himax Tech Ltd, Ncku Res & Dev Foundation filed Critical Himax Tech Ltd
Publication of TW201027916A publication Critical patent/TW201027916A/zh
Application granted granted Critical
Publication of TWI392233B publication Critical patent/TWI392233B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)

Description

具有高驅動能力之輸出緩衝器
本發明是關於一種輸出緩衝器，且特別是關於一種具有雙重充電/放電路徑以加強其驅動能力之輸出緩衝器。
很多種電子產品都具有顯示裝置，如電視、膝上型電腦、監視器以及行動通訊終端。顯示裝置要求輕薄以降低其電子裝置的體積與製造成本，為滿足這些要求，各種平面顯示器(Flat Panel Displays,FPDs)已經被發展來取代傳統的冷陰極管。
液晶顯示器(liquid crystal display,LCD)是平面顯示器的其中一種，在液晶顯示裝置中，源極驅動器扮演重要的角色，用來將數位影像資料轉換為驅動電壓以及傳送驅動電壓至液晶顯示器的顯示面板上的畫素。
圖1繪示傳統的源極驅動器中的輸出緩衝器100，輸出緩衝器100包括一輸入級110，一電流源以及一輸出級120。輸入級110包括電晶體N1~N4，電晶體N1~N4組成差動對，差動對可經由其輸入端Vin+、Vin-接收差動輸入信號。電晶體N5所形成的電流源提供一偏壓電流至輸入級110。輸出級120包括電晶體N6~N9，根據輸入端Vin+、Vin-的差動信號在輸出端Vout輸出一輸出電壓。
輸出緩衝器100的輸出端Vout耦接至輸入端Vin-以作為一個單位增益(unit-gain)緩衝器使用，當輸入端Vin+、Vin-上的差動信號相等時，輸出緩衝器100處於靜態狀態；當輸出緩衝器100處於暫態狀態時，其可處於充電狀態或放電狀態。當輸入端Vin＋的信號高於輸入端Vin-的信號時，輸出緩衝器100會處於充電狀態以拉高輸出端Vout的電壓。在充電狀態期間，流經電晶體N1、N3的電流會相對高於流經電晶體N2、N4的電流，以致於映射電晶體N3的電流而流經電晶體N8的充電電流Ich 會上升以快速拉高輸出端Vout的電壓。
若輸入端Vin-的信號高於輸入端Vin+的信號，輸出緩衝器100會處於放電狀態。在放電狀態期間，流經電晶體N2、N4的電流會相對高於流經電晶體N1、N3的電流，以致於映射電晶體N4的電流而流經電晶體N9的充電電流會變大，且因此映射電晶體N6的電流的放電電流Idisch 會上升以快速降低輸出端Vout的電壓。
然而，隨著顯示面板的尺寸愈來愈大，驅動顯示面板所需要的充電電流Ich 與放電電流Idisch 也就愈大。
有鑑於此，本發明提出一種具有充電/放電雙重路徑的輸出緩衝器，可用以增加其驅動能力。
本發明提出一種適用於源極驅動器的輸出緩衝器，上述驅動緩衝器包括一第一差動輸入級，一主輸出及以及一次輸出級。第一差動輸入級經由第一輸入端與第二輸入端分別接收一第一輸入信號與一第二輸入信號。第一差動輸入級根據第第一輸入信號與第二輸入信號分別感應產生第一電流與第二電流。主輸出級包括一第一輸出級與一第二輸出級，第一輸出級根據第一輸入信號與第二輸入信號提供至少一第一位準電壓，第二輸出級在第一位準電壓的控制下，將輸出緩衝器的輸出端驅動至一目標位準，其中輸出緩衝器的輸出端耦接於輸出緩衝器的第一輸入端。次輸出級包括比較器與第三輸出級。比較器比較第一電流與第二電流並據以產生一控制電壓。第三輸出級在控制信號的控制下將輸出緩衝器的輸出端驅動至目標位準。
在本發明之一實施例中，上述第一輸出級包括一位準調整電路以及一偏壓電路。位準調整電路根據由第一電流或第二電流映射而得之一第一位準電流產生該第一位準電壓，偏壓提供電路根據第二電流提供一第一偏壓電壓以控制位準調整電路。
在本發明一實施例中，上述次輸出級包括一第一比較電路與一第二比較電路，其中第二比較電路具有與第一比較電路不同的驅動能力。第一比較電路比較第一電流與第二電流並藉此產生一第一控制電壓以控制第三輸出級。第二比較電路比較第一電流與第二電流並藉此產生一第二控制電壓以控制第三輸出級。
在本發明一實施例中，上述輸出緩衝器更包括一第二差動輸入級。第二差動輸入級分別經由第一輸入端與第二輸入端接收第一輸入信號與第二輸入信號。第二差動輸入級根據第一輸入信號與第二輸入信號分別感應產生第三電流與第四電流。位準調整電路進一步根據與第三電流或第四電流映射之第一位準電流產生第一位準電壓。偏壓提供電路更基於第四電流提供一第二偏壓電壓以控制位準調整電路。
綜合上述，本發明提供一種具有複數個輸出級之輸出緩衝器以增強其驅動能力，為避免輸出緩衝器的輸出電壓擺幅不穩定，每一個輸出級都應該被適當的控制。在主輸出級中，由第一偏壓電壓所偏壓的位準調整電路會根據第一輸入信號與第二輸入信號的變化產生第一位準電壓以控制第二輸出級。在次輸出級中，比較器根據第一差動輸入級所感應產生的電流產生控制電壓以控制第三輸出級。主輸出級與此輸出級提供充電/放電雙重路徑，使得輸出緩衝器可藉由動態電流的增加而增強其驅動能力。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
下面將參考附圖詳細闡述本發明的實施例，附圖舉例說明了本發明的示範實施例，其中相同標號指示同樣或相似的元件。
圖2為根據本發明一實施例之輸出緩衝器。請參照圖2，輸出緩衝器200包括差動輸入級210、主輸出級220以及次輸出級230。差動輸入級210可由P型差動對、N型差動對或軌對軌式差動輸入對組成以分別經由第一輸入端Vin -與第二輸入端Vin +接收一第一信號與一第二信號。根據第一輸入信號與第二輸入信號的變化，差動輸入級210可感應產生動態電流。
主輸出級220包括由偏壓提供電路221a與位準調整電路221b所組成之第一輸出級221與第二輸出級222。偏壓提供電路221a根據差動輸入級220所感應產生的電流之一提供一第一偏壓電壓Vb1至位準調整電路221b。在本發明另一實施例中，第一偏壓電壓Vb1亦可由外部提供。位準調整電路221b根據差動輸入級210所感應產生的電流提供至少一第一位準電壓以控制第二輸出級222，以將輸出端Vout驅動至一目標位準。而在本實施例中，輸出緩衝器200為一單位增益緩衝器，輸出緩衝器200的輸出端Vout會耦接輸出緩衝器200的第一輸入端Vin-。次輸出級230包括比較器231以及第三輸出級233，其中比較器231用以比較差動輸入級210所感應產生的電流，並藉此產生一控制電壓以控制第三輸出級233去驅動輸出端Vout至目標位準，其中此次輸出級230可協助主輸出級220來增加輸出緩衝器200的充電與放電速度。
在本發明一實施例中，當第一輸入端Vin-與第二輸入端Vin+所分別接收的第一輸入信號與第二輸入信號實質上相等時，輸出緩衝器200會處於靜態狀態。此外，輸出緩衝器200會根據第一輸入端Vin-與第二輸入端Vin+之間的信號差處於動態狀態，即充電狀態或放電狀態。
當輸出緩衝器200處於動態狀態時，由第一偏壓電壓Vb1所驅動的位準調整電路221b會提供第一位準電壓至第二輸出級222以動態調整第二輸出級222去將輸出端Vout的電位驅動至目標位準。同時在動態狀態下，比較器231會藉由比較上述感應產生的電流產生控制電壓至第三輸出級233，使第三輸出級233去驅動輸出端Vout至目標位準。由於輸出緩衝器200具有雙重路徑以對輸出端Vout進行充電/放電，因此可增強其驅動能力。值得注意的是，動態狀態是根據第一輸入信號與第二輸入信號來決定其處於充電狀態或放電狀態。當輸出緩衝器200處於靜態狀態時，第二輸出級230可不啟動以降低功率消耗。接下來的實施例將進一步說明輸出緩衝器200的電路與其操作細節。
圖3為根據圖2實施例之輸出緩衝器200之電路圖。請參照圖3，差動輸入級210包括電晶體M1~M4、MC1，其中電晶體M1、M2組成一N型差動輸入對。電晶體MC1係如同一電流源，用以提供第一偏壓電流Ib1。差動輸入級210會根據第一輸入端Vin-與第二輸入端Vin+所接收之第一信號與第二信號感應產生第一電流In1與第二電流In2，其中第一電流In1與第二電流In2的和會近似於第一偏壓電流Ib1。
主輸出級220的第一輸出級221包括電晶體M5~M8，偏壓提供電路221a是由自偏壓電晶體MB1所組成，而位準調整電路221b則是由電晶體M13所組成。電晶體M5映射於第一電流In1以在端點V1產生第一位準電流IL1，而電晶體M6則映射於第二電流In2以產生一第一映射電流Im1，第一映射電流Im1流經電晶體M6。當映射於第二電流In2的第一映射電流Im1流經電晶體MB1時，自偏壓電晶體MB1會基於第二電流In2提供第一偏壓電壓Vb1。
當第一映射電流Im1流經電晶體M7時，電晶體M8映射第一映射電流Im1以在端點V2產生第一位準電流IL1，其中端點V2上的第一位準電流IL1是源自於第二電流In2。位準調整電流221b由電晶體M13組成，會根據映射於第一電流In1或第二電流In2之第一位準電流IL1，分別在端點V1與V2產生第一位準電壓與第二位準電壓。由於當電晶體M13導通時，端點V1與V2是處於相同電流路徑，因此符號“IL1”是被用來表示端點V1、V2所感應產生的電流。
主輸出級220中之第二輸出級222包括電晶體MO1與MO2，電晶體MO1與MO2的導通狀態(ON/OFF state)是由端點V1、V2上的第一位準電壓與第二位準電壓所決定。藉此，當電晶體MO1導通時，第二輸出級222會產生一充電電流，當電晶體MO2導通時，第二輸出級222會產生放電電流，因此第二輸出級會在位準調整電路221b所提供的位準電壓控制下驅動輸出端Vout。
次輸出級230的比較器231包括比較電路231a與231b，比較電路231a包括電晶體M9與M10。電晶體M3、M9形成一電流鏡結構，用以在端點V3產生映射於第一電流In1之電流，而電晶體M7、M10形成一電流鏡結構，用以在端點V3形成映射於第二電流In2之電流。比較電路231a根據端點V3所感應產生的電流，在端點V3產生第一控制電壓。此外，比較電路231b包括電晶體M11、M12。同樣的，比較電路231b根據在端點V4所感應產生的電流，在端點V4產生第二控制電壓，其中在端點V4所感應產生的電流映射於第一電流In1或第二電流In2的電流。比較電路231a與231b具有不同的驅動能力，可藉由電晶體的通道長寬比例(width-to-length ratio)設計來實現。
次輸出級230的第三輸出級233包括電晶體MO3與MO4，電晶體MO3與MO4的導通狀態(ON/OFF state)是由端點V3、V4上的第一控制電壓與第二控制電壓所決定。藉此，當電晶體MO3導通時，第三輸出級233會產生充電電流，當電晶體MO4導通時，第三輸出級233會產生放電電流，因此第二輸出級222會在比較電路231a與231b所提供的控制電壓控制下驅動輸出端Vout至目標位準。
當第一輸入端Vin-的輸入電壓(即第一輸入信號)小於第二輸入端Vin+的輸入電壓(即第二輸入信號)時，輸出緩衝器200會處於充電狀態以拉高輸出端Vout的電壓。也就是說，流經電晶體M2、M4的第二電流In2會大於流經電晶體M1、M3的第一電流]In1。在主輸出級220中，流經電晶體M6且映射於第二電流In2的第一映射電流Im1會變大，使自偏壓電晶體MB1可以提供高電壓位準的第一偏壓電壓Vb1以導通電晶體M13或將電晶體M13偏壓到線性區。同時，流經電晶體M8且映射於第一映射電流Im1的第一位準電流IL1會變大以降低端點V1、V2上的電壓。第二輸出級222中的電晶體MO1會導通以提供充電電流，然後拉高輸出端Vout端的電壓。
此外，在第二輸出級230中，由於第二電流In2大於第一電流In1，比較電路231a在端點V3所提供的第一控制電壓僅由映射於第二電流In1而在端點V3所感應產生的電流所決定，且在端點V4的第二控制電壓是由第二比較電路231b所提供。端點V3的第一控制電壓與端點V4的第二控制電壓會降低以分別導通電晶體MO3與關閉電晶體MO4。因此，第三輸出級233也會提供充電電流以拉高輸出端Vout的電壓。因此輸出緩衝器200中的主輸出級220與次輸出級230會具有雙重的充電路徑。
當第一輸入端Vin-的輸入電壓(即第一輸入信號)大於第二輸入端Vin+的輸入電壓(即第二輸入信號)時，輸出緩衝器200會處於放電狀態以降低輸出端Vout上的電壓。也就是說，流經電晶體M1、M3的第一電流In1會大於流經電晶體M2、M4的第二電流In2。在主輸出級220，若第二電流In2降低，但映射於第二電流In2的第一映射電流Im1仍足以使自偏壓電晶體MB1產生第一偏壓電壓Vb1以偏壓電晶體M13，則映射於第一電流In1且流經電晶體M5的第一位準電流IL1會變大以拉高端點V1、V2的電壓。第二輸出級222中的電晶體MO2會導通以提供放電電流，然後降低輸出端Vout上的電壓。
在相同的情況下，例如第一映射電流Im1太小而無法使自偏壓電晶體MB1產生足夠的第一偏壓電壓Vb1，端點V1上的第一位準電壓可能會處於高電位(例如接近電壓源VDD)以關閉電晶體MO1，且端點V2上的第二位準電壓可能會處於低電位(例如接近接地電壓VSS)以關閉電晶體MO2。雖然第二輸出級222無法在此種狀況下提供放電電流，此輸出級230仍然可以正常操作以驅動負載。
在此輸出級230中，由於第一電流In1大於第二電流In2，比較電路231a在端點V3所提供的第一控制電壓僅由映射於第一電流In1而在端點V3所感應產生的電流所決定，且端點V4的第二控制電壓是由比較電路231b所提供。也就是說，在端點V3的第一控制電壓與端點V4的第二控制電壓會拉高以分別關閉電晶體MO3與導通電晶體MO4。因此，第三輸出級233會提供一放電電流以降低輸出端Vout的電壓，因此輸出緩衝器200中的主輸出級220與次輸出級230會具有雙重的放電路徑。
在本發明圖3之實施例中，位準調整電路中，第一偏壓電壓Vb1所驅動的電晶體M13可調整電晶體MO1、MO2的閘-源極電壓，其中電晶體的閘-源極電壓會影響第二輸出級222所提供的動態充電/放電電流的大小。此外，電晶體M13會在電晶體MO1與MO2的閘極之間維持一電壓缺口，避免電晶體MO1與MO2同時導通。第一位準電壓與第二位準電壓所控制的第二輸出級222會形成充電/放電雙重路徑之一。由於第一偏壓電壓Vb1是由輸出緩衝器200本身所提供，因此不需要額外的偏壓電路，藉此可降低功率消耗。比較電路231a與231b具有不同的驅動能力，例如對比較電路231a而言，比較電路231b具有較小的驅動能力，也可以在電晶體MO3、MO4的閘極之間維持較小的電壓缺口以避免電晶體MO3與MO4同時導通。比較電路231a、231b所控制的第三輸出級233會形成充電/放電雙重路徑中的另一個路徑，讓輸出緩衝器200可以動態的增強其充電/放電電流以驅動高負載，例如大尺吋的顯示面板。
值得注意的是，以上是關於輸出緩衝器200處於動態狀態下的說明，在相關的習知技術中是以增加靜態電流的方式來提高動態電流，習知技術可能會造成較高的功率消耗，而上述圖3實施例是利用雙重的充電/放電路徑來增加動態電流來獲得高驅動能力以取代習知技術。雖然上述圖3實施例中是具有由電晶體M1、M2組成的N型差動輸入對的差動輸入級210來作為範例說明，然本技術領域具有通常知識者也可以利用P型差動輸入對來實現差動輸入級210，本發明並不受限於圖3實施例。此外，經由適當設計電晶體M9至M12的通道寬長比(width-length ratio)，比較電路231a，231b可在輸出緩衝器200處於靜態狀態時不作動。在本發明上述實施例中，電晶體M9的通道寬長比是大於電晶體M10的通道寬長比，而電晶體M12的通道寬長比是大於電晶體M11的通道寬長比。
圖4為根據圖2實施例之輸出緩衝器200的電路圖，為了方便說明，相同的符號，例如Ib1、In1、In2、V1等，是引用來自於圖3實施例。請參照圖4，由電晶體T1至T4以及TC1所組合之第一差動輸入級，其與圖3之差動輸入級210相似，在此不加贅述。電晶體T15至T17以及TC2則組成第二差動輸入級。N型電晶體T1、T2與P型電晶體T15與T16則形成軌對軌之差動輸入級以增加輸入緩衝器200的共模輸入範圍(common-mode input range)。電晶體TC2係作為一電流源以提供第二偏壓電流Ib2至第二差動輸入級，使第二差動輸入級根據第一輸入信號與第二輸入信號感應產生第三電流Ip1與第四電流Ip2，其中第三電流Ip1與第四電流Ip2的和近似於第二偏壓電流Ib2。
請參照圖4，主輸出級200的第一輸出級包括電晶體T5~T8、T17、由自偏壓電晶體TB1、TB2組成的偏壓提供電路以及由電晶體T13、T18組成的位準調整電路。電晶體T5~T7的操作方式與圖3實施例中之電晶體M5~M7的操作方式相似。關於第一差動輸入級，電晶體T5映射於第一電流In1以在端點V1產生第一位準電流IL1，而電晶體M6則映射於第二電流In2以產生流經本身的第一映射電流Im1，使自偏壓電晶體TB1可以跟據第二電流In2提供第一偏壓電壓Vb1以偏壓位準調整電路中的電晶體T13。當第一映射電流Im1流經電晶體T7，電晶體T8會映射於第一映射電流Im1以在端點V2產生第一位準電流IL1。
同樣的，關於第二差動輸入級，電晶體T8映射於第三電流Ip1以在端點V2產生第一位準電流IL1，而電晶體T17則映射於第四電流Ip2以產生流經本身的第二映射電流Im2。自偏壓電晶體TB2可根據映射於第四電流的第二映射電流Im2提供第二偏壓電壓Vb2以偏壓電晶體T18。由於電晶體T3，T17與TB2是位於相同的電流路徑，電晶體T5可以映射第二映射電流Im2以在端點V1產生第一位準電流IL1。因此，電晶體T13與T18所組成的位準調整電路會根據第一位準電流IL1在端點V1、V2產生第一位準電壓與第二位準電壓，用來控制電晶體TO1、TO2所組成的第二輸出級。圖4中之次輸出級230的操作方式與圖3中之次輸出級230的操作方式相似，在此不加贅述。
一般而言，軌對軌差動輸入對具有讓輸出緩衝器200操作在較寬的輸入電壓範圍的優點。第一輸入端Vin-與第二輸入端Vin+所接收的信號的電壓位準將驅動電晶體T1與T2所組成的N型差動輸入對，或電晶體T14與T15所組成的P型差動電動對，或上述兩者以進行運作。接下來在圖4實施例中舉例說明輸出緩衝器200。
假設第一輸入端Vin-與第二輸入端Vin＋所接收的輸入電壓為中間電壓，可使N型差動輸入對與P型差動輸入對產生作動。當第一輸入端Vin-的輸入電壓(即第一輸入信號)小於第二輸入端Vin＋的輸入電壓(即第二輸入信號)時，輸入緩衝器200會處於充電狀態。也就是說，第二電流In2會大於第一電流In1，且第三電流Ip1會大於第四電流Ip2。在主輸出級220中，第一映射電流Im1流經電晶體T6會變大且自偏壓電晶體TB1會提供第一偏壓電壓Vb1以導通電晶體T13或將電晶體T13偏壓至線性區。同時，電晶體T8會在端點V2產生第一位準電流IL1，第一位準電流IL1是來自於第二電流In2與第三電流Ip1，並且會變大，使得端點V1與V2的電壓會被拉低以導通第二輸出級的電晶體TO1。藉此，第二輸出級提供一充電電流至輸出端Vout並且推高輸出端Vout的電壓。在次輸出級230中，端點V3與V4的電壓主要由電晶體T10、T12所感應產生的電流決定，且端點V3、V4的電壓會被壓低以導通電晶體TO3與關閉電晶體TO4，因此第三輸出端232也可以提供一充電電流至輸出端Vout，且拉高輸出端Vout的電壓。
當第一輸入端Vin-的輸入電壓(即第一輸出信號)大於第二輸入端Vin＋的輸入電壓(即第二輸入信號)，輸出緩衝器200會處於放電階段。也就是說，第一電流In1會大於第二電流In2，且第四電流Ip2會大於第三電流Ip1。在主輸出級220中，流經電晶體T17的第二映射電流Im2會變大，且自偏壓電晶體TB2會提供第二偏壓電壓以導通電晶體T14或將電晶體T14偏壓至線性區。同時，電晶體T5會在端點V1產生第一位準電流IL1，第一位準電流IL1來自於第一電流In1與第四電流Ip2且會變大，使得端點V1與V2的電壓會被拉高以導通電晶體TO2。因此，第二輸出級222可提供一放電電流以壓低輸出端Vout的電壓。在次輸出級中，由於第一電流In1與第四電流Ip2變大，所以端點V3與V4的電壓主要由電晶體T9、T11所感應產生的電流決定，且端點V3與V4的電壓會被拉高以導通電晶體TO4與關閉電晶體TO3。因此，第三輸出級232也可提供放電電流並且壓低輸出端Vout的電壓。
綜合上述，輸出緩衝器200的主輸出級220包括兩個用來增加輸出緩衝器200的輸出增益的輸出級，即第一輸出級221與第二輸出級222，其形成雙重充電/放電路徑中的一個路徑。在主輸出級221中，位準調整電路會被準確的偏壓去調整位於端點V1、V2的第一位準電壓與第一位準電壓以控制第二輸出級222。輸出緩衝器200的次輸出級230則形成雙重充電/放電路徑中的另一個路徑。在次輸出級230中，比較電路231a與231b會動態的調整第一控制電壓與第二控制電壓去控制第三輸出級233。藉由增加動態電流，輸出緩衝器200可具有高速的充電或放電能力。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．輸出緩衝器
110．．．輸入級
120．．．輸出級
200．．．輸出緩衝器
210．．．差動輸入級
220．．．主輸出級
221a．．．偏壓提供電路
221b．．．位準調整電路
221．．．第一輸出級
222．．．第二輸出級
230．．．次輸出級
231．．．比較器
233．．．第三輸出級
VDD．．．電壓源
GND．．．接地端
Vbias、Vbias1‧‧‧偏壓
Vin+、Vin-‧‧‧輸入端
Vb1‧‧‧第一偏壓電壓
Vb2‧‧‧第二偏壓電壓
V1~V4‧‧‧端點
Vout‧‧‧輸出端
Idisch ‧‧‧放電電流
Ich ‧‧‧充電電流
Ib1‧‧‧第一偏壓電流
Ib2‧‧‧第二偏壓電流
Im1‧‧‧第一映射電流
Im2‧‧‧第二映射電流
IL1‧‧‧第一位準電流
In1‧‧‧第一電流
In2‧‧‧第二電流
Ip1‧‧‧第三電流
Ip2‧‧‧第四電流
N1~N9、M01~M04、M1~M12、MC1‧‧‧電晶體
T01、T02、T1~T18、TC1‧‧‧電晶體
MB1、TB1、TB2‧‧‧自偏壓電晶體
圖1為根據習知技術之源極驅動器中的輸出緩衝器100。
圖2為根據本發明一實施例之輸出緩衝器。
圖3為根據圖2實施例之輸出緩衝器200之電路圖。
圖4為根據圖2實施例之輸出緩衝器200的電路圖。
200：輸出緩衝器
210：差動輸入級
220：主輸出級
221a：偏壓提供電路
221b：位準調整電路
222：第二輸出級
221：第一輸出級
230：次輸出級
231．．．比較器
230．．．次輸出級
233．．．第三輸出級
Vout．．．輸出端
Vin+、Vin-．．．輸入端

Claims (12)

  1. 一種輸出緩衝器，適用於一源極驅動器，該輸出緩衝器包括：一第一差動輸入級，具有一第一輸入端與一第二輸入端，該第一輸入端用以接收一第一輸入信號，該第二輸入端用以接收一第二輸入信號，其中該第一差動輸入級根據該第一輸入信號與該第二輸入信號感應產生一第一電流與一第二電流；一主輸出級，包括：一第一輸出級，耦接於該第一差動輸入級，根據該第一輸入信號與該第二輸入信號提供至少一第一位準電壓；以及一第二輸出級，在該第一位準電壓的控制下將該輸出緩衝器的一輸出端驅動至一目標位準，該輸出緩衝器的該輸出端耦接於第一差動輸入級的該第一輸入端；以及一次輸出級，包括：一比較器，耦接於該第一差動輸入級，用以比較該第一電流與該第二電流，並據以產生一控制電壓；以及一第三輸出級，在該控制電壓的控制下將該輸出緩衝器的該輸出端驅動至該目標位準，其中該第一輸出級包括：一位準調整電路，根據由該第一電流或該第二電流映射而得之一第一位準電流產生該第一位準電壓；以及一偏壓提供電路，根據該第二電流提供一第一偏壓電壓以控制該位準調整電路， 其中該比較器更包括：一第一比較電路，耦接於該第一差動輸入級，用以比較該第一電流與該第二電流，並據以產生一第一控制電壓以控制該第三輸出級；以及一第二比較電路，耦接於該第一差動輸入級，用以比較該第一電流與該第二電流，並據以產生一第二控制電壓以控制該第三輸出級，其中該第一比較電路與該第二比較電路具有差動驅動能力，且該第一控制電壓與該第二控制電壓之間具有一電壓偏移，其中該第一差動輸入級包括：一第一電晶體，該第一電晶體的一閘極係為該第一輸入端，該第一電晶體的一第一源/汲極感應產生該第一電流，以及該第一電晶體具有一第二源/汲極；一第二電晶體，該第二電晶體的的一閘極係為該第二輸入端，該第二電晶體的一第一源/汲極感應產生該第二電流，以及該第二電晶體的一第二源/汲極耦接於該第一電晶體的該第二源/汲極；一第三電晶體，該第三電晶體的一閘極與一第一源/汲極耦接於該第一電晶體的該第一源/汲極，該第三電晶體的一第二源/汲極耦接於一第一電壓；一第四電晶體，該第四電晶體的一閘極與一第一源/汲極耦接於該第二電晶體的該第一源/汲極，該第四電晶體的一第二源/汲極耦接於該第一電壓；以及一第一電流源，耦接於該第一電晶體的該第二源/汲極與 一第二電壓之間，用以提供一第一偏壓電流至該第一差動輸入級，其中該第一電流與該第二電流的和近似於該第一偏壓電流，其中該第一輸出級更包括：一第五電晶體，該第五電晶體的一閘極耦接於該第三電晶體的該閘極，該第五電晶體的一第一源/汲極感應產生映射於第一電流之該第一位準電流，該第五電晶體的該第二源/汲極耦接於該第一電壓；一第六電晶體，該第六電晶體的一閘極耦接於該第四電晶體的該閘極，該第六電晶體的一第一源/汲極感應產生映射於該第二電流之一第一映射電流，該第六電晶體的一第二源/汲極耦接於該第一電壓；以及一第七電晶體，該第七電晶體的一閘極與一第一源/汲極耦接於一第一自偏壓電晶體的該第二源/汲極，且該第七電晶體的一第二源/汲極耦接於該第二電壓；以及一第八電晶體，該第八電晶體的一閘極耦接於該第七電晶體的該閘極，該第八電晶體的一第一源/汲極感應產生映射於該第一映射電流之該第一位準電流，且該第八電晶體的一第二源/汲極耦接於該第二電壓。
  2. 如申請專利範圍第1項所述之輸出緩衝器，其中該偏壓提供電路包括該第一自偏壓電晶體，該第一自偏壓電晶體的一閘極與一第一源/汲極耦接於該第六電晶體的該第一源/汲極，用以輸出該第一偏壓電壓，該第一自偏壓電晶體的一第二源/汲極耦接於該第七電晶體的該第一源/汲極。
  3. 如申請專利範圍第1項所述之輸出緩衝器，其中該第一比較電路包括：一第九電晶體，該第九電晶體的一閘極耦接於該第三電晶體的該閘極，該第九電晶體的一第一源/汲極輸出該第一控制電壓，該第九電晶體的一第二源/汲極耦接於該第一電壓；以及一第十電晶體，該第十電晶體的一閘極耦接於該第七電晶體的該閘極，該第十電晶體的一第一源/汲極耦接於該第九電晶體的該第一源/汲極，且該第十電晶體的一第二源/汲極耦接於該第二電壓。
  4. 如申請專利範圍第1項所述之輸出緩衝器，其中該第二比較電路包括：一第十一電晶體，該第十一電晶體的一閘極耦接於該第三電晶體的該閘極，該第十一電晶體的一第一源/汲極輸出該第二控制電壓，且該第十一電晶體的一第二源/汲極耦接於該第一電壓；以及一第十二電晶體，該第十二電晶體的一閘極耦接於該第七電晶體的該閘極，該第十二電晶體的一第一源/汲極耦接於該第十一電晶體的該第一源/汲極，且該第十二電晶體的一第二源/汲極耦接於該第二電壓。
  5. 如申請專利範圍第1項所述之輸出緩衝器，其中該位準調整電路包括：一第十三電晶體，該第十三電晶體的一閘極耦接於該第一偏壓電壓，該第十三電晶體的一第一源/汲極耦接於該第五電 晶體的該第一源/汲極，且該第十三電晶體的一第二源/汲極耦接於該第八電晶體的該第一源/汲極，其中該第十三電晶體的該第一源/汲極與該第五電晶體的該第二源/汲極其中之一輸出該第一位準電壓。
  6. 如申請專利範圍第5項所述輸出緩衝器，其中該第二輸出級包括：一第一輸出電晶體，該第一輸出電晶體的一閘極耦接於該第十三電晶體的該第一源/汲極，該第一輸出電晶體的一第一源/汲極耦接於該輸出緩衝器的該輸出端，且該第一輸出電晶體的一第二源/汲極耦接於該第一電壓；以及一第二輸出電晶體，該第二輸出電晶體的一閘極耦接於該第十三電晶體的該第二源/汲極，該第二輸出電晶體的一第一源/汲極耦接於該第一輸出電晶體的該第一源/汲極，且該第二輸出電晶體的一第二源/汲極耦接於該第二電壓。
  7. 如申請專利範圍第1項所述之輸出緩衝器，更包括：一第二差動輸入級，分別經由該第一差動輸入級的一第一輸入端與一第二輸入端接收該第一輸入信號與該第二輸入信號，其中該第二差動輸入級根據該第一輸入信號與該第二輸入信號分別感應產生一第三電流與一第四電流，該位準調整電路根據映射於該第三電流或該第四電流之該第一位準電流產生該第一位準電壓，且該偏壓提供電路根據該第四電流提供一第二偏壓電壓以控制該位準調整電路。
  8. 如申請專利範圍第7項所述之輸出緩衝器，其中該第二差動輸入級包括： 一第十四電晶體，該第十四電晶體的一閘極耦接於該第一電晶體的該閘極，該第十四電晶體的一第一源/汲極耦接於該第七電晶體的該第一源/汲極以感應產生該第三電流，以及該第十四電晶體具有一第二源/汲極；一第十五電晶體，該第十五電晶體的一閘極耦接於該第二電晶體的該閘極，該第十五電晶體的一第一源/汲極感應產生該第四電流，且該第十五電晶體的一第二源/汲極耦接於該第十四電晶體的該第二源/汲極；一第十六電晶體，該第十六電晶體的一閘極與一第一源/汲極耦接於該第十五電晶體的該第一源/汲極，且該第十六電晶體的一第二源/汲極耦接於該第二電壓；以及一第二電流源，耦接於該第十五電晶體的該第二源/汲極與該第一電壓之間，用以提供一第二偏壓電流至該第二差動輸入級，其中該第三電流與該第四電流的和近似於該第二偏壓電流。
  9. 如申請專利範圍第8項所述之輸出緩衝器，其中該第一輸出級包括：一第十七電晶體，該第十七電晶體的一閘極耦接於該第十六電晶體的閘極，該第十七電晶體的一第一源/汲極耦接於一第二自偏壓電晶體的一閘極與該第一源/汲極以感應產生映射於該第四電流之一第二映射電流，且該第十七電晶體的一第二源/汲極耦接於該第二電壓。
  10. 如申請專利範圍第9項所述之輸出緩衝器，其中該偏壓提供電路包括該第二自偏壓電晶體，該第二自偏壓電晶體的 該閘極與該第一源/汲極耦接於該第十七電晶體的該第一源/汲極以輸出一第二偏壓電壓，且該第二自偏壓電晶體的該第二源/汲極耦接於該第一電晶體的該第一源/汲極。
  11. 如申請專利範圍第10項所述之輸出緩衝器，其中該位準調整電路包括：一第十八電晶體，該第十八電晶體的閘極耦接於該第二偏壓電壓，該第十八電晶體的一第一源/汲極耦接於該第八電晶體的該第一源/汲極，且該第十八電晶體的一第二源/汲極耦接於該第五電晶體的該第二源/汲極。
  12. 如申請專利範圍第1項所述之輸出緩衝器，其中該第三輸出級包括：一第三輸出電晶體，該第三輸出電晶體的一閘極耦接於該第一控制電壓，該第三輸出電晶體的一第一源/汲極耦接於該輸出緩衝器的該輸出端，且該第三輸出電晶體的一第二源/汲極耦接於該第一電壓；以及一第四輸出電晶體，該第四輸出電晶體的一閘極耦接於該第二控制電壓，該第四輸出電晶體的一第一源/汲極耦接於該第三輸出電晶體的該第一源/汲極，且該第四輸出電晶體的一第二源/汲極耦接於該第二電壓。
TW098111364A 2009-01-08 2009-04-06 具有高驅動能力之輸出緩衝器 TWI392233B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/350,653 US7880514B2 (en) 2009-01-08 2009-01-08 Output buffer with high driving ability

Publications (2)

Publication Number Publication Date
TW201027916A TW201027916A (en) 2010-07-16
TWI392233B true TWI392233B (zh) 2013-04-01

Family

ID=42311284

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098111364A TWI392233B (zh) 2009-01-08 2009-04-06 具有高驅動能力之輸出緩衝器

Country Status (3)

Country Link
US (1) US7880514B2 (zh)
CN (1) CN101777316B (zh)
TW (1) TWI392233B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101147354B1 (ko) * 2010-07-19 2012-05-23 매그나칩 반도체 유한회사 출력 버퍼용 슬루율 부스트 회로 및 이를 구비한 출력 버퍼
TWI459715B (zh) * 2011-01-26 2014-11-01 Novatek Microelectronics Corp 放大器
CN104090626B (zh) * 2014-07-03 2016-04-27 电子科技大学 一种高精度多输出电压缓冲器
CN108475491B (zh) * 2015-12-18 2021-04-20 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
CN110048368B (zh) * 2019-04-29 2021-01-29 中国电子科技集团公司第五十八研究所 一种高速高精度欠压保护电路
CN113936620B (zh) * 2021-12-15 2022-03-04 常州欣盛半导体技术股份有限公司 源极驱动器及其输入级比较器的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762643B2 (en) * 2001-04-11 2004-07-13 Koninklijke Philips Electronics N.V. High duty cycle offset compensation for operational amplifiers
US20060152256A1 (en) * 2005-01-13 2006-07-13 Wei-Zen Su Push-pull buffer amplifier and source driver
US20080169847A1 (en) * 2007-01-11 2008-07-17 Kyoichi Takenaka Driver and driver/receiver system

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788143B1 (en) * 2002-04-29 2004-09-07 National Semiconductor Corporation Cascode stage for an operational amplifier
US6864725B2 (en) * 2002-06-05 2005-03-08 Micron Technology, Inc. Low current wide VREF range input buffer
JP4826073B2 (ja) * 2004-08-05 2011-11-30 日本電気株式会社 差動増幅器、及びそれを用いた表示装置のデータドライバ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762643B2 (en) * 2001-04-11 2004-07-13 Koninklijke Philips Electronics N.V. High duty cycle offset compensation for operational amplifiers
US20060152256A1 (en) * 2005-01-13 2006-07-13 Wei-Zen Su Push-pull buffer amplifier and source driver
US20080169847A1 (en) * 2007-01-11 2008-07-17 Kyoichi Takenaka Driver and driver/receiver system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Soo-yang Park, "High Voltage High Speed Low Power Rail-to-Rail Source Driver for 8-bit Large TFT LCD Applications," Consumer Electronics, IEEE Transactions on , vol.53, no.4, pp.1589-1594, Nov. 2007。 *

Also Published As

Publication number Publication date
US20100171531A1 (en) 2010-07-08
CN101777316B (zh) 2012-09-26
TW201027916A (en) 2010-07-16
CN101777316A (zh) 2010-07-14
US7880514B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
TWI409748B (zh) 輸出緩衝器及使用該輸出緩衝器的源極驅動器
TWI392233B (zh) 具有高驅動能力之輸出緩衝器
USRE47461E1 (en) Differential amplifying circuit
US7514965B2 (en) Voltage comparator circuit with symmetric circuit topology
US8581894B2 (en) Output circuit, data driver and display device
US7391262B2 (en) Circuit and method for driving bulk capacitance of amplifier input transistors
JP2018085559A (ja) 出力回路及び液晶表示装置のデータドライバ
TWI410048B (zh) 轉壓器
US20100109779A1 (en) Hybrid class ab super follower
TWI459341B (zh) 電位平移電路
TWI406251B (zh) 具輸出緩衝器之源極驅動電路
TWI422154B (zh) 轉壓器與相關裝置
TWI535199B (zh) 運算放大器
TWI420473B (zh) 輸出緩衝器及應用此輸出緩衝器之源極驅動器
US20060114061A1 (en) Class AB CMOS output circuit equiped with CMOS circuit operating by predetermined operating current
US7969217B2 (en) Output buffer with slew-rate enhancement output stage
US20100321360A1 (en) Differential signal receiving circuit and display apparatus
JP2005328464A (ja) 増幅器及びこれを用いた液晶ディスプレイ装置
CN108768324B (zh) 应用于输出级为反相器结构的衬底调制共模反馈电路
TWI396163B (zh) 電壓位準移位電路與影像顯示系統
US7663410B2 (en) Current-mode differential transmitter and receiver
JP3077664B2 (ja) 入力回路
JP2012044410A (ja) 差動増幅器及びその制御方法
KR101096428B1 (ko) 옵셋 전압을 저감하는 연산 증폭기
JP2009124897A (ja) チャージポンプ回路