JP2009124897A - チャージポンプ回路 - Google Patents

Abstract

【課題】寄生トランジスタの動作を抑制することにより効率を向上できるチャージポンプ回路を実現する。
【解決手段】このチャージポンプ回路は、ＮチャネルＭＯＳトランジスタＱ１２〜Ｑ１６のバックゲートをＰ型半導体基板２０から分離していることにより、Ｐ型半導体基板２０の電位をインピーダンスの低い接地電位(ＧＮＤ)とすることができる。また、電源電圧Ｖinの極性を反転した電圧を出力端子Ｐoutに出力するためのＮチャネルＭＯＳトランジスタＱ１４のバックゲートの切り替えスイッチをなすＭＯＳトランジスタＱ１５,Ｑ１６を備えることにより、トランジスタＱ１４の隣り合うＰ型半導体とＮ型半導体の電位差をダイオード順方向降下電圧以下になり、効率を下げる恐れのある寄生ＮＰＮトランジスタの動作を抑制できる。
【選択図】図１

Description

この発明は、入力電圧の極性を反転した電圧を出力するチャージポンプ回路に関し、特に寄生トランジスタによるリーク電流を抑制する電圧反転チャージポンプ回路に関する。

従来、負電圧を供給するための装置としては、図７に示す回路が提案されている(特許文献１(特開２００５−２３７１０３号公報)参照)。負電圧は、液晶ディスプレイに応用されているＴＦＴ(薄膜トランジスタ)やＣＣＤ(チャージ・カップルド・デバイス)イメージセンサを駆動させるために必要となる。

この図７に示す回路は、入力電圧の極性を反転させるチャージポンプ回路であり、電源電圧ＶＨの電圧の極性を反転した電圧を出力する回路である。

図７に示すチャージポンプ回路では、ソースが接地された第１の電荷転送用Ｐチャンネル型ＭＯＳトランジスタＴＲ１１と、この第１の電荷転送用のＭＯＳトランジスタＴＲ１１のドレインにノードＮ１１を介してドレインが接続され出力端子にノードＮ１２を介してソースが接続された第２の電荷転送用Ｎチャンネル型ＭＯＳトランジスタＴＲ１２とを有する。また、このチャージポンプ回路は、ソースに電源電圧ＶＨが供給された第１の駆動用Ｐチャンネル型ＭＯＳトランジスタＴＲ１３と、ノードＮ１３を介してソースが上記第１の駆動用ＭＯＳトランジスタＴＲ１３のドレインに接続されドレインが接地された第２の駆動用Ｐチャンネル型ＭＯＳトランジスタＴＲ１４とを有する。

また、このチャージポンプ回路は、上記第１および第２の電荷転送用ＭＯＳトランジスタＴＲ１１,ＴＲ１２の接続点に一方の端子がノードＮ１１を介して接続され上記第１および第２の駆動用ＭＯＳトランジスタＴＲ１３,ＴＲ１４の接続点にノードＮ１３を介して他方の端子が接続された容量素子１１０と、上記第１,第２の電荷転送用ＭＯＳトランジスタＴＲ１１,ＴＲ１２並びに上記第１,第２の駆動用ＭＯＳトランジスタＴＲ１３,ＴＲ１４のオンオフを制御するタイミング制御回路１３０とを備える。

このチャージポンプ回路における各ＭＯＳトランジスタのデバイス構造を図８に示す。各ＭＯＳトランジスタＴＲ１１〜ＴＲ１４はすべて同一のＰ型半導体基板に形成されている。Ｐチャンネル型ＭＯＳトランジスタＴＲ１１,ＴＲ１３およびＴＲ１４は上記Ｐ型半導体基板１５０上のそれぞれ別のＮウエル１５１,１５８,１６２内に形成される。トランジスタＴＲ１１のＮウエル１５１はソース１５３と接続されて接地され、トランジスタＴＲ１３のＮウエル１５８はソース１６０に接続されて電源電圧ＶＨと同電位になり、トランジスタＴＲ１４のＮウエル１６２はソース１６４に接続されてノードＮ１３と同電位となる。Ｐ型半導体基板１５０はトランジスタＴＲ１２のソース１５６に接続され、出力端子１２０と接続される。

このチャージポンプ回路は、スイッチングによる動作状態が２つ存在する。

先ず、１つ目の動作状態は、トランジスタＴＲ１２とＴＲ１４をオフ状態にし、トランジスタＴＲ１３をオン状態にした後にトランジスタＴＲ１１をオン状態にすることによって、容量素子１１０を充電する状態である。この状態により、容量素子１１０は電源電圧ＶＨに向けて充電される。

次に、２つ目の動作状態は、トランジスタＴＲ１１とＴＲ１３をオフ状態にし、トランジスタＴＲ１４をオン状態にした後にトランジスタＴＲ１２をオン状態とすることで容量素子１１０の充電電圧の極性を反転した電圧Ｖ１２を出力端子１２０に得る動作である。

上記２つの動作状態を繰り返すことによって出力電圧Ｖ１２は電源電圧ＶＨの極性を反転した電圧になる。

ところで、上記従来の電圧反転チャージポンプ回路では、図８に示すようにＰ型半導体基板１５０はトランジスタＴＲ１２のソース１５６と出力端子１２０とに接続されているので、トランジスタＴＲ１２のスイッチング毎および出力負荷変動によりＰ型半導体基板１５０の電位が変動する恐れがある。

また、トランジスタＴＲ１１とＴＲ１２とＴＲ１３をオフにした状態でトランジスタＴＲ１４をオンにした状態で、ノードＮ１１には電源電圧ＶＨの極性を反転した電圧が印加される。ここで、起動時や負荷変動が発生したことに起因して、上記ノードＮ１１の電位よりも出力端子１２０の電位が、ダイオード順方向降下電圧以上高くなった場合、Ｐ型半導体１５７を介して出力端子１２０に接続されるＰ型半導体基板１５０の電位が、ノードＮ１１に接続されたＮ型半導体１５５の電位に対して、ダイオード順方向降下電圧以上高くなる。これにより、Ｐ型半導体基板１５０からノードＮ１１に接続されたＮ型半導体１５５へダイオード順方向電流が流れる。

これにより、電源電圧ＶＨが印加されるトランジスタＴＲ１３のＮウエル１５８のＮ型半導体がコレクタ、Ｐ型半導体基板１５０がベース、ノードＮ１１に接続されるトランジスタＴＲ１２のドレインをなすＮ型半導体１５５がエミッタとなる寄生ＮＰＮトランジスタが形成される。これにより、トランジスタＴＲ１３のＮウエル１５８に接続される電源(電源電圧ＶＨ)からトランジスタＴＲ１２のドレインをなすＮ型半導体１５５に接続されたノードＮ１１へリーク電流が発生する。これにより、ノードＮ１１に得られた電圧−ＶＨの絶対値が電源からの電流により減少し、トランジスタＴＲ１２をオン状態にした時に出力端子２０に得られる出力電圧Ｖ１２が、電源電圧ＶＨの極性を反転した電圧−ＶＨの絶対値が減少する恐れがある。
特開２００５−２３７１０３号公報

そこで、この発明の課題は、寄生トランジスタの動作を抑制でき、効率よく安定出力が得られるチャージポンプ回路を提供することになる。

上記課題を解決するため、この発明のチャージポンプ回路は、容量素子と、
上記容量素子の一方の端子と電源との間に接続された第１導電型ＭＯＳトランジスタと、
上記容量素子の一方の端子とグランドとの間に接続された第１の第２導電型ＭＯＳトランジスタと、
上記容量素子の他方の端子とグランドとの間に接続された第２の第２導電型ＭＯＳトランジスタと、
上記容量素子の他方の端子と出力端子との間に接続された第３の第２導電型ＭＯＳトランジスタと、
上記容量素子の他方の端子と上記第３の第２導電型ＭＯＳトランジスタのバックゲートとの間に接続された第４の第２導電型ＭＯＳトランジスタと、
上記出力端子と上記第３の第２導電型ＭＯＳトランジスタのバックゲートとの間に接続された第５の第２導電型ＭＯＳトランジスタと、
上記第１導電型ＭＯＳトランジスタおよび上記第１から第５の第２導電型ＭＯＳトランジスタの動作を制御する制御回路とを備えることを特徴としている。

この発明のチャージポンプ回路によれば、上記容量素子の充電期間の後に、上記制御回路によって、上記第４の第２導電型ＭＯＳトランジスタをオン状態にすると共に、上記第５の第２導電型ＭＯＳトランジスタをオフ状態にすることによって、上記第３の第２導電型ＭＯＳトランジスタのバックゲートを、第４の第２導電型ＭＯＳトランジスタを介して、上記容量素子の他方の端子に接続できる。これにより、上記容量素子の充電期間の後に、上記第１の第２導電型ＭＯＳトランジスタをオン状態にして、容量素子の他方の端子を接地電位に引き下げるときに、上記第３,第４のＭＯＳトランジスタのバックゲートの電位と上記第３,第４のＭＯＳトランジスタのソース/ドレインの電位との電位差がダイオード順方向降下電圧以上になることを回避できる。よって、上記第３と第４のＭＯＳトランジスタの間の寄生トランジスタが動作することを抑制でき、上記容量素子からの電流リークを抑制できる。

一方、上記容量素子の充電電圧の極性を反転した電圧を出力する期間において、第１の第２導電型ＭＯＳトランジスタをオフ状態にする前に、上記制御回路によって、上記第４の第２導電型ＭＯＳトランジスタをオフ状態にすると共に、上記第５の第２導電型ＭＯＳトランジスタをオン状態にできる。これにより、電圧出力期間において、第１の第２導電型ＭＯＳトランジスタをオフ状態にする前に、第３の第２導電型ＭＯＳトランジスタのバックゲートを、第５の第２導電型ＭＯＳトランジスタを介して、上記出力端子に接続できる。これにより、電圧出力期間において、上記第３,第４のＭＯＳトランジスタのバックゲートの電位と上記第３,第４のＭＯＳトランジスタのソース/ドレインの電位との電位差がダイオード順方向降下電圧以上になることを回避できる。よって、上記第３と第４のＭＯＳトランジスタの間の寄生トランジスタが動作することを抑制でき、上記容量素子からの電流リークを抑制できる。

また、一実施形態のチャージポンプ回路では、上記制御回路は、
上記容量素子の充電期間の後に、上記第４の第２導電型ＭＯＳトランジスタをオン状態にすると共に、上記第５の第２導電型ＭＯＳトランジスタをオフ状態にして、上記第３の第２導電型ＭＯＳトランジスタのバックゲートを上記容量素子の他方の端子に接続してから、上記第１の第２導電型ＭＯＳトランジスタをオン状態にする。

また、一実施形態のチャージポンプ回路では、上記容量素子の充電電圧の極性を反転した電圧を出力する期間において、上記第４の第２導電型ＭＯＳトランジスタをオフ状態にすると共に、上記第５の第２導電型ＭＯＳトランジスタをオン状態にして、上記第３の第２導電型ＭＯＳトランジスタのバックゲートを上記出力端子に接続してから、上記第１の第２導電型ＭＯＳトランジスタをオフ状態にする。

また、一実施形態のチャージポンプ回路では、上記第３、第４、第５の第２導電型ＭＯＳトランジスタは、
上記第１導電型ＭＯＳトランジスタが形成されている第２導電型ウエルおよび上記第１、第２の第２導電型ＭＯＳトランジスタが形成されている第１導電型ウエルとは別個の第１導電型ウエルに形成されている。

この実施形態のチャージポンプ回路によれば、上記第３〜第５の第２導電型ＭＯＳトランジスタのバックゲート電位を安定させ、寄生トランジスタが動作するのを回避して、容量素子の電流リークを回避し、安定した出力が得られる。

また、一実施形態のチャージポンプ回路では、上記第３、第４、第５の第２導電型ＭＯＳトランジスタは、それぞれ、別個の第１導電型ウエルに形成されている。

この実施形態のチャージポンプ回路によれば、第３〜第５の各第２導電型ＭＯＳトランジスタのバックゲート電位を安定させ、寄生トランジスタが動作するのを回避して、容量素子の電流リークを回避し、安定した出力が得られる。

この発明に係るチャージポンプ回路によれば、制御回路によって、充電期間後に容量素子の他方の端子を接地電位に引き下げる前に、第４の第２導電型ＭＯＳトランジスタをオン状態にして第５の第２導電型ＭＯＳトランジスタをオフ状態にする一方、上記接地電位に引き下げた後に、第４の第２導電型ＭＯＳトランジスタをオフ状態にして第５の第２導電型ＭＯＳトランジスタをオン状態にする。これにより、容量素子からのリーク電流を抑えることができ、出力の低下を抑制でき、チャージポンプ動作時の効率を向上できる。

以下、この発明を図示の実施の形態により詳細に説明する。

この実施形態のチャージポンプ回路は、電源電圧Ｖinの極性を反転する動作を行う電圧反転チャージポンプ回路である。このチャージポンプ回路は、小型の電子機器等において電源電圧Ｖinの電圧の極性を反転して使用する場合に好適である。

図１に示すように、この実施形態の電圧反転チャージポンプ回路は、容量素子の一例としてのコンデンサＣ１１と、上記コンデンサＣ１１の一方の端子に接続されたノードＡにドレインが接続されていると共に電源にソースが接続された第１導電型ＭＯＳトランジスタとしてのＰチャネル型ＭＯＳトランジスタＱ１１を備える。また、この電圧反転チャージポンプ回路は、上記ノードＡにドレインが接続され、グランドにソースが接続された第１の第２導電型ＭＯＳトランジスタとしての第１のＮチャネル型ＭＯＳトランジスタＱ１２を備える。

また、このチャージポンプ回路は、上記コンデンサＣ１１の他方の端子に接続されたノードＢにソースが接続されていると共にグランドにドレインが接続された第２の第２導電型ＭＯＳトランジスタとしての第２のＮチャネル型ＭＯＳトランジスタＱ１３を備える。また、このチャージポンプ回路は、上記ノードＢにソースが接続され、出力端子Ｐoutにドレインが接続された第３の第２導電型ＭＯＳトランジスタとしての第３のＮチャネルＭＯＳトランジスタＱ１４を備える。

また、このチャージポンプ回路は、上記ノードＢにドレインが接続され、上記第３のＮチャネルＭＯＳトランジスタＱ１４のバックゲートにソースが接続された第４の第２導電型ＭＯＳトランジスタとしての第４のＮチャネルＭＯＳトランジスタＱ１５を備える。また、このチャージポンプ回路は、上記出力端子Ｐoutにドレインが接続され、上記第３のＮチャネルＭＯＳトランジスタＱ１４のバックゲートにソースが接続された第５の第２導電型ＭＯＳトランジスタとしての第５のＮチャネルＭＯＳトランジスタＱ１６を備える。

また、このチャージポンプ回路は、上記ＰチャネルＭＯＳトランジスタＱ１１のゲートに接続されていると共に上記ＰチャネルＭＯＳトランジスタＱ１１のオン,オフの状態を制御する駆動回路１１と、上記第１のＮチャネルＭＯＳトランジスタＱ１２のゲートに接続されていると共に上記第１のＮチャネルＭＯＳトランジスタＱ１２のオン,オフの状態を制御する駆動回路１２を有する。

また、このチャージポンプ回路は、上記第２,第３,第４,第５のＮチャネルＭＯＳトランジスタＱ１３,Ｑ１４,Ｑ１５,Ｑ１６のゲートに接続されて、上記第２,第３,第４,第５のＮチャネルＭＯＳトランジスタＱ１３,Ｑ１４,Ｑ１５,Ｑ１６のオン,オフの状態を制御する駆動回路１３,１４,１５,１６を有する。この駆動回路１１〜１６が制御回路を構成している。この駆動回路１１〜１６には、それぞれ、半導体制御信号Ｓ１１〜Ｓ１６が入力される。

上記駆動回路１１は、図２に示すように、半導体制御信号Ｓ１１の駆動能力を向上させるバッファ回路１１ａで構成されている。この駆動回路１１は、外部からのクロック信号による制御信号Ｓ１１の駆動能力を向上させて半導体スイッチとしてのＰチャネルＭＯＳトランジスタＱ１１のゲートに入力し、ＰチャネルＭＯＳトランジスタＱ１１を電源電圧Ｖinと接地電圧との間で駆動する。また、駆動回路１２も、駆動回路１１のバッファ回路１１ａと同様のバッファ回路で構成されている。

一方、駆動回路１３は、図３に示すように、半導体制御信号Ｓ１３の駆動能力を向上させるバッファ回路１３ａで構成されている。この駆動回路１３は、外部からのクロック信号による制御信号Ｓ１３の駆動能力を向上させて半導体スイッチとしてのＮチャネルＭＯＳトランジスタＱ１３のゲートに入力し、ＮチャネルＭＯＳトランジスタＱ１３を電源電圧Ｖinと出力電圧Ｖoutとの間で駆動する。また、駆動回路１４〜１６も、駆動回路１３のバッファ回路１３ａと同様のバッファ回路で構成されている。

次に、図５を参照して、この実施形態のデバイス構成を説明する。上記ＭＯＳトランジスタＱ１１〜Ｑ１６は、Ｐ型半導体基板２０上に形成されている。ＰチャネルＭＯＳトランジスタＱ１１は、Ｐ型半導体基板２０上に形成された第１のＮウエル１７内に形成され、第１のＮウエル１７内に形成されたＮ＋層２１を介して電源(電源電圧Ｖｉｎ)に接続され、第１のＮウエル１７は電源電圧Ｖｉｎと同電位となる。

上記第１〜第５のＮチャネルＭＯＳトランジスタＱ１２〜Ｑ１６は、Ｐ型半導体基板２０上に形成された第２のＮウエル１８内に形成され、第２のＮウエル１８内に形成されたＮ＋層４１を介して電源(電源電圧Ｖｉｎ)に接続され、第２のＮウエル１８は電源電圧Ｖｉｎと同電位となる。

上記第１のＮチャネルＭＯＳトランジスタＱ１２は、上記第２のＮウエル１８内に形成されたＰウエル２３内に形成され、このＰウエル２３内に形成されたＰ＋層２４を介して接地される。

また、上記第２のＮチャネルＭＯＳトランジスタＱ１３は、上記第２のＮウエル１８内に形成されたＰウエル２５内に形成され、このＰウエル２５内に形成されたＰ＋層２６を介して上記ノードＢに接続され、Ｐウエル２５はノードＢと同電位になる。

また、上記第３のＮチャネルＭＯＳトランジスタＱ１４は、上記第２のＮウエル１８内に形成されたＰウエル２７内に形成されている。この第３のＮチャネルＭＯＳトランジスタＱ１４は、Ｐウエル２７内に形成されたＰ＋層２８を介して第４のＮチャネルＭＯＳトランジスタＱ１５のソースをなすＮ＋層４２に接続されている。また、この第３のＮチャネルＭＯＳトランジスタＱ１４は、Ｐウエル２７内に形成されたＰ＋層２９を介して、第５のＮチャネルＭＯＳトランジスタＱ１６のソースをなすＮ＋層２２に接続されている。

この第３のＮチャネルＭＯＳトランジスタＱ１４は、第４のＮチャネルＭＯＳトランジスタＱ１５がオン状態かつ第５のＮチャネルＭＯＳトランジスタＱ１６がオフ状態の時は、ノードＢと同電位となる。一方、上記第４のＮチャネルＭＯＳトランジスタＱ１５がオフ状態かつ第５のＮチャネルＭＯＳトランジスタＱ１６がオン状態の時は、この第３のＮチャネルＭＯＳトランジスタＱ１４は、出力端子Ｐoutと同電位になる。

また、上記第４のＮチャネルＭＯＳトランジスタＱ１５は、上記第２のＮウエル１８内に形成されたＰウエル３０内に形成され、このＰウエル３０内に形成されたＰ＋層３１はソースをなすＮ＋層４２に接続されている。この第４のＮチャネルＭＯＳトランジスタＱ１５がオン状態かつ上記第５のＮチャネルＭＯＳトランジスタＱ１６がオフ状態の時は、この第４のＮチャネルＭＯＳトランジスタＱ１５は、ノードＢと同電位になる。一方、上記第４のＮチャネルＭＯＳトランジスタＱ１５がオフ状態かつ上記第５のＮチャネルＭＯＳトランジスタＱ１６がオン状態の時は、この第４のＮチャネルＭＯＳトランジスタＱ１５は、出力端子Ｐoutと同電位となる。

また、上記第５のＮチャネルＭＯＳトランジスタＱ１６は、上記第２のＮウエル１８内に形成されたＰウエル３３内に形成され、このＰウエル３３内に形成されたＰ＋層３５はソースをなすＮ＋層２２に接続されている。そして、上記第４のＮチャネルＭＯＳトランジスタＱ１５がオン状態かつ第５のＮチャネルＭＯＳトランジスタＱ１６がオフ状態の時は、この第５のＮチャネルＭＯＳトランジスタＱ１６は、ノードＢと同電位となる。一方、上記第４のＮチャネルＭＯＳトランジスタＱ１５がオフ状態かつ上記第５のＮチャネルＭＯＳトランジスタＱ１６がオン状態の時は、この第５のＮチャネルＭＯＳトランジスタＱ１６は、出力端子Ｐoutと同電位となる。

上記Ｐ型半導体基板２０は、Ｐ＋層４４を介してグランドに接続されている。Ｐ型半導体基板２０をグランドに接続することで、Ｐ型半導体基板２０の電位を安定させることができる。また、この実施形態では、図５に示すように、第３,第４,第５のＮチャネルＭＯＳトランジスタＱ１４,Ｑ１５,Ｑ１６は、それぞれ、別個のＰウエル２７,３０,３３に形成されているので、各トランジスタＱ１４〜Ｑ１６の電位を安定させ、寄生トランジスタが動作することを回避できる。

次に、図４に示すタイミングチャートを参照しながら、この実施形態のチャージポンプ回路の動作例を説明する。このタイミングチャートでは、各駆動回路１１〜１６に入力される各制御信号Ｓ１１〜Ｓ１６の信号波形と、各ＭＯＳトランジスタＱ１１〜Ｑ１６のオン,オフ状態が示されている。また、このタイミングチャートでは、ノードＡ,Ｂの電位を示している。なお、図６には、図４のタイミングチャートにおける期間(1)〜(10)を３サイクル分示すタイミングチャートであり、第３のＮチャネルＭＯＳトランジスタＱ１４のバックゲートに接続されたノードＣの電位、および、出力端子Ｐoutへの出力電圧Ｖoutの波形を合わせて示している。

まず、コンデンサＣ１１を電源電圧Ｖｉｎまで充電する動作を説明する。この充電動作は、図４の期間(1)で行われる。この期間(1)では、第４のＮチャネルＭＯＳトランジスタＱ１５をオフ状態にする一方、第５のＮチャネルＭＯＳトランジスタＱ１６をオン状態にする。また、第１のＮチャネルＭＯＳトランジスタＱ１２および第３のＮチャネルＭＯＳトランジスタＱ１４をオフ状態にする一方、第２のＮチャネルＭＯＳトランジスタＱ１３をオン状態にした後にＰチャネルＭＯＳトランジスタＱ１１をオン状態にする。これにより、コンデンサＣ１１を電源電圧Ｖｉｎまで充電する。

次に、コンデンサＣ１１の充電電圧Ｖｉｎの極性を反転した電圧−ＶＨを出力するための動作を説明する。

前述のコンデンサＣ１１を電源電圧Ｖｉｎまで充電する期間(1)に続いて、期間(2)では、ＰチャネルＭＯＳトランジスタＱ１１のみをスイッチングさせてＰチャネルＭＯＳトランジスタＱ１１をオフ状態にする。この期間(2)に続いて、期間(3)では、第２のＮチャネルＭＯＳトランジスタＱ１３のみをスイッチングさせてオフ状態にする。

さらに、この期間(3)に続いて、期間(4)では、第３のＮチャネルＭＯＳトランジスタＱ１４のみをスイッチングさせてオン状態にする。この期間(4)に続く期間(5)では、第４のＮチャネルＭＯＳトランジスタＱ１５をオン状態にする一方、第５のＮチャネルＭＯＳトランジスタＱ１６をオフ状態にする。これにより、第３のＮチャネルＭＯＳトランジスタＱ１４のバックゲートを、第５のＮチャネルＭＯＳトランジスタＱ１６を経由する出力端子Ｐoutへの接続から、第４のＮチャネルＭＯＳトランジスタＱ１５を経由するノードＢへの接続へ切り替える。

上述の期間(5)で、上記第３のＮチャネルＭＯＳトランジスタＱ１４のバックゲートを出力端子Ｐoutへの接続からノードＢへの接続へ切り替えた後、期間(6)では、第１のＮチャネルＭＯＳトランジスタＱ１２のみをスイッチングさせてオン状態にする。これにより、ノードＡをＧＮＤ(グランド)電位に引き下げて、電源電圧Ｖｉｎまで充電されたコンデンサＣ１１の電圧の極性を反転した電圧を出力端子Ｐoutに向けて出力する。

上述の期間(6)に続いて、期間(7)では、第４のＮチャネルＭＯＳトランジスタＱ１５をオフ状態にする一方、第５のＮチャネルＭＯＳトランジスタＱ１６をオン状態にする。これにより、第３のＮチャネルＭＯＳトランジスタＱ１４のバックゲートを、第４のＮチャネルＭＯＳトランジスタＱ１５を経由するノードＢへの接続から、第５のＮチャネルＭＯＳトランジスタＱ１６を経由する出力端子Ｐoutへの接続に切り替える。

上述の期間(7)で、上記第３のＮチャネルＭＯＳトランジスタＱ１４のバックゲートをノードＢへの接続から出力端子Ｐoutへの接続へ切り替えた後、期間(8)では、第１のＮチャネルＭＯＳトランジスタＱ１２のみをスイッチングさせてオフ状態にする。

上述の期間(8)に続いて、期間(9)では、第３のＮチャネルＭＯＳトランジスタＱ１４のみをスイッチングさせてオフ状態にする。この期間(9)に続いて、期間(10)では、第２のＮチャネルＭＯＳトランジスタＱ１３のみをスイッチングさせてオン状態にしてノードＢをＧＮＤ(接地)電位にする。

そして、図６に示すように、上述の期間(1)〜(10)を繰り返すことにより、コンデンサＣ１１を電源電圧Ｖｉｎまで充電する動作と電源電圧Ｖｉｎまで充電されたコンデンサＣ１１の電圧の極性を反転した電圧までコンデンサＣ１２を充電する動作を繰り返して、電源電圧Ｖｉｎの電圧の極性を反転した電圧を出力端子Ｐoutに出力する。

この実施形態によれば、上述の期間(1)〜(10)のうち、第１のＮチャネルＭＯＳトランジスタＱ１２をオン状態にする期間(6)の前に、期間(4)で第３のＮチャネルＭＯＳトランジスタＱ１４をオン状態とし、期間(5)において、上記制御回路１５,１６によって、上記第４のＮチャネルＭＯＳトランジスタＱ１５をオン状態にすると共に、上記第５のＮチャネルＭＯＳトランジスタＱ１６をオフ状態にする。このことによって、上記第３のＮチャネルＭＯＳトランジスタＱ１４のバックゲートを、第４のＮチャネルＭＯＳトランジスタＱ１５を介して、上記ノードＢに接続する。

これにより、期間(6)において、第１のＮチャネルＭＯＳトランジスタＱ１２をオン状態にして、ノードＢの電位が−Ｖinになる時に、ノードＢに接続されている第３のＮチャネルＭＯＳトランジスタＱ１４のソース(Ｎ＋層３６),第４のＮチャネルＭＯＳトランジスタＱ１５のドレイン(Ｎ＋層３５)の電位に対するＰウエル２７,３０の電位は、ダイオード順方向降下電圧以上になることはない。よって、寄生トランジスタが動作することを抑制でき、コンデンサＣ１１からの電流リークを抑制できる。

また、この実施形態によれば、上述の期間(1)〜(10)のうち、第１のＮチャネルＭＯＳトランジスタＱ１２をオフ状態にする期間(8)の前に、期間(7)で第４のＮチャネルＭＯＳトランジスタＱ１５をオフ状態にすると共に、第５のＮチャネルＭＯＳトランジスタＱ１６をオン状態にする。このことによって、第３のＮチャネルＭＯＳトランジスタＱ１４のバックゲートを、第５のＮチャネルＭＯＳトランジスタＱ１６を介して、出力端子Ｐoutに接続する。

これにより、期間(8)において、第１のＮチャネルＭＯＳトランジスタＱ１２をオフ状態にして、ノードＢがフローティング状態になる前に、第３,第４,第５のＮチャネルＭＯＳトランジスタＱ１４,Ｑ１５,Ｑ１６のＰウエル２７,３０,３３は出力端子Ｐoutに接続される。これにより、ノードＢに接続される第３,第４のＮチャネルＭＯＳトランジスタＱ１４,Ｑ１５のＮ＋層３６,３５の電位に対するＰウエル２７,３０の電位は、ダイオード順方向降下電圧以上になることはない。よって、寄生トランジスタが動作することを抑制でき、コンデンサＣ１１からの電流リークを抑制できる。

尚、上記実施形態では、正の電圧から負の電圧を生成する回路について説明したが、逆に負の電圧から正の電圧を生成することもできる。この場合には、Ｐ型半導体基板の替わりにＮ型半導体基板を用い、ウエルとＭＯＳトランジスタの導電型を反転すればよい。

この発明は、電圧反転チャージポンプ回路の寄生のバイポーラトランジスタが動作することを抑制し電源電圧の極性を反転した電圧の絶対値を減少させるリーク電流を抑制することができるので、ＴＦＴやＣＣＤイメージセンサを駆動させるような用途に適用できる。

この発明に係る電圧反転チャージポンプ回路の一実施形態を示すブロック図である。 上記実施形態が有する駆動回路１１の構成例を示すブロック図である。 上記実施形態が有する駆動回路１３の構成例を示すブロック図である。 上記実施形態のタイミングチャートである。 上記実施形態のデバイス構造図である。 図４のタイミングチャートよりも長い期間のタイミングチャートである。 従来の逆極性電圧発生回路を示すブロック図である。 上記従来の逆極性電圧発生回路のデバイス構造図である。

符号の説明

１１〜１６ 駆動回路
Ａ、Ｂ、Ｃ ノード
Ｃ１１ コンデンサ
Ｑ１１ ＰチャネルＭＯＳトランジスタ
Ｑ１２〜Ｑ１６ 第１〜第５のＮチャネルＭＯＳトランジスタ
Ｐout 出力端子
Ｖin 電源電圧
Ｖout 出力電圧
Ｓ１１〜Ｓ１６ 制御信号
１７ 第１のＮウエル層
１８ 第２のＮウエル層
２１、２２、３５、３６、４１、４２、４３ Ｎ＋層
２３、２５、２７、３０、３３ Ｐウエル
２４、２６、２９、３１、３５ Ｐ＋層

Claims (5)

1. 容量素子と、
   上記容量素子の一方の端子と電源との間に接続された第１導電型ＭＯＳトランジスタと、
   上記容量素子の一方の端子とグランドとの間に接続された第１の第２導電型ＭＯＳトランジスタと、
   上記容量素子の他方の端子とグランドとの間に接続された第２の第２導電型ＭＯＳトランジスタと、
   上記容量素子の他方の端子と出力端子との間に接続された第３の第２導電型ＭＯＳトランジスタと、
   上記容量素子の他方の端子と上記第３の第２導電型ＭＯＳトランジスタのバックゲートとの間に接続された第４の第２導電型ＭＯＳトランジスタと、
   上記出力端子と上記第３の第２導電型ＭＯＳトランジスタのバックゲートとの間に接続された第５の第２導電型ＭＯＳトランジスタと、
   上記第１導電型ＭＯＳトランジスタおよび上記第１から第５の第２導電型ＭＯＳトランジスタの動作を制御する制御回路とを備えることを特徴とするチャージポンプ回路。
2. 請求項１に記載のチャージポンプ回路において、
   上記制御回路は、
   上記容量素子の充電期間の後に、上記第４の第２導電型ＭＯＳトランジスタをオン状態にすると共に、上記第５の第２導電型ＭＯＳトランジスタをオフ状態にして、上記第３の第２導電型ＭＯＳトランジスタのバックゲートを上記容量素子の他方の端子に接続してから、上記第１の第２導電型ＭＯＳトランジスタをオン状態にすることを特徴とするチャージポンプ回路。
3. 請求項１または２に記載のチャージポンプ回路において、
   上記容量素子の充電電圧の極性を反転した電圧を出力する期間において、上記第４の第２導電型ＭＯＳトランジスタをオフ状態にすると共に、上記第５の第２導電型ＭＯＳトランジスタをオン状態にして、上記第３の第２導電型ＭＯＳトランジスタのバックゲートを上記出力端子に接続してから、上記第１の第２導電型ＭＯＳトランジスタをオフ状態にすることを特徴とするチャージポンプ回路。
4. 請求項１から３のいずれか１つに記載のチャージポンプ回路において、
   上記第３、第４、第５の第２導電型ＭＯＳトランジスタは、
   上記第１導電型ＭＯＳトランジスタが形成されている第２導電型ウエルおよび上記第１、第２の第２導電型ＭＯＳトランジスタが形成されている第１導電型ウエルとは別個の第１導電型ウエルに形成されていることを特徴とするチャージポンプ回路。
5. 請求項１から３のいずれか１つに記載のチャージポンプ回路において、
   上記第３、第４、第５の第２導電型ＭＯＳトランジスタは、それぞれ、別個の第１導電型ウエルに形成されていることを特徴とするチャージポンプ回路。

Images