CN106533373B - 一种防止全差分运算放大器共模闩锁的电路 - Google Patents

一种防止全差分运算放大器共模闩锁的电路 Download PDF

Info

Publication number
CN106533373B
CN106533373B CN201611033341.4A CN201611033341A CN106533373B CN 106533373 B CN106533373 B CN 106533373B CN 201611033341 A CN201611033341 A CN 201611033341A CN 106533373 B CN106533373 B CN 106533373B
Authority
CN
China
Prior art keywords
circuit
operational amplifier
differential operational
output
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611033341.4A
Other languages
English (en)
Other versions
CN106533373A (zh
Inventor
王旭东
田素雷
廖春连
陈明辉
杨格亮
曲明
王鑫华
王湛
石立志
杨兆青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 54 Research Institute
Original Assignee
CETC 54 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 54 Research Institute filed Critical CETC 54 Research Institute
Priority to CN201611033341.4A priority Critical patent/CN106533373B/zh
Publication of CN106533373A publication Critical patent/CN106533373A/zh
Application granted granted Critical
Publication of CN106533373B publication Critical patent/CN106533373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供了一种防止全差分运算放大器共模闩锁的电路，涉及集成电路领域，当全差分运算放大器共模输出发生闩锁的时候，触发防闩锁保护电路工作。低电平闩锁检测电路检测到共模输出闩锁在低电平时，控制充电电路对输出级电路充电，解除共模输出低电平的闩锁状态；高电平闩锁检测电路检测到共模输出闩锁在高电平时，控制放电电路对输出级电路放电，解除共模输出高电平的闩锁状态。当全差分运算放大器的共模输出解除闩锁状态回到正常状态时，防闩锁保护电路不工作从而不影响差分运算放大器工作。本发明可以防止全差分运算放大器的共模闩锁，闩锁状态解除后防闩锁保护电路处于休眠状态，不会影响全差分运算放大器工作性能，并且不会引入额外的功耗。

Description

一种防止全差分运算放大器共模闩锁的电路
技术领域
本发明涉及集成电路领域，尤其是涉及一种防止全差分运算放大器共模闩锁的电路。
背景技术
全差分运算放大器广泛应用于无线收发集成电路中，是中频模拟信号处理模块的重要组成部分。全差分运算放大器一般应用于负反馈电路网络中，比如有源滤波器电路和可变增益放大器等电路。随着这些模块工作速度和性能的提高，由全差分运算放大器组成的反馈网络也更加复杂，工作频率更高，使得全差分运算放大器共模输出的闩锁问题更加突出。通常为了解决全差分运算放大器共模闩锁，需要提高共模反馈电路的增益，使得共模负反馈大于共模正反馈，防止共模闩锁的发生。但是随着工作频率和反馈网络复杂性的提高，增大共模反馈电路的增益会引起相位裕度的恶化，使得共模负反馈变为正反馈，同时共模反馈电路增益的提高会影响主差分运算放大器的性能和功耗。
发明内容
本发明的目的在于提供一种防止全差分运算放大器共模闩锁的保护电路。当全差分运算放大器共模输出发生闩锁的时候，触发保护电路工作，解除共模闩锁的状态；闩锁状态解除后保护电路处于休眠状态，不会影响全差分运算放大器工作性能，并且不会引入额外的功耗。
为了解决以上问题，本发明通过以下技术方案来实现：一种防止全差分运算放大器共模闩锁的保护电路，包括充电电路、放电电路、低电平闩锁检测电路和高电平闩锁检测电路，全差分运算放大器的输出正极分别与充电电路的第一输出端和放电电路的第一输出端相连；全差分运算放大器的输出负极分别与充电电路的第二输出端和放电电路的第二输出端相连；充电电路的输入端与低电平闩锁检测电路的输出端相连；低电平闩锁检测电路的输入端与全差分运算放大器的共模反馈电路的输出端相连；放电电路的输入端与高电平闩锁检测电路的输出端相连；高电平闩锁检测电路的输入端与全差分运算放大器的共模反馈电路的输出端相连；
低电平闩锁检测电路用于检测全差分运算放大器的共模反馈电路的共模反馈输出，当共模反馈输出为高电平时，控制充电电路对全差分运算放大器的输出级电路充电；高电平闩锁检测电路用于检测全差分运算放大器的共模反馈电路的共模反馈输出，共模反馈输出为低电平时，控制放电电路对全差分运算放大器的输出级电路放电。
所述的充电电路包括第一PMOS管MP1和第二PMOS管MP2，放电电路包括第二NMOS管MN2和第三NMOS管MN3，低电平闩锁检测电路包括第三PMOS管MP3、第一电阻RB1和第一NMOS管MN1，高电平闩锁检测电路包括第四PMOS管MP4、第二电阻RB2和第四NMOS管MN4；第一PMOS管MP1的源极与电源VDD相接，漏极与全差分运算放大器的输出正极VOP相接；第二PMOS管MP2的源极与电源VDD相接，漏极与全差分运算放大器的输出负极VON相接；第三PMOS管MP3的源极与电源VDD相接，漏极分别与第一电阻RB1的一端、第一PMOS管MP1的栅极和第二PMOS管MP2的栅极相接；第一NMOS管MN1的漏极和栅极短接再与第一电阻RB1的另一端相接；第一NMOS管MN1的源极与地GND相接；第二NMOS管MN2的源极与地GND相接，漏极与全差分运算放大器的输出正极VOP相接；第三NMOS管MN3的源极与地GND相接，漏极与全差分运算放大器的输出负极VON相接；第四NMOS管MN4的源极与地GND相接，漏极分别与第二电阻RB2的一端、第二NMOS管MN2的栅极和第三NMOS管MN3的栅极相接；第四NMOS管MN4的栅极分别与第三PMOS管MP3的栅极和全差分运算放大器的共模反馈电路的输出VO相接；第四PMOS管MP4的漏极和栅极短接再与第二电阻RB2的另一端相接；第四PMOS管MP4的源极与电源VDD相接。
与现有技术相比，本发明具有以下优点：
本发明所提出的保护电路可以有效的防止全差分运算放大器共模闩锁，不仅可以解除全差分运算放大器共模输出的高电平闩锁状态，也可以解除低电平闩锁状态；当全差分运算放大器共模输出发生闩锁的时候，触发保护电路工作，解除共模闩锁的状态，闩锁状态解除后保护电路处于休眠状态，不会影响全差分运算放大器工作性能，并且不会引入额外的功耗。
附图说明
图1为本发明的防止全差分运算放大器共模闩锁的电路框图。
图2为传统的两级弥勒补偿全差分运算放大器。
图3为本发明的防止全差分运算放大器共模闩锁的电路原理图。
图4为采用全差分运算放大器实现的5阶有源蛙跳式低通滤波器，其中全差分运算放大器采用本发明提供的防止全差分运算放大器共模闩锁的电路。
具体实施方式
下面结合附图对本发明工作原理进行详细说明。
图1为本发明的一种防止全差分运算放大器共模闩锁的电路即防闩锁保护电路，包括充电电路、放电电路、低电平闩锁检测电路和高电平闩锁检测电路。当全差分运算放大器共模输出发生闩锁的时候，触发防闩锁保护电路工作。低电平闩锁检测电路检测到共模输出闩锁在低电平时，控制充电电路对输出级电路充电，解除共模输出低电平的闩锁状态；高电平闩锁检测电路检测到共模输出闩锁在高电平时，控制放电电路对输出级电路放电，解除共模输出高电平的闩锁状态。当全差分运算放大器的共模输出解除闩锁状态回到正常状态时，防闩锁保护电路不工作从而不影响全差分运算放大器工作。
图2所示为全差分运算放大器的一种典型实现方式，即传统的两级弥勒补偿全差分运算放大器，主要包括主差分运算放大器电路和共模反馈电路。图3所示为采用本发明提供的防闩锁保护电路实现的两级弥勒补偿全差分运算放大器。传统的全差分运算放大器中PMOS管和NMOS管(P沟道金属氧化物半导体场效应管和N沟道金属氧化物半导体场效应管)以M加序号表示，电阻以R加序号表示，电容以C加序号表示。全差分运算放大器输入正端以VIP表示；全差分运算放大器输入负端以VIN表示；全差分运算放大器输出正端以VOP表示；全差分运算放大器输出负端以VON表示；共模反馈输出以VO表示。防闩锁保护电路中，PMOS管以MP加序号表示，NMOS管以MN加序号表示；电阻以RB加序号表示。
防闩锁保护电路的具体实现为：充电电路包括第一PMOS管MP1和第二PMOS管MP2，放电电路包括第二NMOS管MN2和第三NMOS管MN3，低电平闩锁检测电路包括第三PMOS管MP3、第一电阻RB1和第一NMOS管MN1，高电平闩锁检测电路包括第四PMOS管MP4、第二电阻RB2和第四NMOS管MN4。
防闩锁保护电路的具体工作原理为：
当全差分运算放大器输出闩锁在高电平状态时，共模反馈输出为低电平，低电平闩锁检测电路中第三PMOS管MP3导通，导致充电电路中第一PMOS管MP1、第二PMOS管MP2关断，充电电路不工作。高电平闩锁检测电路中第四NMOS管MN4关断，导致放电电路中第二NMOS管MN2和第三NMOS管MN3栅端电压为高电平，因此第二NMOS管MN2和第三NMOS管MN3导通，触发放电电路通过第二NMOS管MN2和第三NMOS管MN3对全差分运算放大器输出放电，解除高电平闩锁状态。
当全差分运算放大器输出共模电平恢复正常范围时，高电平闩锁检测电路中第四NMOS管MN4不工作，保护电路处于休眠状态。
当全差分运算放大器输出闩锁在低电平状态时，共模反馈输出为高电平，高电平闩锁检测电路中第四NMOS管MN4导通，导致放电电路中第二NMOS管MN2和第三NMOS管MN3关断，放电电路不工作。低电平闩锁检测电路中第三PMOS管MP3关断，导致充电电路中第一PMOS管MP1和第二PMOS管MP2栅端电压为低电平，因此第一PMOS管MP1和第二PMOS管MP2导通，触发充电电路通过第一PMOS管MP1和第二PMOS管MP2对全差分运算放大器输出充电，解除低电平闩锁状态。
当全差分运算放大器的输出共模电平恢复正常范围时，低电平闩锁检测电路中第三PMOS管MP3不工作，保护电路处于休眠状态。
图4所示为采用全差分运算放大器实现的五阶有源蛙跳式低通滤波器，其中全差分运算放大器采用本发明提供的防闩锁保护电路。全差分运算放大器以运放加序号表示。对于差分信号，全差分运算放大器以负反馈的形式工作，对于共模信号，全差分运算放大器以正反馈的形式工作。为了使全差分运算放大器共模输出稳定，全差分运算放大器内部的共模负反馈环路增益必须大于全差分运算放大器外部的共模正反馈环路增益。随着滤波器工作速度和性能的提高，在一些应用中会出现共模正反馈环路增益大于共模负反馈环路增益的情况，导致全差分运算放大器共模输出闩锁的问题。通常为了解决全差分运算放大器共模闩锁的问题，需要提高全差分运算放大器内部共模负反馈电路的增益，使得共模负反馈大于共模正反馈，防止共模闩锁的发生。但是随着工作频率和反馈网络复杂性的提高，增大共模反馈电路的增益会引起相位裕度的恶化，使得共模负反馈变为正反馈，同时共模反馈电路增益的提高会影响主差分运算放大器的性能和功耗。采用本发明实现的防共模闩锁保护电路，可以有效解除共模闩锁的状态，闩锁状态解除后保护电路处于休眠状态，不会影响全差分运算放大器工作性能，并且不会引入额外的功耗。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明所揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (2)

1.一种防止全差分运算放大器共模闩锁的电路，其特征在于：包括充电电路、放电电路、低电平闩锁检测电路和高电平闩锁检测电路，全差分运算放大器的输出正极分别与充电电路的第一输出端和放电电路的第一输出端相连；全差分运算放大器的输出负极分别与充电电路的第二输出端和放电电路的第二输出端相连；充电电路的输入端与低电平闩锁检测电路的输出端相连；低电平闩锁检测电路的输入端与全差分运算放大器的共模反馈电路的输出端相连；放电电路的输入端与高电平闩锁检测电路的输出端相连；高电平闩锁检测电路的输入端与全差分运算放大器的共模反馈电路的输出端相连；
低电平闩锁检测电路用于检测全差分运算放大器的共模反馈电路的共模反馈输出，当共模反馈输出为高电平时，控制充电电路对全差分运算放大器的输出级电路充电；高电平闩锁检测电路用于检测全差分运算放大器的共模反馈电路的共模反馈输出，共模反馈输出为低电平时，控制放电电路对全差分运算放大器的输出级电路放电。
2.根据权利要求1所述的一种防止全差分运算放大器共模闩锁的电路，其特征在于：所述的充电电路包括第一PMOS管(MP1)和第二PMOS管(MP2)，放电电路包括第二NMOS管(MN2)和第三NMOS管(MN3)，低电平闩锁检测电路包括第三PMOS管(MP3)、第一电阻(RB1)和第一NMOS管(MN1)，高电平闩锁检测电路包括第四PMOS管(MP4)、第二电阻(RB2)和第四NMOS管(MN4)；第一PMOS管(MP1)的源极与电源(VDD)相接，漏极与全差分运算放大器的输出正极(VOP)相接；第二PMOS管(MP2)的源极与电源(VDD)相接，漏极与全差分运算放大器的输出负极(VON)相接；第三PMOS管(MP3)的源极与电源(VDD)相接，漏极分别与第一电阻(RB1)的一端、第一PMOS管(MP1)的栅极和第二PMOS管(MP2)的栅极相接；第一NMOS管(MN1)的漏极和栅极短接再与第一电阻(RB1)的另一端相接；第一NMOS管(MN1)的源极与地(GND)相接；第二NMOS管(MN2)的源极与地(GND)相接，漏极与全差分运算放大器的输出正极(VOP)相接；第三NMOS管(MN3)的源极与地(GND)相接，漏极与全差分运算放大器的输出负极(VON)相接；第四NMOS管(MN4)的源极与地(GND)相接，漏极分别与第二电阻(RB2)的一端、第二NMOS管(MN2)的栅极和第三NMOS管(MN3)的栅极相接；第四NMOS管(MN4)的栅极分别与第三PMOS管(MP3)的栅极和全差分运算放大器的共模反馈电路的输出(VO)相接；第四PMOS管(MP4)的漏极和栅极短接再与第二电阻(RB2)的另一端相接；第四PMOS管(MP4)的源极与电源(VDD)相接。
CN201611033341.4A 2016-11-22 2016-11-22 一种防止全差分运算放大器共模闩锁的电路 Active CN106533373B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611033341.4A CN106533373B (zh) 2016-11-22 2016-11-22 一种防止全差分运算放大器共模闩锁的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611033341.4A CN106533373B (zh) 2016-11-22 2016-11-22 一种防止全差分运算放大器共模闩锁的电路

Publications (2)

Publication Number Publication Date
CN106533373A CN106533373A (zh) 2017-03-22
CN106533373B true CN106533373B (zh) 2019-04-09

Family

ID=58357655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611033341.4A Active CN106533373B (zh) 2016-11-22 2016-11-22 一种防止全差分运算放大器共模闩锁的电路

Country Status (1)

Country Link
CN (1) CN106533373B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103973245A (zh) * 2013-01-24 2014-08-06 联发科技股份有限公司 放大器电路以及应用于放大器电路的方法
CN104242285A (zh) * 2014-09-11 2014-12-24 北京大学 一种防闩锁型电源钳位esd保护电路
CN106026244A (zh) * 2016-06-12 2016-10-12 深圳市德朗能电子科技有限公司 锂离子电池充放电保护电路及锂离子电池系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8368673B2 (en) * 2008-09-30 2013-02-05 Himax Technologies Limited Output buffer and source driver using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103973245A (zh) * 2013-01-24 2014-08-06 联发科技股份有限公司 放大器电路以及应用于放大器电路的方法
CN104242285A (zh) * 2014-09-11 2014-12-24 北京大学 一种防闩锁型电源钳位esd保护电路
CN106026244A (zh) * 2016-06-12 2016-10-12 深圳市德朗能电子科技有限公司 锂离子电池充放电保护电路及锂离子电池系统

Also Published As

Publication number Publication date
CN106533373A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
CN105242734B (zh) 一种无外置电容的大功率ldo电路
CN102231509B (zh) 具有防止误翻转功能的欠压锁存电路
CN102707757A (zh) 一种动态电荷放电电路以及集成该电路的ldo
CN102709883B (zh) 一种开关电源的欠压保护电路
CN105744452B (zh) Mems麦克风电路
CN104253589B (zh) 静态电流均衡方法、输出级电路、ab类放大器及电子设备
CN110462415A (zh) 毛刺信号检测电路、安全芯片和电子设备
CN101877578A (zh) 占空比调节系统
CN105991119B (zh) 上电复位电路
TWI443929B (zh) 電池控制電路、系統和方法
CN105159382A (zh) 线性稳压器
CN108347228A (zh) 一种差分放大器
CN106533373B (zh) 一种防止全差分运算放大器共模闩锁的电路
CN107066011B (zh) 一种用于ldo的缓冲电路
CN206585537U (zh) 一种集成消失调、抗干扰的比较器电路
CN206211950U (zh) 一种用于生理信号检测的斩波稳定仪表放大器电路
CN102130681A (zh) 一种差分锁相环
CN203491978U (zh) 输出级电路、ab类放大器及电子设备
CN205385281U (zh) 一种具有锁定功能的过流保护电路
CN103336546B (zh) 双高电源电压输入下具有限流保护的低压差稳压电路
CN102006018A (zh) 一种用于ab类音频放大器的开启控制电路
CN101931370A (zh) 具有静态电流抑制功能的低压降放大电路
CN105468081B (zh) 带低压检测的稳压电路及其稳压方法
CN103326676B (zh) 功率放大器
CN107276060B (zh) 一种浪涌电压动态抑制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant