CN108347228A - 一种差分放大器 - Google Patents

一种差分放大器 Download PDF

Info

Publication number
CN108347228A
CN108347228A CN201710060162.8A CN201710060162A CN108347228A CN 108347228 A CN108347228 A CN 108347228A CN 201710060162 A CN201710060162 A CN 201710060162A CN 108347228 A CN108347228 A CN 108347228A
Authority
CN
China
Prior art keywords
nmos tube
amplifying circuit
level
tube
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710060162.8A
Other languages
English (en)
Inventor
刘飞
唐华
荀本鹏
杨海峰
徐丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710060162.8A priority Critical patent/CN108347228A/zh
Publication of CN108347228A publication Critical patent/CN108347228A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种差分放大器，包括：依次耦接的共模放大电路及差模放大电路，共模放大电路包括同相及反相输入端和输出共模反馈信号的输出端，差模放大电路包括反馈信号输入端、第一及第二输入端、一级及二级放大电路、第一及第二输出端，反馈信号输入端与共模放大电路的输出端耦接；第一输入端与一级放大电路耦接，第二输入端与一级放大电路耦接，第一输入端和第二输入端分别输入相位相反的待比较信号；一级放大电路将放大后待比较信号通过一级放大电路输出端输入至所述二级放大电路；一级放大电路输出端与参考地线间设置有偏置电流电路；二级放大电路，将待比较信号进一步放大并输出共模信号。采用上述的方案，可以避免差分放大器出现死锁状态。

Description

一种差分放大器
技术领域
本发明涉及电子电路技术领域，尤其涉及一种差分放大器。
背景技术
差分放大器(Differential Amplifier)是一种零点漂移很小的直接耦合放大器，常用于把两个输入电压的差值加以放大，也称差动放大器。差分放大器是各种集成电路的一种基本单元，但是可能由于电路上电时输入节点初始电压过高，或者物理干扰使得处于正常工作中的差分放大器的输出/输入电压有一个比较大的瞬时跳变等原因，造成差分放大器电路出现死锁状态，进而导致差分放大器功能失效。
为了避免差分放大器出现死锁状态，目前，在差分放大器设置复位电路，进而在差分放大器上电期间，对差分放大器的输入节点电压进行初始复位。
但是，上述的差分放大器无法完全避免出现死锁状态。
发明内容
本发明解决的问题是如何避免差分放大器出现死锁状态。
为解决上述问题，本发明实施例提供了一种差分放大器，所述差分放大器包括：依次耦接的共模放大电路及差模放大电路，其中：所述共模放大电路，包括同相输入端、反相输入端及输出端，所述共模放大电路的输出端输出共模反馈信号，所述同相输入端输入共模输出电压，所述反相输入端输入相位相反的共模信号之和的平均电压值；所述差模放大电路包括：反馈信号输入端、第一输入端、第二输入端、一级放大电路、二级放大电路、第一输出端及第二输出端，其中：所述反馈信号输入端与所述共模放大电路的输出端及所述一级放大电路耦接；所述第一输入端与所述一级放大电路耦接，所述第二输入端与所述一级放大电路耦接，所述第一输入端和所述第二输入端分别输入相位相反的待比较信号；所述一级放大电路将放大后的待比较信号通过所述一级放大电路输出端输入至所述二级放大电路；其中：所述一级放大电路输出端与参考地线间设置有偏置电流电路；所述二级放大电路，将所述一级放大电路放大后的待比较信号进一步放大，并通过所述第一输出端及第二输出端分别输出所述相位相反的共模信号。
可选地，所偏置电流电路包括电流源，所述电流源一端与所述一级放大电路输出端耦接，另一端与所述参考地线耦接。
可选地，所述偏置电流电路包括阻值大于预设第一阈值的电阻，所述电阻一端与所述一级放大电路输出端耦接，所述电阻另一端与所述参考地线耦接。
可选地，流过所述第一阈值的电阻的电流不小于所述一级放大电路输出端的漏电电流。
可选地，所述一级放大电路包括：第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管及第四NMOS管，其中：所述第二PMOS管的栅极与反馈信号输入端及所述第三PMOS管的栅极耦接，所述第二PMOS管的源极与第三PMOS管的源极及参考电源耦接，所述第二PMOS管的漏极与一级放大电路的其中一个输出端耦接；所述第三PMOS管的栅极与所述反馈信号输入端及所述第二PMOS管的栅极耦接，所述第三PMOS管的源极与所述参考电源及第二PMOS管的源极耦接，所述第三PMOS管的漏极与所述一级放大电路的另外一个输出端耦接；所述第一NMOS管的栅极与正相待比较信号耦接，所述第一NMOS管的源极与所述第二NMOS管的源极及所述第四NMOS管的漏极耦接，所述第一NMOS管的漏极与所述一级放大电路的其中一个输出端及第二PMOS管的漏极耦接；所述第二NMOS管的栅极与负相待比较信号耦接，所述第二NMOS管的源极与所述第一NMOS管的源极及第四NMOS管的漏极耦接，所述第二NMOS管的漏极与所述一级放大电路的另外一个输出端及第三MPOS管的漏极耦接；所述第四NMOS管的栅极与二级放大电路耦接，所述第四NMOS管的源极与所述参考地线耦接，所述第四NMOS管的漏极与所述第一NMOS管的源极及第二NMOS管的源极耦接。
可选地，所述二级放大电路包括第一PMOS管、第三NMOS管、第四PMOS管及第五NMOS管，其中：所述第一PMOS的栅极与所述第二PMOS管的漏极、一级放大电路的其中一个输出端及所述第一NMOS管的漏极耦接，所述第一PMOS管的源极与参考电源、所述第二PMOS管的源极、第三PMOS管的源极及第四PMOS管的源极耦接，所述第一PMOS管的漏极与所述第一输出端及第三NMOS管的漏极耦接；所述第四PMOS管的栅极与所述第三PMOS管的漏极及所述一级放大电路的另外一个输出端耦接，所述第四PMOS管的源极与所述参考电源、第一PMOS管的源极、第二PMOS管的源极及第三PMOS管的源极耦接，所述第四PMOS管的漏极与所述第二输出端及第五NMOS管的漏极耦接；所述第三NMOS管的栅极与所述第四NMOS管的栅极及所述第五NMOS管的栅极耦接，所述第三NMOS管的源极与所述参考地线、第四NMOS管的源极及第五NMOS管的源极耦接，所述第三NMOS管的漏极与所述第一输出端耦接；所述第五NMOS管的栅极与所述第三NMOS管的栅极及第四NMOS管的栅极耦接，所述第五NMOS管的源极与所述第三NMOS管的源极、第四NMOS管的源极及参考地线耦接，所述第五NMOS管的漏极与所述第二输出端及第四PMOS管的漏极耦接。
可选地，所述共模放大电路为比较器。
可选地，所述共模信号与所述共模放大电路的反相输入端之间设置有共模电阻。
与现有技术相比，本发明的技术方案具有以下优点：
通过设置差分放大器包括依次耦接的共模放大电路及差模放大电路，共模放大电路的输出端输出共模反馈信号至差模放大电路，差模放大电路接收共模反馈信号并逐级放大输入的待比较信号，并且差模放大电路的一级放大电路输出端与参考地线间设置有偏置电流电路，而偏置电流电路在差分放大器无论因何种原因即将进入死锁状态时，均会在所述一级放大电路的输出端、偏置电流电路与参考地线之间形成放电回路，对所述一级放大电路的输出端放电，故可以降低一级放大电路输出端的电压，避免一级放大电路输出端成为浮动的高阻点，进而可以使得差分放大器正常工作，因此可以避免差分放大器出现死锁状态。
附图说明
图1是一种差分放大器的电路原理图；
图2是图1中的差分放大器的具体电路结构图；
图3是另一种差分放大器的电路原理图；
图4是本发明实施例中的一种差分放大器的电路原理框图；
图5是本发明实施例中的一种差分放大器的电路结构图。
具体实施方式
图1示出了目前的一种差分放大器的电路原理图，图2是图1中的差分放大器的具体电路结构图，即是以NMOS管为输入对管的全差分两级运放。其中：B点对应输出端OUTP，C点对应正相待比较信号输入端INP，E点对应负相待比较信号输入端INN，F点对应输出端OUTN，A点及D点所对应的端口在图2中未示出。
如果差分放大器输出的共模信号偏低，此处可以假设输出的共模信号的电压为参考电线电压GND，在共模放大电路(Common Mode amplifier)的作用下，共模反馈信号(Common Mode Feedback Circuit，CMFB)将被拉高，使得两级运放的一级放大对应的两个PMOS负载管P1及P2关断。
并且由于差分放大器输出端的共模值偏低，图1中C点的电压也会偏低，而一旦C点的电压低于MOS管N1及N2的阈值电压Vtn，会导致差模放大电路(Differential ModeAmplifier)的输入对管N1及N2关断，并且MOS管P1及MOS管P2亦会进而断开，此时M和N点处于高阻浮空状态，而高阻浮空状态下的结点电压不确定，如果M点和N点电压偏高，则会造成本来已经较低的共模信号变得更低。此时，整个差分放大器的电路进入一个死锁状态，会导致功能失效。
为了避免差分放大器出现死锁状态，目前，出现了图3示出的差分放大器的电路原理图，即分别在差分放大器的负相输入端C及正相输入端E设置复位电路31及32，在差分放大器上电期间，对差分放大器的输入节点C及E电压进行初始复位。
但是，诱发差分放大器进入死锁状态的原因有多种。比如物理干扰使得处于正常工作中的差分放大器的输出/输入共模信号的电压出现比较大的瞬时跳变。又比如，外部控制信号影响差分放大器并造成其内部出现死锁的情况。而通过上电复位的方式并没有完全解决可能导致死锁的情况。
因此，现有的差分放大器无法完全避免出现死锁状态。
为解决上述问题，本发明实施例通过设置差分放大器包括依次耦接的共模放大电路及差模放大电路，共模放大电路的输出端输出共模反馈信号至差模放大电路，差模放大电路接收共模反馈信号并逐级放大输入的待比较信号，并且差模放大电路的一级放大电路输出端与参考地线间设置有偏置电流电路，而偏置电流电路在差分放大器无论因何种原因即将进入死锁状态时，均会在所述一级放大电路的输出端、偏置电流电路与参考地线之间形成放电回路，对所述一级放大电路的输出端放电，故可以降低一级放大电路输出端的电压，避免一级放大电路输出端成为浮动的高阻点，进而可以使得差分放大器正常工作，因此可以避免差分放大器出现死锁状态。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4示出了本发明实施例中的一种差分放大器的电路原理框图，所述差分放大器可以包括：依次耦接的共模放大电路41及差模放大电路42，其中：
所述共模放大电路41，包括同相输入端a、反相输入端b及输出端c，所述共模放大电路41的输出端c输出共模反馈信号。所述同相输入端a输入共模输出电压，所述反相输入端b输入相位相反的共模信号之和的平均电压值。
所述差模放大电路42包括：反馈信号输入端c’、第一输入端d、第二输入端e、一级放大电路421、二级放大电路422、第一输出端i及第二输出端h。
其中：所述反馈信号输入端c’与所述共模放大电路41的输出端c及所述一级放大电路421耦接。所述第一输入端d与所述一级放大电路421耦接，所述第二输入端e与所述一级放大电路421耦接，所述第一输入端d和所述第二输入端e分别输入相位相反的待比较信号。
所述一级放大电路421将放大后待比较信号通过所述一级放大电路421的输出端g及一级放大电路421的输出端f输入至所述二级放大电路422。
其中：所述一级放大电路421输出端g及一级放大电路421输出端f与参考地线GND间设置有偏置电流电路，设置的偏置电流电路可以使得输出端g与参考地线GND间形成偏置电流i1，并且使得输出端f与参考地线GND间形成偏置电流i2。
所述二级放大电路422，将所述一级放大电路421放大后的待比较信号进一步放大，并通过所述第一输出端i及第二输出端h分别输出所述相位相反的共模信号。
现有技术中通过对差分放大器的某节点复位的方式来避免出现死锁状态，但是存在无法完全避免出现死锁状态的情况。
而本发明实施例设置差分放大器包括依次耦接的共模放大电路及差模放大电路，共模放大电路的输出端输出共模反馈信号至差模放大电路，差模放大电路接收共模反馈信号并逐级放大输入的待比较信号，并且差模放大电路的一级放大电路输出端与参考地线间设置有偏置电流电路，而偏置电流电路在差分放大器无论因何种原因即将进入死锁状态时，为一级放大电路的输出端放电，故可以降低一级放大电路输出端的电压，避免一级放大电路输出端成为浮动的高阻点，进而可以使得差分放大器正常工作，因此可以避免差分放大器出现死锁状态。
在具体实施中，所述偏置电流电路可以有多种设置方式。比如可以偏置电流电路包括电流源，所述电流源一端与所述一级放大电路输出端耦接，另一端与所述参考地线耦接。
又比如，可以设置所述偏置电流电路包括阻值大于预设第一阈值的电阻，所述电阻一端与所述一级放大电路输出端耦接，所述电阻另一端与所述参考地线耦接。
在具体实施中，本领域技术人员可以根据实际需要设置所述第一阈值的大小，只要满足流过所述第一阈值的电阻的电流不小于所述一级放大电路输出端g及f的漏电电流即可。
为使得本领域技术人员更好地理解和实现本发明，图5示出了本发明实施例中的一种差分放大器的电路结构图，其中偏置电路电流采用上述包括电流源的方式。可以理解的是，本领域技术人员也可以将偏置电流电路设置为包括阻值大于预设第一阈值的电阻的结构。
下面参考图5，对差分放大器的结构进行详细介绍：
如图5所示，所述差模放大电路42包括：反馈信号输入端CMFB、第一输入端INP、第二输入端INN、第一输出端OUTP及第二输出端OUTN。端口VBN只是作为标记，用以表征第三NMOS管MN3、第四NMOS管MN4及第五NMOS管MN5的栅极均彼此耦接。
继续参考图5，所述一级放大电路421可以包括：第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1、第二NMOS管MN2及第四NMOS管MN4。其中：第二PMOS管MP2及第三PMOS管MP3互相相对于共模放大电路41的输出端CMFB及第四NMOS管MN4对称设置，第一NMOS管MN1及第二NMOS管MN2互相相对于共模放大电路41的输出端CMFB及第四NMOS管MN4对称设置。
在具体实施中，所述第二PMOS管MP2的栅极与反馈信号输入端CMFB及所述第三PMOS管MP3的栅极耦接，所述第二PMOS管MP2的源极与第三PMOS管MP3的源极及参考电源VDD耦接，所述第二PMOS管MP2的漏极与一级放大电路421的其中一个输出端M耦接，并且M通过第一电流源X1与参考地线GND耦接。
所述第三PMOS管MP3的栅极与所述反馈信号输入端CMFB及所述第二PMOS管MP2的栅极耦接，所述第三PMOS管MP3的源极与所述参考电源VDD及第二PMOS管MP2的源极耦接，所述第三PMOS管MP3的漏极与所述一级放大电路421的另外一个输出端N耦接，并且输出端N通过第二电流源X2与参考地线GND耦接。
所述第一NMOS管MN1的栅极与正相待比较信号INP耦接，所述第一NMOS管MN1的源极与所述第二NMOS管MN2的源极及所述第四NMOS管MN4的漏极耦接，所述第一NMOS管MN1的漏极与所述一级放大电路421的其中一个输出端M及第二PMOS管MP2的漏极耦接。
所述第二NMOS管MN2的栅极与所述负相待比较信号INN耦接，所述第二NMOS管MN2的源极与所述第一NMOS管MN1的源极及第四NMOS管MN4的漏极耦接，所述第二NMOS管MN2的漏极与所述一级放大电路421的另外一个输出端N及第三PMOS管MP3的漏极耦接。
所述第四NMOS管MN4的栅极与二级放大电路422耦接，所述第四NMOS管MN4的源极与所述参考地线GND耦接，所述第四NMOS管MN4的漏极与所述第一NMOS管MN1的源极及第二NMOS管MN2的源极耦接。
在具体实施中，所述二级放大电路422包括相对于一级放大电路421对称设置的放大子电路4221及放大子电路4222。放大子电路4221的输入端为一级放大电路421的其中一个输出端M，放大子电路4222的输入端为一级放大电路421的另外一个输出端N。具体的说，放大子电路4221包括第一PMOS管MP1及第三NMOS管MN3，放大子电路4222包括第四PMOS管MP4及第五NMOS管MN5。其中：
所述第一PMOS管的MP1栅极与所述第二PMOS管MP2的漏极、所述第一NMOS管MN1的漏极及一级放大电路421的其中一个输出端M耦接，所述第一PMOS管MP1的源极与参考电源VDD、所述第二PMOS管MP2的源极、第三PMOS管MP3的源极及第四PMOS管MP4的源极耦接，所述第一PMOS管MP1的漏极与所述第一输出端OUTP及第三NMOS管MN3的漏极耦接。
所述第四PMOS管MP4的栅极与所述第三PMOS管MP3的漏极及所述一级放大电路421的另外一个输出端N耦接，所述第四PMOS管MP4的源极与所述参考电源VDD、第一PMOS管MP1的源极、第二PMOS管MP2的源极及第三PMOS管MP3的源极耦接，所述第四PMOS管MP4的漏极与所述第二输出端及第五NMOS管MN5的漏极耦接。
所述第三NMOS管MN3的栅极与所述第四NMOS管MN4的栅极及所述第五NMOS管MN5的栅极耦接，所述第三NMOS管MN3的源极与所述参考地线GND、第四NMOS管MN4的源极及第五NMOS管MN5的源极耦接，所述第三NMOS管MN3的漏极与所述第一输出端OUTP耦接。
所述第五NMOS管MN5的栅极与所述第三NMOS管MN3的栅极及第四NMOS管MN4的栅极耦接，所述第五NMOS管MN5的源极与所述第三NMOS管MN3的源极、第四NMOS管MN4的源极及参考地线GND耦接，所述第五NMOS管MN5的漏极与所述第二输出端OUTN及第四PMOS管MP4的漏极耦接。
在具体实施中，所述共模放大电路41可以为比较器。所述共模放大电路41的同相输入端(+)即为比较器的同相输入端，所述共模放大电路41的反相输入端(-)即为比较器的反相输入端。
在具体实施中，所述共模信号OUTP及OUTN与所述共模放大电路的反相输入端(-)之间还分别设置有共模电阻Ra和Rb。
假设反相的待比较信号INP及INN的差值为0.1V，差分放大器的放大系数为10，下面参考图5，对差分放大器的工作原理进行详细介绍：
当差分放大器正常工作时，为了提高上下的摆幅，通常设置共模输出电压VCMO的大小与(VDD+GND)/2的大小几乎相同，如果此时差分放大器输出的共模信号OUTP及OUTN相对略低，则共模放大电路41的输出端输出的共模反馈信号CMFB则会偏高，第二PMOS管MP2及第三PMOS管MP3电流减小甚至关断，则一级放大电路421输出端M及N的电压会偏低。而二级放大电路422中对称设置的第一PMOS管MP1及第四PMOS管MP4的电流会增大，进而把输出的共模信号OUTP及OUTN拉高。也就是说，通过差分放大器整个电路的工作，可以将略低的共模信号OUTP及OUTN拉高，并保持整个差分放大器的正常工作。
当差分放大器将要进入死锁状态时，如果根据之前对现有技术的分析，会出现共模反馈信号CMFB等于VDD、差分放大器的一级PMOS负载MP2及MP3处于关断且差模放大电路42的输入对管第一PMOS管MP1及第四PMOS管MP4处于关断的情况。
而本发明实施例中，由于偏置电流电路的设置，偏置电流电路会对输出端M和输出端N进行放电，可以使得一级放大电路421的输出端M和输出端N不再是浮动的高阻点，且输出端M和输出端N也是二级放大电路422的输入端。
当随着偏置电流电路不断的放电，直至输出端M和输出端N的电压低于(VDD-Vtp)时，差模放大电路42的二级放大电路422的两PNOS输入管MP1及MP4打开，可以拉高输出共模信号OUTP及OUTN，进而共模放大电路41可以正常工作并发挥作用，然后可以将整个差分放大器的电路调整到正常的工作状态。
需要说明的是，对于偏置电流电路的设置，可以不限于上述实施例中的方式。本领域技术人员可以根据需要采用其它的设置方式，只要在差分放大器的一级放大电路421的输出端设置有固定的偏置电流即可，并且电流值可以很小，只需大于输出端M及输出端N的漏电电流即可。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (8)

1.一种差分放大器，其特征在于，包括：依次耦接的共模放大电路及差模放大电路，其中：
所述共模放大电路，包括同相输入端、反相输入端及输出端，所述共模放大电路的输出端输出共模反馈信号，所述同相输入端输入共模输出电压，
所述反相输入端输入相位相反的共模信号之和的平均电压值；
所述差模放大电路包括：反馈信号输入端、第一输入端、第二输入端、一级放大电路、二级放大电路、第一输出端及第二输出端，其中：
所述反馈信号输入端与所述共模放大电路的输出端及所述一级放大电路耦接；
所述第一输入端与所述一级放大电路耦接，所述第二输入端与所述一级放大电路耦接，所述第一输入端和所述第二输入端分别输入相位相反的待比较信号；
所述一级放大电路将放大后的待比较信号通过所述一级放大电路输出端输入至所述二级放大电路；其中：所述一级放大电路输出端与参考地线间设置有偏置电流电路；
所述二级放大电路，将所述一级放大电路放大后的待比较信号进一步放大，并通过所述第一输出端及第二输出端分别输出所述相位相反的共模信号。
2.如权利要求1所述的差分放大器，其特征在于，所偏置电流电路包括电流源，所述电流源一端与所述一级放大电路输出端耦接，另一端与所述参考地线耦接。
3.如权利要求1所述的差分放大器，其特征在于，所述偏置电流电路包括阻值大于预设第一阈值的电阻，所述电阻一端与所述一级放大电路输出端耦接，所述电阻另一端与所述参考地线耦接。
4.如权利要求3所述的差分放大器，其特征在于，流过所述第一阈值的电阻的电流不小于所述一级放大电路输出端的漏电电流。
5.如权利要求2或3所述的差分放大器，其特征在于，所述一级放大电路包括：第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管及第四NMOS管，其中：
所述第二PMOS管的栅极与反馈信号输入端及所述第三PMOS管的栅极耦接，所述第二PMOS管的源极与第三PMOS管的源极及参考电源耦接，所述第二PMOS管的漏极与一级放大电路的其中一个输出端耦接；
所述第三PMOS管的栅极与所述反馈信号输入端及所述第二PMOS管的栅极耦接，所述第三PMOS管的源极与所述参考电源及第二PMOS管的源极耦接，所述第三PMOS管的漏极与所述一级放大电路的另外一个输出端耦接；
所述第一NMOS管的栅极与正相待比较信号耦接，所述第一NMOS管的源极与所述第二NMOS管的源极及所述第四NMOS管的漏极耦接，所述第一NMOS管的漏极与所述一级放大电路的其中一个输出端及第二PMOS管的漏极耦接；
所述第二NMOS管的栅极与负相待比较信号耦接，所述第二NMOS管的源极与所述第一NMOS管的源极及第四NMOS管的漏极耦接，所述第二NMOS管的漏极与所述一级放大电路的另外一个输出端及第三MPOS管的漏极耦接；
所述第四NMOS管的栅极与二级放大电路耦接，所述第四NMOS管的源极与所述参考地线耦接，所述第四NMOS管的漏极与所述第一NMOS管的源极及第二NMOS管的源极耦接。
6.如权利要求5所述的差分放大器，其特征在于，所述二级放大电路包括第一PMOS管、第三NMOS管、第四PMOS管及第五NMOS管，其中：
所述第一PMOS的栅极与所述一级放大电路的其中一个输出端、第二PMOS管的漏极及所述第一NMOS管的漏极耦接，所述第一PMOS管的源极与参考电源、所述第二PMOS管的源极、第三PMOS管的源极及第四PMOS管的源极耦接，所述第一PMOS管的漏极与所述第一输出端及第三NMOS管的漏极耦接；
所述第四PMOS管的栅极与所述第三PMOS管的漏极及所述一级放大电路的另外一个输出端耦接，所述第四PMOS管的源极与所述参考电源、第一PMOS管的源极、第二PMOS管的源极及第三PMOS管的源极耦接，所述第四PMOS管的漏极与所述第二输出端及第五NMOS管的漏极耦接；
所述第三NMOS管的栅极与所述第四NMOS管的栅极及所述第五NMOS管的栅极耦接，所述第三NMOS管的源极与所述参考地线、第四NMOS管的源极及第五NMOS管的源极耦接，所述第三NMOS管的漏极与所述第一输出端耦接；
所述第五NMOS管的栅极与所述第三NMOS管的栅极及第四NMOS管的栅极耦接，所述第五NMOS管的源极与所述第三NMOS管的源极、第四NMOS管的源极及参考地线耦接，所述第五NMOS管的漏极与所述第二输出端及第四PMOS管的漏极耦接。
7.如权利要求1所述的差分放大器，其特征在于，所述共模放大电路为比较器。
8.如权利要求7所述的差分放大器，其特征在于，所述共模信号与所述共模放大电路的反相输入端之间设置有共模电阻。
CN201710060162.8A 2017-01-24 2017-01-24 一种差分放大器 Pending CN108347228A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710060162.8A CN108347228A (zh) 2017-01-24 2017-01-24 一种差分放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710060162.8A CN108347228A (zh) 2017-01-24 2017-01-24 一种差分放大器

Publications (1)

Publication Number Publication Date
CN108347228A true CN108347228A (zh) 2018-07-31

Family

ID=62962817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710060162.8A Pending CN108347228A (zh) 2017-01-24 2017-01-24 一种差分放大器

Country Status (1)

Country Link
CN (1) CN108347228A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277968A (zh) * 2019-06-26 2019-09-24 南京中感微电子有限公司 快速响应的运算放大器
CN110289820A (zh) * 2019-07-25 2019-09-27 唐太平 一种运算放大器电路
CN111865314A (zh) * 2020-07-03 2020-10-30 同济大学 模数转换器模拟前端电路
CN112398450A (zh) * 2019-08-13 2021-02-23 博通集成电路（上海）股份有限公司 功率放大器和操作功率放大器的方法
CN113541619A (zh) * 2021-07-22 2021-10-22 北京兆芯电子科技有限公司 差分放大器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323940A (ja) * 1999-05-07 2000-11-24 Matsushita Electric Ind Co Ltd 全差動増幅器
CN203840288U (zh) * 2014-05-05 2014-09-17 华侨大学 一种用于两级差分放大器的连续时间共模反馈电路
CN104113295A (zh) * 2014-04-30 2014-10-22 西安电子科技大学昆山创新研究院 一种低压全差分运算放大器电路
CN105099380A (zh) * 2014-05-08 2015-11-25 中芯国际集成电路制造(上海)有限公司 全差分放大器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323940A (ja) * 1999-05-07 2000-11-24 Matsushita Electric Ind Co Ltd 全差動増幅器
CN104113295A (zh) * 2014-04-30 2014-10-22 西安电子科技大学昆山创新研究院 一种低压全差分运算放大器电路
CN203840288U (zh) * 2014-05-05 2014-09-17 华侨大学 一种用于两级差分放大器的连续时间共模反馈电路
CN105099380A (zh) * 2014-05-08 2015-11-25 中芯国际集成电路制造(上海)有限公司 全差分放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
毕查德·拉扎维 著: "《模拟CMOS集成电路设计(简编版)》", 30 April 2013, 西安交通大学出版社 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110277968A (zh) * 2019-06-26 2019-09-24 南京中感微电子有限公司 快速响应的运算放大器
CN110277968B (zh) * 2019-06-26 2023-06-06 南京中感微电子有限公司 快速响应的运算放大器
CN110289820A (zh) * 2019-07-25 2019-09-27 唐太平 一种运算放大器电路
CN110289820B (zh) * 2019-07-25 2024-06-11 唐太平 一种运算放大器电路
CN112398450A (zh) * 2019-08-13 2021-02-23 博通集成电路（上海）股份有限公司 功率放大器和操作功率放大器的方法
CN112398450B (zh) * 2019-08-13 2023-09-01 博通集成电路（上海）股份有限公司 功率放大器和操作功率放大器的方法
CN111865314A (zh) * 2020-07-03 2020-10-30 同济大学 模数转换器模拟前端电路
CN113541619A (zh) * 2021-07-22 2021-10-22 北京兆芯电子科技有限公司 差分放大器
CN113541619B (zh) * 2021-07-22 2024-05-10 北京兆芯电子科技有限公司 差分放大器

Similar Documents

Publication Publication Date Title
CN108347228A (zh) 一种差分放大器
CN108832916A (zh) 一种低动态失调的高速低功耗比较器电路
CN104393846B (zh) 运算放大器
CN106160683B (zh) 运算放大器
CN108762363A (zh) 一种推挽输出级的ldo电路
CN106656081B (zh) 一种消除运算放大器失调电压的电路
CN105912066B (zh) 一种低功耗高psrr的带隙基准电路
CN107092295B (zh) 一种高摆率快速瞬态响应ldo电路
CN104639167B (zh) 一种应用于低功耗Pipeline ADC的比较器
CN106771486A (zh) 一种电流采样电路
CN108776506A (zh) 一种高稳定性的低压差线性稳压器
CN109546975B (zh) 运算跨导放大器
CN103956983B (zh) 一种具有嵌位功能的误差放大器
CN105630054B (zh) 迟滞电压比较器
CN104104229B (zh) 一种静态电流控制装置
CN106059516B (zh) 轨对轨运算放大电路及adc转换器、dcdc变换器和功率放大器
CN102570989B (zh) 运算放大电路
CN105099380A (zh) 全差分放大器
CN105356859B (zh) 一种自检测噪声滤波电路
CN109687832A (zh) 带有启动电路的全差分运算放大器
CN106026938A (zh) 全差分比较器
CN109756192A (zh) 一种可靠的低压轨到轨跨导放大电路的输入级
CN108183691A (zh) 折叠共源共栅运算放大器
CN105634521B (zh) 一种mlvds接收电路
CN110018708A (zh) 一种基于电流运算的可靠限流电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180731