CN105356859B - 一种自检测噪声滤波电路 - Google Patents

Abstract

本发明公开了一种自检测噪声滤波电路，包括第一电阻、第一电容、第一NMOS管、两个窗口电压比较器及延迟合并电路，第一NMOS管和第一电阻串联，经第一电容接地后构成低通滤波器通路，两个窗口电压比较器对滤波器的输入电压和输出电压进行比较以得到延迟合并电路的两输入信号，延迟合并电路输出一控制信号，该控制信号对第一NMOS管的栅端进行控制。与现有技术相比，本发明是在普通一阶低通电阻电容滤波器的基础上，串联一个NMOS管，同时使用窗口电压比较器和延时合并电路对滤波器的输入输出压差进行检测和延迟处理，其输出用于控制NMOS管，从而在芯片内实现了较低的低通滤波器频率拐角，对低频噪声更好地滤除，消除了片外电容的使用，减少了一个外挂电容引脚，同时避免了片上高阻节点易受干扰的缺陷，降低了封装和生产成本。

Description

一种自检测噪声滤波电路

技术领域

本发明涉及集成电路的电源管理技术领域，特别是涉及一种用于低压差线性稳压器的自检测噪声滤波电路。

背景技术

大多数电子设备都需要稳压电路才能正常工作。一般地，基于半导体的电子设备通常工作电压相当低，而且不同电路的工作电压有所不同，比如集成电路内核电压为1.2V、1.8V，而接口电压则为2.5V或3.3V。如果电路的工作电压超出正常范围，电路工作会失常，并可能永久损坏电路。

请参考图1，目前典型的低压差线性稳压器包含一个电压参考Vref，一个误差放大器，一个输出电流的功率管P1和电阻反馈网络。其中，误差放大器检测参考电压和反馈电压的差值，并用于控制功率管，从而使得输出电压稳定在合适范围内。

然而，在射频电路的实际应用中，往往对低压差线性稳压器的输出噪声有严格的要求，尤其是给压控振荡器、低噪声放大器等电路供电时，低压差线性稳压器的输出噪声会直接恶化噪声系数和相噪等关键指标。此时，需要对低压差线性稳压器的噪声进行特别优化，减小参考电压(即Vref)通路、误差放大器的噪声贡献，从而需要增加一个噪声滤波器(如图1所示)。

具体地，图2中给出了典型的噪声滤波器。电阻R1和电容C1构成了一阶低通滤波器，其输入到输出的传递函数为

由式1可知，低通滤波器的-3dB拐角带宽与电阻R1和电容C1的乘积成反比。为了减小低通滤波器带宽，以便滤除更多的低频噪声，需要增大R1和C1。这时往往有两个途径：一是增大电容C1，由于芯片内部难以获得更大的电容值，往往需要外挂滤波电容，意味着需要增加一个引脚；二是增大电阻R1，这既会增加芯片面积，同时由于电阻R1很 大，使得滤波器的输出节点成为高阻节点，容易受到干扰的影响而不能有效恢复。

发明内容

本发明的目的是提供一种具有自检测功能的噪声滤波电路以解决上述技术问题。

为解决上述技术问题，本发明采用的技术方案如下：

提供一种自检测噪声滤波电路，用于低压差线性稳压器，除包括第一电阻及第一电容外，该滤波电路还包括第一NMOS管、两个窗口电压比较器及延迟合并电路。输入电压分别输入第一NMOS管的源极和两个窗口电压比较器的一输入端，第一NOMS管的漏极经第一电阻后输出电压，输出电压分别输入两个窗口电压比较器的另一输入端，两个窗口电压比较器的输出端连接延迟合并电路的输入端，延迟合并电路的输出端连接第一NMOS管的栅极，第一电阻的另一端连接第一电容后接地，两个窗口电压比较器对自检测滤波器电路的输入电压和输出电压进行比较以得到延迟合并电路的两输入信号，延迟合并电路进行处理后得到一控制信号，通过该控制信号对第一NMOS管的栅极进行控制。

与现有技术相比，本发明是在普通一阶低通电阻电容滤波器的基础上，串联一个NMOS管，同时使用两个窗口电压比较器和延时合并电路对滤波器的输入输出压差进行检测和延迟处理，其输出用于控制串联NMOS管，从而在芯片内实现了较低的低通滤波器频率拐角，对低频噪声更好地滤除，消除了片外电容的使用，减少了一个外挂电容引脚，同时避免了片上高阻节点易受干扰的缺陷，降低了封装和生产成本。

具体地，窗口电压比较器包括偏置电路、第一级电路、第二级电路、第三级电路以及电流负载电路，偏置电路提供第一电流源并与第一级电路、第二级电路连接，第一级电路和电流负载电路对窗口电压比较器的两个输入信号处理后输出至第二级电路，第二级电路对其输入信号处理后输出至第三级电路，第三级电路对其输入信号放大后输出。

具体地，偏置电路包括第一电流源和第二NOMS管，第一电流源的一端连接电源，第一电流源的另一端里连接第二NMOS管的漏极和第二级电路，第二NMOS管的漏极和栅极相互连接，第二NMOS管的栅极与第三NMOS管的栅极连接，第三NMOS管的漏极连接第一级电路，第二NMOS管的源极和第三NMOS管的源极接地。

具体地，第一级电路包括第四NMOS管及第五NMOS管，第四NMOS管及第五NMOS管的漏极均与电流负载电路连接，第四NMOS管及第五NMOS管的源极均与第三NMOS管的漏极连接，且第五NMOS管的漏极连接第二级电路。

较佳地，第一级电路具有恒定的失调电压，且第一级电路的失调量由第四NMOS管及 第五NMOS管的宽长比决定。

具体地，第二级电路包括第六NMOS管及第一PMOS管，第六NMOS管的栅极连接第二NMOS管的漏极，第六NMOS管的源极接地，第六NMOS管的漏极连接第一PMOS管的漏极和第三级电路，第一PMOS管的栅极连接电流负载电路，第一PMOS管的源极连接电源。

具体地，第三级电路为第一反相器。

具体地，电流负载电路包括第二PMOS管和第三PMOS管，第二PMOS管和第三PMOS管的源极连接电源，第二PMOS管和第三PMOS管的栅极相互连接后连接第一级电路，第二PMOS管的漏极与栅极相互连接，第三PMOS管的漏极连接第一级电路及第二级电路。

具体地，延迟合并电路包括第二电容、第二电流源、第四PMOS管、第五PMOS管、第七NMOS管、第八NMOS管及第二反相器，第二电流源的一端连接第七NMOS管及第八NMOS管的源极，第二电流源的另一端接地，第二电容的两端分别连接第二反相器和地，第七NMOS管的栅极连接第四PMOS管的栅极，第七NMOS管的漏极连接第四PMOS管的漏极和第二反相器，所述第四PMOS管及第五PMOS管的漏极相互连接，第四PMOS管及第五PMOS管的源极接电源，第五PMOS管的栅极连接第八NMOS管的栅极，第五PMOS管的漏极连接第八NMOS管的漏极，延迟合并电路的两个输入分别送给第七NMOS管和第八NMOS管的栅极。

通过以下的描述并结合附图，本发明将变得更加清晰，这些附图用于解释本发明的实施例。

附图说明

图1为现有低压差线性稳压器电路图。

图2为传统噪声滤波器电路图。

图3为本发明自检测噪声滤波器电路图。

图4为本发明窗口电压比较器电路图。

图5为窗口电压比较器的输入输出图。

图6为本发明延迟合并电路图。

图7延迟合并时序图。

具体实施方式

现在参考附图描述本发明的实施例，附图中类似的元件标号代表类似的元件。

请参考图3，本发明用于低压差线性稳压器的自检测噪声滤波电路包括NMOS管N1、电阻R1、电容C1、窗口电压比较器1、窗口电压比较器2及延迟合并电路。参考电压Vref从N1的源极输入，窗口电压比较器1和窗口电压比较器2对滤波器输入电压Vref和输出电压Vref,flt进行比较，分别输出延迟合并电路的两输入信号nrst_hi和nrst_lo。延迟合并电路对两输入信号nrst_hi和nrst_lo进行处理后得到控制信号vmosr，通过该控制信号vmosr信号对滤波器的串联NMOS管N1进行控制。

具体地，输入电压Vref分别输入N1的源极和两个窗口电压比较器的一输入端，N1的漏极经电阻R1后输出电压Vref,flt，输出电压Vref,flt分别输入两个窗口电压比较器的另一输入端，两个窗口电压比较器的输出端连接延迟合并电路的两输入端，延迟合并电路的输出端连接N1的栅极，电阻R1连接电容C1后接地。

具体地，基于图3，对其工作原理做如下说明：窗口电压比较器1和窗口电压比较器2是相同的，对输入的压差dV进行检测，当dV大于窗口电压比较器的内在压差dV0时，输出为高电平；反之，输出为低电平。窗口电压比较器1对Vref和Vref,flt的压差进行检测，当压差小于dV0时，输出为高电平；当压差大于dV0时，输出为低电平。窗口电压比较器2对Vref和Vref,flt的压差进行检测，当压差小于-dV0时，输出为低电平；当压差大于-dV0时，输出为高电平。延迟合并电路对两个窗口电压比较器的输出nrst_hi和nrst_lo进行合并操作，并作延时处理；当nrst_hi和nrst_lo任一个输入为低时，输出均迅速拉低，使得滤波器的串联PMOS管P1开启，迫使Vref,flt接近Vref；当两个输入nrst_hi和nrst_lo均为高时，则做延时处理，使得滤波器的串联PMOS管P1关断较慢，以保证Vref,flt充分接近Vref。

进一步地，请参考图4，窗口电压比较器包括偏置电路、第一级电路、第二级电路、第三级电路以及电流负载电路。如图所示，电流源Ibias和NMOS管N1构成电压偏置电路，用于给NMOS管N2和N3提供偏置电压。NMOS管N4和N5构成窗口电压比较器的输入级(即第一级电路)，其并非普通的差分输入对管，而是有固定的失调电压dV0,失调量由两个N2和N3的宽长比决定，N4的宽长比为W/L，N5的宽长比为AW/L，A>1。PMOS管P1和P2作为电流负载，镜像后输出。PMOS管P3和NMOS管N3组成了窗口电压比较器的第二级。反相器INV1构成窗口电压比较器的第三级，进一步放大以得到轨到轨输出。进一步地，从图5的输入输出波形图可以看出，窗口电压比较器把输入压差dV与内在的压差dV0相比较，放大后得到轨到轨输出nrst_hi和nrst_lo。由于窗口电压比较器1的输入刚好是窗口电压比较器2的反相，故两个窗口电压比较器输出合并(相 与)后刚好得到一个窗口电压检测功能：Vref-dV0<Vref,flt<Vref+dV0时，输出为高电平，否则输出为低电平。

具体地，在图4中，电流源Ibias的一端连接N1的漏极，另一端连接电源；N1的漏极连接N1的栅极、N2的栅极和N3的栅极，N1、N2和N3的源极接地；N2的漏极连接N4和N5的源极；N3的漏极连接P3的漏极和反相器INV1的输入端；N4的栅极连接输入电压inp，N4和N5的源极相互连接，N4的漏极连接P1的漏极和栅极；N5的栅极连接输入电压inm，N5的漏极连接P2的漏极和P3的栅极；P1和P2的栅极相互连接。

进一步地，请参考图6，延迟合并电路包括电流源Ileak、PMOS管P1、P2、NMOS管N1、N2、电容C1及反相器INV1。具体地，电流源Ileak的一端连接N1及N2的源极，电流源Ileak的另一端接地；电容C1的两端分别连接反相器INV1和地；N1的栅极连接P1的栅极，N1的漏极连接P1的漏极和INV1，P1和P2的源极接电源，P2的栅极连接N2的栅极，P2的漏极连接N2管的漏极和INV1，延迟合并电路的两个输入nrst_hi和nrst_lo分别连接到P1和P2的栅极。

在图6中，当nrst_hi或nrst_lo为低时，NMOS管N1或N2被关断，PMOS管P1或P2开启，C1上的电位Vchg被迅速拉高，反相器输出为低。

具体地，当nrst_hi和nrst_lo均为高时，PMOS管P1和P2被关断，NMOS管N1和N2开启，电流源Ileak给电容C1放电；由于Ileak很小，故C1上的电位Vchg放电较慢。放电时间Tchg为

由式(2)知，电容C1放电时的延迟时间Tchg与泄放电流Ileak成反比，与电容C1成正比，可以根据不同的应用需要对电容C1和泄放电流Ileak进行调整。

进一步地，从图7中给出的延时合并电路的电容C1上的电压Vchg泄放时序图可以看出，通过延时合并电路实现了两个窗口电压比较器输出nrst_hi和nrst_lo的合并(相与)功能，从而实现了窗口电压检测：Vref-dV0<Vref,flt<Vref+dV0时，输出为高电平，否则输出为低电平。另外，延时合并电路也实现了窗口延时功能：Vref-dV0<Vref,flt<Vref+dV0时，电容C1电平Vchg放电慢，从而图1中噪 声滤波器串联PMOS管P1延时关闭，使得输出电压Vref,flt充分接近输入电压Vref；而当Vref,flt<Vref-dV0或者Vref>Vref+dV0时，电平C1上的电平Vchg迅速被拉高，从而噪声滤波器串联PMOS管P1迅速开启。

针对上述描述，需要说明的是，在每一个电路图中，不管是电阻、电容、NMOS管还是PMOS管，其标示都是从数字1开始的，比如在图3中，电路符号为R1、C1、N1，图4及图6中的电路符号仍然记为C1、N1、P1。而在权利要求中采用第一、第二、第三等描述方法仅是为了使得权利要求更加清楚而已。具体地，图中的电路符号与权利要求中第一、第二等术语的对应关系分别如下：在图3中，N1对应第一NMOS管、R1对应第一电阻，C1对应第一电容；在图4中，Ibias对应第一电流源，N1对应第二NOMS管，N2、N3、N4、N5分别对应第三NMOS管、第六NMOS管、第四NMOS管、第五NMOS管，P1、P2、P3分别对应第二PMOS管、第三PMOS管、第一PMOS管，INV1对应第一反相器；在图6中，Ileak对应第二电流源，N1、N2分别对应第七NMOS管、第八NMOS管，P1、P2分别对应第四PMOS管、第五PMOS管，C1对应第二电容，INV1对应第二反相器。

综上，从以上描述可以看出，本发明是在普通一阶低通电阻电容滤波器的基础上，串联一个NMOS管，同时使用窗口电压比较器和延时合并电路对滤波器的输入输出压差进行检测和延迟处理，延时合并电路的输出用于控制串联NMOS管，从而在芯片内实现了较低的低通滤波器频率拐角，对低频噪声更好地滤除，消除了片外电容的使用，减少了一个外挂电容引脚，同时避免了片上高阻节点易受干扰的缺陷，降低了封装和生产成本。

以上结合最佳实施例对本发明进行了描述，但本发明并不局限于以上揭示的实施例，而应当涵盖各种根据本发明的本质进行的修改、等效组合。

Claims (8)

1.一种自检测噪声滤波电路，用于低压差线性稳压器，包括第一电阻及第一电容，其特征在于：还包括第一NMOS管、两个窗口电压比较器及延迟合并电路，输入电压分别输入所述第一NMOS管的源极和两个所述窗口电压比较器的一输入端，所述第一NOMS管的漏极经所述第一电阻后输出电压，所述输出电压分别送入所述两个窗口电压比较器的另一输入端，所述两个窗口电压比较器的输出端连接所述延迟合并电路的输入端，所述延迟合并电路的输出端连接所述第一NMOS管的栅极，所述第一电阻连接所述第一电容后接地，所述两个窗口电压比较器对所述自检测噪声滤波电路的输入电压和输出电压进行比较以得到延迟合并电路的两输入信号，所述延迟合并电路进行处理以得到一控制信号，通过所述控制信号对所述第一NMOS管的栅极进行控制；

所述延迟合并电路包括第二电容、第二电流源、第四PMOS管、第五PMOS管、第七NMOS管、第八NMOS管及第二反相器，所述第二电流源的一端连接所述第七NMOS管及第八NMOS管的源极，所述第二电流源的另一端接地，第二电容的两端分别连接所述第二反相器和地，所述第七NMOS管的栅极连接所述第四PMOS管的栅极，所述第七NMOS管的漏极连接所述第四PMOS管的漏极和所述第二反相器，所述第四PMOS管及第五PMOS管的漏极相互连接，所述第五PMOS管的栅极连接所述第八NMOS管的栅极，所述第五PMOS管的漏极连接所述第八NMOS管的漏极，延迟合并电路的两个输入分别送给第七NMOS管和第八NMOS管的栅极。

2.如权利要求1所述的自检测噪声滤波电路，其特征在于：所述窗口电压比较器包括偏置电路、第一级电路、第二级电路、第三级电路以及电流负载电路，所述偏置电路提供第一电流源并与所述第一级电路、第二级电路连接，所述第一级电路和所述电流负载电路对所述窗口电压比较器的两个输入信号处理后输出至所述第二级电路，所述第二级电路对所述输入信号处理后输出至所述第三级电路，所述第三级电路对所述输入信号放大后输出。

3.如权利要求2所述的自检测噪声滤波电路，其特征在于：所述偏置电路包括第一电流源和第二NMOS管，所述第一电流源的一端连接电源，所述第一电流源的另一端连接所述第二NMOS管的漏极和所述第二级电路，所述第二NMOS管的漏极和栅极相互连接，所述第二NMOS管的栅极与第三NMOS管的栅极连接，所述第三NMOS管的漏极连接所述第一级电路，所述第二NMOS管的源极和所述第三NMOS管的源极接地。

4.如权利要求3所述的自检测噪声滤波电路，其特征在于：所述第一级电路包括第四NMOS管及第五NMOS管，所述第四NMOS管及第五NMOS管的漏极均与所述电流负载电路连接，所述第四NMOS管及第五NMOS管的源极均与所述第三NMOS管的漏极连接，且所述第五NMOS管的漏极连接所述第二级电路。

5.如权利要求4所述的自检测噪声滤波电路，其特征在于：所述第一级电路具有恒定的失调电压，且所述第一级电路的失调量由所述第四NMOS管及第五NMOS管的宽长比决定。

6.如权利要求5所述的自检测噪声滤波电路，其特征在于：所述第二级电路包括第六NMOS管及第一PMOS管，所述第六NMOS管的栅极连接所述第二NMOS管的漏极，所述第六NMOS管的源极接地，所述第六NMOS管的漏极连接所述第一PMOS管的漏极和所述第三级电路，所述第一PMOS管的栅极连接所述电流负载电路，所述第一PMOS管的源极连接电源。

7.如权利要求2-6任一项所述的自检测噪声滤波电路，其特征在于：所述第三级电路为第一反相器。

8.如权利要求7所述的自检测噪声滤波电路，其特征在于：所述电流负载电路包括第二PMOS管和第三PMOS管，所述第二PMOS管和第三PMOS管的源极连接电源，所述第二PMOS管和第三PMOS管的栅极相互连接后连接所述第一级电路，所述第二PMOS管的漏极与栅极连接，所述第三PMOS管的漏极连接所述第一级电路及第二级电路。