JP2003152666A - パイロット信号抽出回路 - Google Patents

Abstract

(57)【要約】 【課題】 半導体基板上に一体形成することができるパ
イロット信号抽出回路を提供すること。 【解決手段】 ＦＭ検波回路から出力されるＦＭステレ
オ複合信号に含まれるパイロット信号を検出し、その電
圧レベル（振幅）に応じた検出信号を生成する。パイロ
ット信号抽出回路３０には、時定数回路１００、２００
が含まれている。この時定数回路１００等は、このコン
デンサを間欠的に充電する充電回路と、間欠的に放電さ
せる放電回路とを備えており、小さな静電容量のコンデ
ンサに対して間欠的な充放電動作を行うことにより、大
きな時定数が設定されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＦＭ検波された後
のステレオ複合信号に含まれるパイロット信号を検出す
るパイロット信号抽出回路に関する。

【０００２】

【従来の技術】ＦＭ受信機は、ＦＭ検波された後のステ
レオ複合信号からＬ信号およびＲ信号を再生するＦＭ復
調回路を有している。このＦＭ復調回路は、マトリック
ス方式とスイッチング方式に大別されるが、いずれの方
式においてもステレオ複合信号に重畳されたパイロット
信号を用いてＬ信号とＲ信号の抽出を行っている点で共
通している。このパイロット信号は非常に微弱であると
ともに、それ以外の成分による電圧変動があるため、単
純に所定の閾値電圧と比較しただけでは、このパイロッ
ト信号を抽出することは困難である。このため、ステレ
オ復調回路内では、ＰＬＬ（位相同期ループ）回路を用
いてこの微弱なパイロット信号に同期した信号を生成し
ている。

【０００３】また、ＦＭ放送の中には、ステレオ放送以
外にモノラル放送が存在するため、正確にパイロット信
号の有無を検出して、ステレオ放送とモノラル放送の判
別を行う必要がある。従来、この判別は、ステレオ復調
回路内で発生したパイロット信号に同期した信号を用い
て、ステレオ複合信号に対して同期検波を行って、微弱
なパイロット信号のみを累積することにより行われてい
た。

【０００４】図７は、従来のパイロット信号抽出回路の
構成を示す図である。このパイロット信号抽出回路２０
０では、パイロット信号に同期した１９ｋＨｚの信号を
用いてステレオ複合信号に対する同期検波が行われ、パ
イロット信号の電圧レベルに応じてコンデンサ２０２が
徐々に充電されて、その両端電圧に応じた電圧レベルを
有する検出信号が差動増幅器２０４から出力される。

【０００５】

【発明が解決しようとする課題】ところで、上述した従
来のパイロット信号抽出回路２００では、同期検波によ
って抽出されたパイロット信号の電圧レベルを累積する
ために、大きな時定数のコンデンサが必要になる。した
がって、このコンデンサの占有面積が大きくなるため、
コスト面からのチップ面積の制約を考慮すると、パイロ
ット信号抽出回路を半導体基板上に一体形成することが
できないという問題があった。

【０００６】本発明は、このような点に鑑みて創作され
たものであり、その目的は、半導体基板上に一体形成す
ることができるパイロット信号抽出回路を提供すること
にある。

【０００７】

【課題を解決するための手段】上述した課題を解決する
ために、本発明のパイロット信号抽出回路は、ＦＭステ
レオ複合信号に含まれるパイロット信号に同期した信号
を用いてＦＭステレオ複合信号に対する同期検波を行う
同期検波回路と、同期検波による検波出力を所定の時定
数で平滑する時定数回路と、時定数回路の出力電圧に基
づいてパイロット信号の検出信号を生成する検出信号生
成回路とを有している。また、時定数回路は、コンデン
サと、コンデンサの端子電圧と入力電圧とを比較する電
圧比較器と、端子電圧よりも入力電圧の方が相対的に高
い場合にコンデンサを間欠的に充電する充電回路と、端
子電圧の方が入力電圧よりも相対的に低い場合にコンデ
ンサから間欠的に放電電流を放出する放電回路とを備え
ている。コンデンサに対して間欠的な充放電が行われる
ため、コンデンサの静電容量を小さくした場合であって
も緩やかに端子電圧が変化し、等価的に大きな時定数を
設定することができる。したがって、小さな静電容量の
コンデンサを用いた場合であってもパイロット信号抽出
回路内の時定数回路に大きな時定数を設定することがで
き、パイロット信号抽出回路全体を半導体基板上に一体
形成することが可能となる。

【０００８】また、コンデンサに所定の充電電流を供給
する電流供給部と、電流供給部による充電電流の間欠的
な供給動作のタイミングを制御する第１のタイミング制
御部とを含んで充電回路を構成するとともに、コンデン
サから所定の放電電流を放出する電流放出部と、電流放
出部による放電電流の間欠的な放出動作のタイミングを
制御する第２のタイミング制御部とを含んで放電回路を
構成することが望ましい。電流供給部による充電電流の
供給動作のタイミングと電流放出部による放電電流の放
出動作のタイミングを制御することにより、コンデンサ
の間欠的な放電動作を容易に制御することができる。

【０００９】また、上述した時定数回路は、第１および
第２のタイミング制御部によって制御される充電電流の
間欠的な供給時間と放電電流の間欠的な放出時間を異な
らせる充放電速度設定手段をさらに備えることが望まし
い。充放電動作が行われる時間そのものを異ならせるこ
とにより、パイロット信号を新たに検出する応答時間
と、一旦検出されたパイロット信号が消失したことを検
出する応答時間を異ならせることができる。

【００１０】また、第１および第２のタイミング制御部
のそれぞれが、所定のデューティ比を有するパルス信号
に基づいてタイミングの制御を行うスイッチを有してい
る場合に、上述した充放電速度設定手段は、充電用のパ
ルス信号のデューティ比と放電用のパルス信号のデュー
ティ比を異ならせることが望ましい。これにより、充電
時間と放電時間とを異ならせる制御が容易となる。

【００１１】また、上述した時定数回路は、電流供給部
によって供給される充電電流と電流放出部によって放出
される放電電流を異ならせる充放電速度設定手段をさら
に備えることが望ましい。充電電流値と放電電流値とを
異ならせることにより、パイロット信号を新たに検出す
る応答時間と、一旦検出されたパイロット信号が消失し
たことを検出する応答時間を異ならせることができる。

【００１２】また、電流供給部および電流放出部のそれ
ぞれが、所定の基準電圧がゲートに印加されるトランジ
スタによって構成されている場合に、上述した充放電速
度設定手段は、充電用のトランジスタと放電用のトラン
ジスタのゲート寸法を異ならせることが望ましい。これ
により、充電電流値と放電電流値とを異ならせる制御が
容易となる。

【００１３】

【発明の実施の形態】以下、本発明を適用した一実施形
態のパイロット信号抽出回路について詳細に説明する。
図１は、本実施形態のパイロット信号抽出回路を含むＦ
Ｍ受信機の構成を示す図である。図１に示すＦＭ受信機
は、高周波増幅回路１１、混合回路１２、局部発振器１
３、中間周波フィルタ１４、１６、中間周波増幅回路１
５、リミット回路１７、ＦＭ検波回路１８、ステレオ復
調回路１９、パイロット信号抽出回路３０を含んで構成
されている。

【００１４】アンテナ２０によって受信したＦＭ変調波
信号を高周波増幅回路１１によって増幅した後、局部発
振器１３から出力される局部発振信号を混合することに
より、高周波信号から中間周波信号への変換を行う。中
間周波フィルタ１４、１６は、中間周波増幅回路１５の
前段および後段に設けられており、入力される中間周波
信号から所定の帯域成分のみを抽出する。中間周波増幅
回路１５は、中間周波フィルタ１４、１６を通過する一
部の中間周波信号を増幅する。

【００１５】リミット回路１７は、入力される中間周波
信号を高利得で増幅する。ＦＭ検波回路１８は、リミッ
ト回路１７から出力される振幅一定の信号に対してＦＭ
検波処理を行う。ステレオ復調回路１９は、ＦＭ検波回
路１８から出力されるＦＭ検波後のステレオ複合信号に
対してステレオ復調処理を行って、Ｌ信号およびＲ信号
を生成する。また、このステレオ復調回路１９は、１９
ｋＨｚのパイロット信号に同期した３８ｋＨｚの同期信
号を生成しており、この同期信号を分周した１９ｋＨｚ
の同期信号が外部に出力されている。

【００１６】パイロット信号抽出回路３０は、ＦＭ検波
回路１８から出力されるＦＭステレオ複合信号に含まれ
るパイロット信号を抽出し、その電圧レベル（振幅）に
応じた検出信号を生成する。図２は、パイロット信号抽
出回路３０の詳細な構成を示す図である。図２に示すよ
うに、パイロット信号抽出回路３０は、抵抗３２、３
４、ＦＥＴ３６、３８、インバータ回路４０、差動増幅
器４２、時定数回路１００、２００を含んで構成されて
いる。

【００１７】一方のＦＥＴ３６は、ゲートにステレオ復
調回路１９から出力される１９ｋＨｚの同期信号が入力
されており、ドレインが抵抗３２の一方端および時定数
回路１００の入力端に共通に接続され、ソースが固定電
位（Ｖdd／２）に接続されている。また、他方のＦＥＴ
３８は、ゲートにステレオ復調回路１９から出力される
１９ｋＨｚの同期信号がインバータ回路４０を介して入
力されており、ソースが抵抗３４の一方端および時定数
回路２００の入力端に共通に接続され、ドレインが固定
電位（Ｖdd／２）に接続されている。さらに、一方の時
定数回路１００の出力端が差動増幅器４２の非反転入力
端子に、他方の時定数回路２００の出力端が差動増幅器
４２の反転入力端子にそれぞれ接続されている。

【００１８】１９ｋＨｚの同期信号によって周期的にＦ
ＥＴ３６がオン状態になって抵抗３２の一方端が固定電
位に接続される。このため、ＦＥＴ３６がオフ状態の間
だけパイロット信号が時定数回路１００に入力される。
特に、１９ｋＨｚの同期信号はパイロット信号に同期し
ているため、例えばパイロット信号の電圧がＶdd／ｄを
超える半周期分のみが抽出される同期検波が行われ、そ
の検波出力が時定数回路１００に入力される。

【００１９】一方、１９ｋＨｚの同期信号を反転した信
号によって周期的にＦＥＴ３８がオン状態になって抵抗
３４の一方端が固定電位に接続される。このため、ＦＥ
Ｔ３８がオフ状態の間だけパイロット信号が時定数回路
２００に入力される。例えば、パイロット信号の電圧が
Ｖdd／２よりも低くなる半周期分のみが抽出される同期
検波が行われ、その検波出力が時定数回路２００に入力
される。

【００２０】時定数回路１００は、抵抗３２を介して入
力されるパイロット信号の半周期分を、所定の時定数で
平滑する。また、時定数回路２００は、抵抗３４を介し
て入力されるパイロット信号の残りの半周期分を、所定
の時定数で平滑する。したがって、パイロット信号の振
幅が大きくなると、時定数回路１００、２００の出力電
圧がともに上昇し、差動増幅器４２から出力される検出
信号の電圧レベルが大きくなる。反対に、パイロット信
号の振幅が小さくなったり、パイロット信号自体がなく
なると、時定数回路１００、２００の出力電圧が低下
し、差動増幅器４２から出力される検出信号の電圧レベ
ルが小さくなる。

【００２１】図３は、時定数回路１００の原理ブロック
を示す図である。なお、時定数回路２００も基本的に同
じ構成を有している。図３に示すように、本実施形態の
時定数回路１００は、コンデンサ１１０、電圧比較器１
１２、充電回路１１４、放電回路１１６、充放電速度設
定部１１８を備えている。電圧比較器１１２は、コンデ
ンサ１１０の端子電圧と入力電圧とを比較し、この比較
結果に応じて充電回路１１４あるいは放電回路１１６の
動作を有効にする。充電回路１１４は、間欠的に充電電
流を供給することによりコンデンサ１１０を充電する。
例えば、この充電回路１１４は、定電流回路とスイッチ
とを含んで構成されており、スイッチがオン状態になっ
たときに定電流回路からコンデンサ１１０に対して充電
電流が供給される。また、放電回路１１６は、間欠的に
放電電流を流すことによりコンデンサ１１０を放電す
る。例えば、この放電回路１１６は、定電流回路とスイ
ッチとを含んで構成されており、スイッチがオン状態に
なったときにコンデンサ１１０から一定の電流が放出さ
れる。充放電速度設定部１１８は、充電回路１１４によ
るコンデンサ１１０の充電速度と放電回路１１６による
コンデンサ１１０の放電速度を設定する。この充放電速
度設定部１１８が充放電速度設定手段に対応しており、
具体的な内容については後述する。

【００２２】このように、本実施形態の時定数回路１０
０は、コンデンサ１１０に対して間欠的な充放電動作を
行っている。このため、コンデンサ１１０の静電容量を
小さく設定した場合でも、緩やかにその両端電圧が変化
し、大きな時定数を有する回路、すなわち大きな静電容
量を有するコンデンサを使用した場合と同等の充放電特
性を得ることができる。また、充電回路１１４や放電回
路１１６では、所定の電流をコンデンサ１１０に供給、
あるいはコンデンサ１１０から放出する制御を行うが、
これらの供給、放出動作は間欠的に行われるため、その
際の電流値をＩＣ化に適したある程度大きな値に設定す
ることができる。したがって、時定数回路１００、２０
０を含むパイロット信号抽出回路３０全体を半導体基板
上に形成してＩＣ化することが可能になる。また、コン
デンサ等の外付け部品が不要になるため、パイロット信
号抽出回路３０全体を大幅に小型化することができる。

【００２３】また、本実施形態の時定数回路１００は、
充放電速度設定部１１８によってコンデンサ１１０に対
する充電速度と放電速度が異なるように設定されてい
る。このように、充放電動作が行われる時間そのものを
異ならせることにより、パイロット信号を新たに検出す
る感度（応答時間）と、一旦検出されたパイロット信号
が消失したことを検出する感度（応答時間）を異ならせ
ることができる。これにより、例えばパイロット信号を
検出してからＦＭステレオ処理を開始するまでの時間
と、パイロット信号の消失を検出してからモノラル処理
を開始するまでの時間を異ならせることが容易となる。

【００２４】図４は、時定数回路１００の具体的な構成
を示す回路図である。図４に示すように、時定数回路１
００は、コンデンサ１１０、定電流回路１４０、ＦＥＴ
１４２、１４４、１５０、１５４、１５６、スイッチ１
４６、１５２、電圧比較器１６０、アンド回路１６２、
１６４、分周器１７０を含んで構成されている。

【００２５】２つのＦＥＴ１４２、１４４によってカレ
ントミラー回路が構成されており、定電流回路１４０か
ら出力される定電流と同じ充電電流が生成される。ま
た、この充電電流の生成タイミングがスイッチ１４６に
よって決定される。スイッチ１４６は、インバータ回路
１とアナログスイッチ２とＦＥＴ３によって構成されて
いる。アナログスイッチ２は、ｐチャネルＦＥＴとｎチ
ャネルＦＥＴの各ソース・ドレイン間を並列接続するこ
とにより構成されている。アンド回路１６２の出力信号
が直接ｎチャネルＦＥＴのゲートに入力されているとと
もに、この出力信号の論理をインバータ回路１によって
反転した信号がｐチャネルＦＥＴのゲートに入力されて
いる。したがって、このアナログスイッチ２は、アンド
回路１６２の出力信号がハイレベルのときにオン状態に
なって、反対にローレベルのときにオフ状態になる。ま
た、ＦＥＴ３は、アナログスイッチ２がオフ状態のとき
にＦＥＴ１４４のゲート・ドレイン間を低抵抗で接続す
ることにより、ＦＥＴ１４４による電流供給動作を確実
に停止させるためのものである。

【００２６】スイッチ１４６がオン状態になると、定電
流回路１４０が接続された一方のＦＥＴ１４２のゲート
と他方のＦＥＴ１４４のゲートとが接続された状態にな
るため、一方のＦＥＴ１４２に接続された定電流回路１
４０によって生成される定電流とほぼ同じ電流が他方の
ＦＥＴ１４４のソース・ドレイン間にも流れる。この電
流が、充電電流としてコンデンサ１１０に供給される。
反対に、スイッチ１４６がオフ状態になると、ＦＥＴ１
４４のゲートがドレインに接続された状態になるため、
この充電電流の供給が停止される。

【００２７】上述した定電流回路１４０および２つのＦ
ＥＴ１４２、１４４が電流供給部に対応する。スイッチ
１４６、アンド回路１６２が第１のタイミング制御部に
対応する。また、上述したＦＥＴ１４２と定電流回路１
４０にＦＥＴ１５０を組み合わせることにより、コンデ
ンサ１１０の放電電流を設定するカレントミラー回路が
構成されており、その動作状態がスイッチ１５２によっ
て決定される。スイッチ１５２はスイッチ１４６と同じ
構成を有している。このスイッチ１５２は、アンド回路
１６４の出力信号の論理に応じてオンオフ状態が制御さ
れており、この出力信号がハイレベルのときにオン状態
に、ローレベルのときにオフ状態になる。

【００２８】スイッチ１５２がオン状態になると、定電
流回路１４０が接続された一方のＦＥＴ１４２のゲート
と他方のＦＥＴ１５０のゲートとが接続された状態にな
るため、定電流回路１４０によって生成される定電流と
ほぼ同じ電流が他方のＦＥＴ１５０のソース・ドレイン
間にも流れる。この電流が、コンデンサ１１０に蓄積さ
れた電荷を放出する放電電流になる。

【００２９】但し、ＦＥＴ１５０に流れる電流をコンデ
ンサ１１０から直接取り出すことはできないため、本実
施形態では、ＦＥＴ１５０のソース側にＦＥＴ１５４、
１５６によって構成される別のカレントミラー回路が接
続されている。２つのＦＥＴ１５４、１５６はゲート同
士が接続されており、ＦＥＴ１５４に上述した放電電流
が流れたときに、同じ電流が他方のＦＥＴ１５６のソー
ス・ドレイン間にも流れるようになっている。このＦＥ
Ｔ１５６は、ドレインがコンデンサ１１０の高電位側の
端子に接続されており、ＦＥＴ１５６に流れる電流は、
コンデンサ１１０に蓄積された電荷が放出されることに
よって生成される。

【００３０】上述した定電流回路１４０および４つのＦ
ＥＴ１４２、１５０、１５４、１５６が電流放出部に対
応する。スイッチ１５２、アンド回路１６４が第２のタ
イミング制御部に対応する。また、電圧比較器１６０
は、プラス端子に印加されるコンデンサ１１０の端子電
圧と、マイナス端子に印加される時定数回路１００の入
力電圧との大小比較を行う。この電圧比較器１６０は、
非反転出力端子と反転出力端子を有しており、プラス端
子に印加されるコンデンサ１１０の端子電圧の方がマイ
ナス端子に印加される入力電圧よりも大きい場合には非
反転出力端子からハイレベルの信号が出力され、反転出
力端子からローレベルの信号が出力される。反対に、プ
ラス端子に印加されるコンデンサ１１０の端子電圧の方
がマイナス端子に印加される入力電圧よりも小さい場合
には非反転出力端子からローレベルの信号が出力され、
反転出力端子からハイレベルの信号が出力される。

【００３１】アンド回路１６２は、一方の入力端子に所
定のパルス信号が入力され、他方の入力端子に電圧比較
器１６０の非反転出力端子が接続されている。したがっ
て、コンデンサ１１０の端子電圧の方が時定数回路１０
０の入力電圧よりも大きい場合に、アンド回路１６２か
ら所定のパルス信号が出力される。

【００３２】また、アンド回路１６４は、一方の入力端
子に分周器１７０から出力される所定のパルス信号が入
力され、他方の入力端子に電圧比較器１６０の反転出力
端子が接続されている。したがって、コンデンサ１１０
の端子電圧の方が時定数回路１００の入力電圧よりも小
さい場合に、アンド回路１６４から所定のパルス信号が
出力される。上述した分周器１７０が充放電速度設定手
段に対応する。

【００３３】分周器１７０は、アンド回路１６２の一方
の入力端子に入力されたパルス信号を所定の分周比で分
周して出力する。上述したように、この分周後のパルス
信号は、アンド回路１６４の一方の入力端子に入力され
る。時定数回路１００はこのような構成を有しており、
次にその動作を説明する。

【００３４】時定数回路１００の動作開始時にコンデン
サ１１０が充電されていない場合や、時定数回路１００
の入力電圧が上昇傾向にある場合には、コンデンサ１１
０の端子電圧の方が時定数回路１００の入力電圧よりも
低い状態にある。このとき、アンド回路１６２からパル
ス信号が出力され、アンド回路１６４からはパルス信号
が出力されない。したがって、スイッチ１４６のみが間
欠的にオン状態になり、このオン状態になるタイミング
で所定の充電電流がコンデンサ１１０に供給される。こ
の充電動作は、コンデンサ１１０の端子電圧が時定数回
路１００の入力電圧よりも相対的に高くなるまで継続さ
れる。

【００３５】また、この充電動作によってコンデンサ１
１０の端子電圧が時定数回路１００の入力電圧を超えた
場合や、この入力電圧が下降傾向にあってコンデンサ１
１０の端子電圧よりこの入力電圧の方が低い場合には、
アンド回路１６４からパルス信号が出力され、アンド回
路１６２からはパルス信号が出力されない。したがっ
て、スイッチ１５２のみが間欠的にオン状態になり、こ
のオン状態になるタイミングで所定の放電電流がコンデ
ンサ１１０から放出される。この放電動作は、コンデン
サ１１０の端子電圧が時定数回路１００の入力電圧より
も相対的に低くなるまで継続される。

【００３６】また、上述した２つのアンド回路１６２、
１６４から出力される２種類のパルス信号を比較する
と、アンド回路１６２から出力されるパルス信号のデュ
ーティ比の方がアンド回路１６４から出力されるパルス
信号のデューティ比よりも大きいため、２つのアンド回
路１６２、１６４のそれぞれから同じ時間だけパルス信
号が出力された場合を考えると、単位時間当たりの充電
速度の方が放電速度よりも速くなる。

【００３７】なお、上述した時定数回路１００では、２
つのアンド回路１６２、１６４からデューティ比が異な
るパルス信号を出力するために分周器１７０を用いた
が、異なるデューティ比のパルス信号を別々に生成して
２つのアンド回路１６２、１６４のそれぞれに入力する
ようにしてもよい。また、アンド回路１６４の一方の入
力端側に分周器１７０を挿入することにより、コンデン
サ１１０の充電時間よりも放電時間の方が遅くなるよう
に設定されているが、反対に放電時間よりも充電時間の
方が遅くなるようにするには、アンド回路１６２の一方
の入力端側に分周器１７０を挿入すればよい。あるい
は、分周器１７０を取り除くことにより、コンデンサ１
１０の充電時間と放電時間を同じにすることができる。

【００３８】また、上述した時定数回路１００では、コ
ンデンサ１１０に対する充電速度と放電速度を異ならせ
るために、ＦＥＴ１４４、１５０のそれぞれがオン状態
になる単位時間当たりの割合を異ならせたが、これらの
ＦＥＴのゲート寸法を異ならせることにより、充電電流
と放電電流そのものを異ならせるようにしてもよい。

【００３９】図５は、時定数回路の変形例を示す回路図
である。図５に示す時定数回路１００Ａは、図４に示し
た時定数回路１００に対して、分周器１７０を削除する
とともに、２つのＦＥＴ１４４、１５０をゲート寸法を
変更した２つのＦＥＴ１４４Ａ、１５０Ａに変更した点
が異なっている。

【００４０】図６は、ＭＯＳ型のＦＥＴ（ＦＥＴ）のゲ
ート寸法を示す図である。ゲート電圧が同じであって
も、ゲート幅Ｗとゲート長Ｌを変更することにより、チ
ャネル抵抗が変化するため、ソース・ドレイン間を流れ
る電流は変化する。本実施形態では、充電電流を多くし
てアタック時間を短くしたいため、ＦＥＴ１４４Ａのゲ
ート幅Ｗを大きな値に、ゲート長Ｌを小さな値に設定す
る。一方、放電電流を少なくしてリリース時間を長くし
たいため、ＦＥＴ１５０Ａのゲート幅Ｗを小さな値に、
ゲート長Ｌを大きな値に設定する。このように、ＦＥＴ
１４４Ａ、１５０Ａのそれぞれゲート寸法を異ならせる
ことによっても充電速度と放電速度を容易に異ならせる
ことができる。この場合には、ＦＥＴ１４４Ａ、１５０
Ａは、充電回路１１４と放電回路１１６の一部の構成を
なすとともに、充放電速度設定手段としての機能を有す
る。

【００４１】

【発明の効果】上述したように、本発明によれば、コン
デンサに対して間欠的な充放電が行われるため、コンデ
ンサの静電容量を小さくした場合であっても緩やかに端
子電圧が変化し、等価的に大きな時定数を設定すること
ができる。したがって、小さな静電容量のコンデンサを
用いた場合であってもパイロット信号抽出回路内の時定
数回路に大きな時定数を設定することができ、パイロッ
ト信号抽出回路全体を半導体基板上に一体形成すること
が可能となる。

【図面の簡単な説明】

【図１】一実施形態のパイロット信号抽出回路を含むＦ
Ｍ受信機の構成を示す図である。

【図２】パイロット信号抽出回路の詳細な構成を示す図
である。

【図３】時定数回路の原理ブロックを示す図である。

【図４】時定数回路の具体的な構成を示す回路図であ
る。

【図５】時定数回路の変形例を示す回路図である。

【図６】ＭＯＳ型のＦＥＴのゲート寸法を示す図であ
る。

【図７】従来のパイロット信号抽出回路の構成を示す図
である。

【符号の説明】

１８ ＦＭ検波回路 １９ ステレオ復調回路 ３０ パイロット信号抽出回路 ３２、３４ 抵抗 ３６、３８ ＦＥＴ ４０ インバータ回路 ４２ 差動増幅器 １００、２００ 時定数回路 １１２、１６０ 電圧比較器 １１４ 充電回路 １１６ 放電回路 １４０ 定電流回路 １４２、１４４、１５０、１５４、１５６ ＦＥＴ １４６、１５２ スイッチ １６２、１６４ アンド回路 １７０ 分周器

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ＦＭステレオ複合信号に含まれるパイロ
   ット信号に同期した信号を用いて、ＦＭステレオ複合信
   号に対する同期検波を行う同期検波回路と、 前記同期検波による検波出力を所定の時定数で平滑する
   時定数回路と、 前記時定数回路の出力電圧に基づいて前記パイロット信
   号の検出信号を生成する検出信号生成回路とを有するパ
   イロット信号抽出回路において、 前記時定数回路は、 コンデンサと、 前記コンデンサの端子電圧と入力電圧とを比較する電圧
   比較器と、 前記端子電圧よりも前記入力電圧の方が相対的に高い場
   合に、前記コンデンサを間欠的に充電する充電回路と、 前記端子電圧の方が前記入力電圧よりも相対的に低い場
   合に、前記コンデンサから間欠的に放電電流を放出する
   放電回路と、 を備えることを特徴とするパイロット信号抽出回路。
2. 【請求項２】 請求項１において、 前記充電回路は、前記コンデンサに所定の充電電流を供
   給する電流供給部と、前記電流供給部による充電電流の
   間欠的な供給動作のタイミングを制御する第１のタイミ
   ング制御部とを含んで構成されており、 前記放電回路は、前記コンデンサから所定の放電電流を
   放出する電流放出部と、前記電流放出部による放電電流
   の間欠的な放出動作のタイミングを制御する第２のタイ
   ミング制御部とを含んで構成されていることを特徴とす
   るパイロット信号抽出回路。
3. 【請求項３】 請求項２において、 前記時定数回路は、前記第１および第２のタイミング制
   御部によって制御される充電電流の間欠的な供給時間と
   放電電流の間欠的な放出時間を異ならせる充放電速度設
   定手段をさらに備えることを特徴とするパイロット信号
   抽出回路。
4. 【請求項４】 請求項３において、 前記第１および第２のタイミング制御部のそれぞれは、
   所定のデューティ比を有するパルス信号に基づいて前記
   タイミングの制御を行うスイッチを有しており、 前記充放電速度設定手段は、充電用の前記パルス信号の
   デューティ比と放電用の前記パルス信号のデューティ比
   を異ならせることを特徴とするパイロット信号抽出回
   路。
5. 【請求項５】 請求項２において、 前記時定数回路は、前記電流供給部によって供給される
   充電電流と前記電流放出部によって放出される放電電流
   を異ならせる充放電速度設定手段をさらに備えることを
   特徴とするパイロット信号抽出回路。
6. 【請求項６】 請求項５において、 前記電流供給部および前記電流放出部のそれぞれは、所
   定の基準電圧がゲートに印加されるトランジスタによっ
   て構成されており、 前記充放電速度設定手段は、充電用の前記トランジスタ
   と放電用の前記トランジスタのゲート寸法を異ならせる
   ことを特徴とするパイロット信号抽出回路。