KR100803018B1 - 파일럿 신호 검출 회로 및 그 회로를 탑재한 반도체 집적회로 - Google Patents
파일럿 신호 검출 회로 및 그 회로를 탑재한 반도체 집적회로 Download PDFInfo
- Publication number
- KR100803018B1 KR100803018B1 KR1020067020946A KR20067020946A KR100803018B1 KR 100803018 B1 KR100803018 B1 KR 100803018B1 KR 1020067020946 A KR1020067020946 A KR 1020067020946A KR 20067020946 A KR20067020946 A KR 20067020946A KR 100803018 B1 KR100803018 B1 KR 100803018B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- voltage
- differential amplifier
- output
- semiconductor switch
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 117
- 238000001514 detection method Methods 0.000 claims abstract description 102
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 238000009499 grossing Methods 0.000 claims description 57
- 239000003990 capacitor Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 230000008030 elimination Effects 0.000 claims description 6
- 238000003379 elimination reaction Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 3
- 230000000717 retained effect Effects 0.000 claims 1
- 230000007423 decrease Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 4
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
- H04B1/1653—Detection of the presence of stereo signals and pilot signal regeneration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45521—Indexing scheme relating to differential amplifiers the FBC comprising op amp stages, e.g. cascaded stages of the dif amp and being coupled between the LC and the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
본 발명의 목적은, 파일럿 신호 검출 회로의 검출 정밀도를 높이는 것이다. 파일럿 검출 신호 전압을 차동 증폭 회로 (16) 에 입력하고, 기준 신호 발생 회로 (17) 에서 생성되는 기준 전압을 차동 증폭 회로 (19) 에 입력한다. 이 차동 증폭 회로 (16 및 19) 에 의해 파일럿 신호가 기준 전압과 비교된다. 차동 증폭 회로 (16 및 19) 의 출력 전류는, 전류·전압 변환 회로 (21) 에 있어서 전압으로 변환된다. 또한, 전류·전압 변환 회로 (21) 의 입력측에는, 회로의 오프셋 전압에 따른 전압이 귀환되고, 파일럿 신호 검출 회로의 오프셋 전압이 캔슬된다.
파일럿 신호, 검출 회로
Description
기술분야
본 발명은, FM 수신기의 파일럿 신호 검출 회로 및 그 회로를 탑재한 반도체 집적 회로에 관한 것이다.
배경기술
FM 수신기에 있어서는, 스테레오 복합 신호에 포함되는 파일럿 신호의 레벨을 검출하고, 그 검출 결과에 기초하여 스테레오 수신과 모노럴 수신의 전환 등을 행하고 있다.
파일럿 신호 검출 회로는, 예를 들어, 위상 검파 회로, 평활 회로, 비교 회로 등으로 구성되어 있고, 평활한 파일럿 신호 레벨이 기준값 이상인지의 여부를 비교 회로에 의해 비교하고 있다.
파일럿 신호를 기준 전압과 비교하는 경우, 검출 회로의 내부에서 발생하는 오프셋 전압의 영향을 제거하기 위하여 오프셋 캔슬 회로가 설치된다.
특허 문헌 1 에는, 파일럿 검출 회로의 평활 회로의 콘덴서의 용량을 작게 하기 위하여, 콘덴서를 간헐적으로 충방전하는 것이 기재되어 있다.
또한, 특허 문헌 2 에는, 전원 전압 변화의 영향을 받지 않는 CMOS 밴드갭 기준 전압 발생 회로에 대하여 기재되어 있다.
그런데, 파일럿 신호 검출 회로의 비교 회로의 기준 전압은, 전원 전압의 변동, 온도 변동 등에 의해 변화하기 때문에, 파일럿 신호 레벨을 정확하게 검출하는 것이 어려웠다. 또한, MOS 트랜지스터에 의해 파일럿 신호 검출 회로를 구성한 경우, MOS 트랜지스터의 특성인 미스매치가 비교적 크기 때문에, 회로 내부에서 발생하는 오프셋 전압이 커진다는 문제점이 있었다. 그 때문에, 파일럿 신호 검출 회로의 오프셋의 조정 작업이 필요한 경우도 있었다.
특허 문헌 1 : 일본 공개특허공보 2003-152666호 (도 2, 도 3)
특허 문헌 2 : 일본 공개특허공보 2000-222054호 (단락 0015)
발명의 개시
본 발명의 과제는, 파일럿 신호 검출 회로의 검출 정밀도를 높이는 것이다.
본 발명의 파일럿 신호 검출 회로는, 베이스밴드 신호와 소정 전압의 일방을 선택하여 출력하는 제 1 반도체 스위치와, 상기 제 1 반도체 스위치로부터 출력되는 신호를 검파하는 검파 회로와, 상기 검파 회로의 출력 신호를 평활하는 평활 회로와, 상기 평활 회로의 출력 신호를 차동 증폭하는 제 1 차동 증폭 회로와, 기준 전압을 발생하는 밴드갭 기준 전압 발생 회로와, 상기 밴드갭 기준 전압 발생 회로로부터 출력되는 기준 전압과 상기 소정 전압의 일방을 선택하여 출력하는 제 2 반도체 스위치와, 상기 제 2 반도체 스위치로부터 출력되는 신호를 차동 증폭하는 제 2 차동 증폭 회로와, 상기 제 1 및 제 2 반도체 스위치에 의해 소정 전압이 선택되었을 때, 상기 제 1 차동 증폭 회로와 상기 제 2 차동 증폭 회로의 출력을 오프셋 캔슬 전압으로서 유지하고, 그 오프셋 캔슬 전압에 기초하여 상기 제 1 및 제 2 차동 증폭 회로로부터 출력되는 신호에 포함되는 오프셋 전압을 제거하는 오프셋 제거 회로를 구비한다.
이 발명에 의하면, 베이스밴드 신호와, 기준 전압을 각각 다른 차동 증폭 회로 (제 1 및 제 2 차동 증폭 회로) 에 입력함으로써, 파일럿 신호 레벨과 기준 전압 레벨을 독립적으로 설정할 수 있다.
또한, 검파 회로와 평활 회로의 전단 (前段) 에 반도체 스위치를 설치하고, 베이스밴드 신호와 소정 전압을 전환하여 제 1 차동 증폭 회로에 공급하고, 소정 전압을 공급하였을 때의 제 1 및 제 2 차동 증폭 회로의 출력 전압을 오프셋 캔슬 전압으로서 유지하고, 그 오프셋 캔슬 전압에 기초하여 오프셋 전압을 캔슬함으로써, 검파 회로와 평활 회로를 포함하는 파일럿 신호 검출 회로 전체의 오프셋 전압을 제거할 수 있다. 이로써, 파일럿 신호 검출 회로의 검출 정밀도를 높일 수 있다.
또한, 밴드갭 기준 전압 발생 회로에, 예를 들어, MOS 집적 회로 기판 상에 형성한 바이폴라 트랜지스터를 사용함으로써, 온도 특성이 우수한 기준 전압을 생성할 수 있다. 이로써, 파일럿 신호 레벨을 보다 정확하게 검출할 수 있다.
본 발명의 다른 파일럿 신호 검출 회로는, 베이스밴드 신호와 소정 전압의 일방을 선택하여 출력하는 제 1 반도체 스위치와, 상기 제 1 반도체 스위치로부터 출력되는 신호를 검파하는 검파 회로와, 상기 검파 회로의 출력 신호를 평활하는 평활 회로와, 상기 평활 회로의 출력 신호를 차동 증폭하는 제 1 차동 증폭 회로 와, 기준 전압을 발생하는 밴드갭 기준 전압 발생 회로와, 상기 밴드갭 기준 전압 발생 회로로부터 출력되는 기준 전압과 상기 소정 전압의 일방을 선택하여 출력하는 제 2 반도체 스위치와, 상기 제 2 반도체 스위치로부터 출력되는 신호를 차동 증폭하는 제 2 차동 증폭 회로와, 상기 제 1 차동 증폭 회로의 출력 전류와 상기 제 2 차동 증폭 회로의 출력 전류를 전압으로 변환하는 전류·전압 변환 회로와, 상기 제 1 및 제 2 반도체 스위치에 의해 소정 전압이 선택되었을 때, 상기 전류·전압 변환 회로의 출력 전압을 오프셋 캔슬 전압으로서 유지하고, 유지한 오프셋 캔슬 전압을 상기 전류·전압 변환 회로의 입력측에 귀환시켜 오프셋 전압을 제거하는 오프셋 제거 회로를 구비한다.
이 발명에 의하면, 베이스밴드 신호와, 기준 전압을 각각 다른 차동 증폭 회로 (제 1 및 제 2 차동 증폭 회로) 에 입력함으로써, 파일럿 신호 레벨과 기준 전압 레벨을 독립적으로 설정할 수 있다.
또한, 검파 회로와 평활 회로의 전단에 제 1 반도체 스위치를 설치하고, 베이스밴드 신호와 소정 전압을 전환하여 검파 회로에 공급하고, 소정 전압을 공급하였을 때의 전류·전압 변환 회로의 출력 전압을 검출함으로써, 검파 회로와 평활 회로를 포함하는 파일럿 신호 검출 회로 전체의 오프셋 전압을 검출할 수 있다. 그리고, 검출한 전압을 오프셋 캔슬 전압으로서 전류·전압 변환 회로의 입력에 귀환시킴으로써, 검파 회로 및 평활 회로를 포함하는 파일럿 신호 검출 회로 전체의 오프셋 전압을 제거할 수 있다. 이로써, 검파 회로와 평활 회로에 오프셋 제거 회로를 설치할 필요가 없어져, 파일럿 신호 검출 회로의 구성이 간소해진다.
또한, 밴드갭 전압을 기준 전압으로서 사용함으로써, 파일럿 신호 레벨의 검출 정밀도가 높아진다.
본 발명의 다른 양태는, 상기의 발명에 있어서, 상기 평활 회로는, 콘덴서와, 상기 제 1 반도체 스위치가 베이스밴드 신호를 선택하고 있을 때 온 상태가 되고, 상기 평활 회로의 출력 전압을 상기 콘덴서에 충전하고, 상기 제 1 반도체 스위치가 소정 전압을 선택하고 있을 때 오프 상태가 되고, 상기 콘덴서의 전압을 유지하는 제 3 반도체 스위치를 갖는다.
이와 같이 구성함으로써, 베이스밴드 신호가 검파 회로에 입력될 때에는, 평활 회로에서 평활된 전압이 콘덴서에 충전된다. 또한, 소정 전압이 검파 회로에 공급되고 있을 때에는, 제 3 반도체 스위치가 오프되어 콘덴서가, 평활 회로로부터 분리된다. 이로써, 베이스밴드 신호와 소정 전압을 서로 전환하여 오프셋 캔슬을 행하는 경우에, 콘덴서에 유지되어 있는 파일럿 신호 전압이 오프셋 전압에 영향을 미치는 것을 방지할 수 있다.
본 발명의 다른 양태는, 상기의 발명에 있어서, 상기 기준 전압 발생 회로는, MOS 집적 회로 기판 상에 형성되는 바이폴라 트랜지스터를 사용하여 기준 전압을 발생한다.
이와 같이 구성함으로써, 바이폴라 트랜지스터의 밴드갭 전압을 기준으로서 사용하여 기준 전압의 온도 특성을 개선할 수 있다.
본 발명의 다른 양태는, 상기의 발명에 있어서, 상기 오프셋 제거 회로는, 상기 제 1 및 제 2 반도체 스위치가 상기 소정 전압을 선택하고 있을 때 온 상태가 되고, 그 이외일 때 오프 상태가 되는 제 4 반도체 스위치와, 상기 제 4 반도체 스위치가 온 상태일 때, 상기 제 1 및 제 2 차동 증폭 회로의 출력 전압 또는 상기 전류·전압 변환 회로의 출력 전압을 오프셋 캔슬 전압으로서 유지하는 콘덴서와, 상기 콘덴서에 유지되어 있는 오프셋 캔슬 전압을, 상기 제 1 및 제 2 차동 증폭 회로의 출력 또는 상기 전류·전압 변환 회로의 입력에 피드백하여 오프셋 전압을 제거하는 제 3 차동 증폭 회로를 갖는다.
이와 같이 구성함으로써, 파일럿 신호 검출 회로의 내부에서 발생하는 오프셋 전압을 제거할 수 있다.
본 발명의 반도체 집적 회로는, 베이스밴드 신호를 검파하는 검파 회로와, 상기 검파 회로의 출력 신호를 평활하는 평활 회로와, 상기 평활 회로의 출력 신호를 차동 증폭하는 제 1 차동 증폭 회로와, 기준 전압을 발생하는 밴드갭 기준 전압 발생 회로와, 상기 기준 전압을 차동 증폭하는 제 2 차동 증폭 회로와, 상기 제 1 및 제 2 차동 증폭 회로의 출력의 합의 신호를 파일럿 신호 레벨이 기준 전압 이상인지의 여부를 나타내는 신호로서 출력하는 출력 회로로 구성되는 파일럿 신호 검출 회로를, MOS 프로세스에 의해 반도체 집적 회로 기판 상에 형성하였다.
이 발명에 의하면, 베이스밴드 신호와, 기준 전압을 각각 다른 차동 증폭 회로 (제 1 및 제 2 차동 증폭 회로) 에 입력함으로써, 파일럿 신호 레벨과 기준 전압 레벨을 독립적으로 설정할 수 있다.
도면의 간단한 설명
도 1 은 실시 형태의 파일럿 신호 검출 회로의 블록도이다.
도 2 는 파일럿 검출 회로의 주요부의 회로도이다.
도 3 은 밴드갭 기준 전압 발생 회로의 회로도이다.
발명을 실시하기
위한 최선의 형태
이하, 본 발명의 실시 형태를 도면을 참조하면서 설명한다. 본 발명은, 이하와 같은 구성을 갖는다.
본 발명의 파일럿 신호 검출 회로는, 베이스밴드 신호와 소정 전압의 일방을 선택하여 출력하는 제 1 반도체 스위치와, 상기 제 1 반도체 스위치로부터 출력되는 신호를 검파하는 검파 회로와, 상기 검파 회로의 출력 신호를 평활하는 평활 회로와, 상기 평활 회로의 출력 신호를 차동 증폭하는 제 1 차동 증폭 회로와, 기준 전압을 발생하는 밴드갭 기준 전압 발생 회로와, 상기 밴드갭 기준 전압 발생 회로로부터 출력되는 기준 전압과 상기 소정 전압의 일방을 선택하여 출력하는 제 2 반도체 스위치와, 상기 제 2 반도체 스위치로부터 출력되는 신호를 차동 증폭하는 제 2 차동 증폭 회로와, 상기 제 1 및 제 2 반도체 스위치에 의해 소정 전압이 선택되었을 때, 상기 제 1 차동 증폭 회로와 상기 제 2 차동 증폭 회로의 출력을 오프셋 캔슬 전압으로서 유지하고, 그 오프셋 캔슬 전압에 기초하여 상기 제 1 및 제 2 차동 증폭 회로로부터 출력되는 신호에 포함되는 오프셋 전압을 제거하는 오프셋 제거 회로를 구비한다.
제 1 반도체 스위치는, 예를 들어, 도 1 의 반도체 스위치 (11 및 13) 에 대응하고, 제 1 차동 증폭 회로는 도 1 의 차동 증폭 회로 (16) 에 대응한다. 또한, 제 2 반도체 스위치는 도 1 의 반도체 스위치 (18 및 20) 에 대응하고, 제 2 차동 증폭 회로는 도 1 의 차동 증폭 회로 (19) 에 대응한다.
본 발명의 다른 양태는, 상기 오프셋 제거 회로는, 상기 제 1 및 제 2 반도체 스위치가 상기 소정 전압을 선택하고 있을 때 온 상태가 되고, 그 이외일 때 오프 상태가 되는 제 4 반도체 스위치와, 상기 제 4 반도체 스위치가 온 상태일 때, 상기 제 1 및 제 2 차동 증폭 회로의 출력 전압 또는 상기 전류·전압 변환 회로의 출력 전압을 오프셋 캔슬 전압으로서 유지하는 콘덴서와, 상기 콘덴서에 유지되어 있는 오프셋 캔슬 전압을, 상기 제 1 및 제 2 차동 증폭 회로의 출력 또는 상기 전류·전압 변환 회로의 입력에 피드백하여 오프셋 전압을 제거하는 제 3 차동 증폭 회로를 갖는다.
제 4 반도체 스위치는, 예를 들어, 도 1 의 반도체 스위치 (22) 에 대응하고, 콘덴서는 도 1 의 콘덴서 (C2, C3) 에 대응한다.
도 1 은 본 발명의 실시 형태의 파일럿 신호 검출 회로 (10) 의 블록도이다. 또, 실시 형태의 파일럿 신호 검출 회로 (10) 는, p 채널 MOS 트랜지스터와 n 채널 MOS 트랜지스터를 형성할 수 있는 CMOS 프로세스에 의해 제조되는 FM, AM 라디오 수신기용 반도체 집적 회로 기판 상에 탑재된다.
도 1 에 있어서, 반도체 스위치 (11) 는, 2 개의 반도체 스위치가 연동하여 온, 오프되고, 일방의 반도체 스위치 (11) 의 입력 단자에는, 베이스밴드 신호 (스테레오 복합 신호 등) 가 입력되고, 타방의 반도체 스위치 (11) 의 입력 단자에는, 소정 전압 (Com) 이 입력되고, 2 개의 출력 단자는 위상 검파 회로 (12) 에 접속되어 있다. 반도체 스위치 (11) 는, 트랜스퍼 게이트 등으로 구성된다. 또, 소정 전압 (Com) 이란, 집적 회로 내부에서 작성되는 기준 전압, 그 기준 전압을 분압한 임의의 전압, 혹은 접지 전압이다.
반도체 스위치 (13) 는, 2 개의 반도체 스위치가 연동하여 온, 오프되고, 2 개의 입력 단자에는 소정 전압 (Com) 이 입력되고, 2 개의 출력 단자는 위상 검파 회로 (12) 에 접속되어 있다.
파일럿 신호의 샘플링시에는, 도시 생략의 제어 신호 생성부로부터, 반도체 스위치 (11) 를 온시키고, 반도체 스위치 (13) 를 오프시키는 제어 신호가 공급되고, 베이스밴드 신호가 위상 검파 회로 (12) 에 공급된다. 또한, 오프셋 캔슬시에는, 반도체 스위치 (11) 를 오프시키고, 반도체 스위치 (13) 를 온시키는 제어 신호가 공급되고, 소정 전압 (Com) 이 위상 검파 회로 (12) 에 공급된다.
위상 검파 회로 (12) 는, 베이스밴드 신호를 파일럿 신호의 위상에 동기한 타이밍으로 검파하고, 검파 출력을 평활 회로 (14) 로 출력한다.
평활 회로 (14) 는, 위상 검파 회로 (12) 의 출력 신호를 평활하여 차동 증폭 회로 (16) 로 출력한다. 평활 회로 (14) 의 출력 단자에는, 반도체 스위치 (15) 와 콘덴서 (C1) 가 직렬로 접속되어 있다.
반도체 스위치 (15) 는, 반도체 스위치 (11) 와 동일한 제어 신호가 부여되어, 반도체 스위치 (11) 가 온일 때 온이 되고, 평활 회로 (14) 에서 평활된 파일럿 신호의 전압을 콘덴서 (C1) 에 충전한다. 그리고, 오프셋 전압을 검출할 때에는, 반도체 스위치 (11) 를 오프로 하여, 콘덴서 (C1) 에 유지된 파일럿 신호 전압이 오프셋 전압에 영향을 미치지 않게 한다.
차동 증폭 회로 (16) 는, 평활 회로 (14) 에서 평활된 파일럿 신호 전압을 증폭시켜 전류·전압 변환 회로 (21) 로 출력한다. 차동 증폭 회로 (16) 의 비반전 입력측의 오프셋 전압 (VOFF1) 은, 위상 검파 회로 (12), 평활 회로 (14) 및 차동 증폭 회로 (16) 의 MOS 트랜지스터의 특성인 미스매치 등에 의해 발생하는 출력측의 오프셋 전압을 입력측으로 환산한 전압이다. 입력 신호가 제로인 상태에서, 오프셋 전압 (VOFF1) 을 입력측에 인가하였을 때에 차동 증폭 회로 (16) 로부터 출력되는 전압이, 위상 검파 회로 (12), 평활 회로 (14) 및 차동 증폭 회로 (16) 의 내부에서 발생하는 오프셋 전압의 총합과 동일해진다.
기준 전압 발생 회로 (밴드갭 기준 전압 발생 회로 ; 17) 는, 바이폴라 트랜지스터의 밴드갭 전압을 기준 전압으로서 발생하는 회로로, 파일럿 신호 레벨의 비교의 기준이 되는 기준 전압을 출력한다.
반도체 스위치 (18) 는, 2 개의 반도체 스위치가 연동하여 온, 오프되고, 기준 전압 발생 회로 (17) 의 출력을 선택적으로 차동 증폭 회로 (19) 로 출력한다. 반도체 스위치 (18) 에는, 반도체 스위치 (11) 와 동일한 제어 신호가 부여되어 있고, 반도체 스위치 (11) 가 온일 때 온되고, 오프일 때 오프된다.
반도체 스위치 (20) 는, 2 개의 반도체 스위치가 연동하여 온, 오프되고, 소정 전압 (Com) 을 선택적으로 차동 증폭 회로 (19) 에 출력한다. 반도체 스위치 (20) 는, 반도체 스위치 (13) 와 동일한 제어 신호가 부여되어 있고, 반도체 스위치 (13) 가 온일 때 온되고, 오프일 때 오프된다.
차동 증폭 회로 (19) 는, 반도체 스위치 (18 및 20) 의 선택에 따라, 기준 전압 또는 소정 전압 (Com) 을 증폭시켜 전류·전압 변환 회로 (21) 로 출력한다. 차동 증폭 회로 (19) 의 비반전 입력측의 오프셋 전압 (VOFF2) 은, 차동 증폭 회로 (19) 의 MOS 트랜지스터의 특성인 미스매치에 의해 발생하는 출력측의 오프셋 전압을 입력측으로 환산한 전압이다.
전류·전압 변환 회로 (21) 는, 차동 증폭 회로 (16) 와 차동 증폭 회로 (19) 의 차동 출력 전류를 전압으로 변환하는 회로이다. 이 전류·전압 변환 회로 (21) 의 출력은, 도시 생략의 인버터 등으로 이루어지는 출력 회로로 출력된다.
반도체 스위치 (22) 는, 2 개의 반도체 스위치가 연동하여 온, 오프되고, 전류·전압 변환 회로 (21) 의 출력을 선택적으로 콘덴서 (C2, C3) 및 차동 증폭 회로 (23) 로 출력한다. 또, 반도체 스위치 (22) 는, 반도체 스위치 (13) 와 동일한 제어 신호가 부여되어 있다. 콘덴서 (C2, C3) 의 타단은, 소정 전압 (Com) 에 접속되어 있다.
차동 증폭 회로 (23) 는, 콘덴서 (C2, C3) 에 유지되는 오프셋 캔슬 전압을, 전류·전압 변환 회로 (21) 의 입력측에 귀환시켜 파일럿 신호 검출 회로 (10) 전체의 오프셋 전압을 캔슬한다. 차동 증폭 회로 (23) 의 비반전 입력측의 오프셋 전압 (VOFF3) 은, 차동 증폭 회로 (23) 의 MOS 트랜지스터의 특성인 미스매치 등에 의해 발생하는 출력측의 오프셋 전압을 입력측으로 환산한 전압이다.
상기의 반도체 스위치 (22), 콘덴서 (C2, C3) 및 차동 증폭 회로 (23) 는, 오프셋 제거 회로를 구성하고 있다.
반도체 스위치 (13) 가 온되어 소정 전압 (Com) 이 위상 검파 회로 (12) 에 공급되고 있을 때에는, 전류·전압 변환 회로 (21) 로부터 출력되는 전압 (파일럿 검출 회로 전체의 오프셋 전압) 으로 콘덴서 (C2, C3) 가 충전된다.
소정의 샘플링 간격마다 반도체 스위치 (11) 가 온되고, 파일럿 신호가 위상 검파 회로 (12) 에 공급되면, 그 때 콘덴서 (C2, C3) 에 유지되어 있는 오프셋 캔슬 전압이 전류·전압 변환 회로 (21) 의 입력측에 귀환되어 회로 전체의 오프셋 전압이 캔슬된다.
다음으로, 이상과 같은 구성의 파일럿 신호 검출 회로 (10) 의 동작을 설명한다. 먼저, 파일럿 신호의 샘플링시, 즉, 반도체 스위치 (11, 15 및 18) 가 온, 반도체 스위치 (13, 20, 22) 가 오프인 경우에 대하여 설명한다.
이 경우, 베이스밴드 신호가 위상 검파 회로 (12) 에 있어서 동기 검파되어 파일럿 신호가 추출된다. 그리고, 평활 회로 (14) 에 있어서 파일럿 신호가 직류 전압에 평활되고, 그 직류 전압이 차동 증폭 회로 (16) 에서 증폭된다. 이 때, 반도체 스위치 (15) 가 온되어, 샘플링된 파일럿 신호 전압에 의해 콘덴서 (C1) 가 충전된다.
반도체 스위치 (18) 가 온, 반도체 스위치 (20) 가 오프가 되어 있기 때문에, 기준 전압 발생 회로 (17) 로부터 출력되는 기준 전압이 차동 증폭 회로 (19) 에서 증폭된다.
차동 증폭 회로 (16) 와 차동 증폭 회로 (19) 의 출력 전류는, 전류·전압 변환 회로 (21) 에 의해 전압으로 변환되어 파일럿 신호의 판정 결과를 나타내는 신호로서 출력된다.
다음으로, 오프셋 전압 검출시, 즉, 반도체 스위치 (13, 20, 22) 가 온, 반도체 스위치 (11, 15, 18) 가 오프인 경우에 대하여 설명한다.
이 경우, 소정 전압 (Com) 이 위상 검파 회로 (12) 의 2 개의 입력에 공급되고, 위상 검파 회로 (12), 평활 회로 (14) 및 차동 증폭 회로 (16) 에서 발생하는 오프셋 전압이 차동 증폭 회로 (16) 로부터 출력된다.
이 때, 반도체 스위치 (15) 가 오프되어, 콘덴서 (C1) 에 충전된 파일럿 신호 전압은 그대로 유지된다.
또한, 반도체 스위치 (20) 가 온, 반도체 스위치 (18) 가 오프가 되기 때문에, 소정 전압 (Com) 이 차동 증폭 회로 (19) 의 2 개의 입력 단자에 입력되고, 차동 증폭 회로 (19) 에서 발생하는 오프셋 전압이 출력된다.
이 경우, 차동 증폭 회로 (16) 와 차동 증폭 회로 (19) 의 차동 입력 전압이 동일한 소정 전압 (Com) 이기 때문에, 전류·전압 변환 회로 (21) 의 출력 전압은, 베이스밴드 신호가 제로일 때의 회로 전체의 오프셋 전압이 된다. 이 때, 반도체 스위치 (22) 가 온이 되기 때문에, 콘덴서 (C2, C3) 의 충전 전압은, 위상 검파 회로 (12), 평활 회로 (14), 차동 증폭 회로 (16), 차동 증폭 회로 (19), 차동 증폭 회로 (23) 및 전류·전압 변환 회로 (21) 에서 발생하는 오프셋 전압의 총합의 전압이 된다.
파일럿 신호의 다음 샘플링 타이밍이 되면, 반도체 스위치 (11, 15, 18) 가 온, 반도체 스위치 (13, 20, 22) 가 오프가 되고, 상기 기술한 바와 마찬가지로, 베이스밴드 신호가 위상 검파 회로 (12) 에 있어서 동기 검파되어 파일럿 신호가 추출되고, 그 파일럿 신호가 평활되어 차동 증폭 회로 (16) 에서 증폭된다.
그리고, 콘덴서 (C2, C3) 에 충전된 오프셋 캔슬 전압 (회로 전체의 오프셋 전압) 이, 차동 증폭 회로 (23) 에 의해 전류·전압 변환 회로 (21) 의 입력측에 부 (負) 귀환되고, 파일럿 신호 검출 회로 (10) 내부에서 발생하는 오프셋 전압이 캔슬된다.
실시 형태의 파일럿 신호 검출 회로 (10) 는, 2 개의 차동 증폭 회로 (16 및 19) 를 사용하여, 각각 다른 차동 증폭 회로 (16 및 19) 의 입력 단자에 파일럿 신호 전압과 기준 전압을 입력하고 있기 때문에, 파일럿 신호의 접지 전위에 대한 전압 레벨과, 기준 전압의 접지 전위에 대한 전압 레벨을 독립적으로 설정할 수 있다. 이로써, MOS 집적 회로 기판 상에 형성하는 바이폴라 트랜지스터의 밴드갭 전압을 기준 전압으로서 사용할 수 있다. 이로써, 파일럿 신호 레벨의 검출 정밀도가 높아진다.
MOS 집적 회로 기판 상에 형성하는 바이폴라 트랜지스터의 밴드갭 전압을 기준 전압으로서 사용하는 경우, 바이폴라 트랜지스터의 컬렉터가 기판의 최저 전위가 되기 때문에, 기준 전압 발생 회로 (17) 의 기준 전위가 기판의 최저 전위가 된다. 그 때문에, 기준 전압의 레벨이 제한된다. 본 실시 형태에서는, 2 개의 차동 증폭 회로 (16 및 19) 를 사용함으로써, 기준 전압의 레벨을 파일럿 신호 전압의 전압 레벨과 독립적으로 설정하는 것이 가능해진다. 이로써, MOS 집적 회로 기판 상의 바이폴라 트랜지스터의 밴드갭 전압을 기준 전압으로서 사용할 수 있다.
또한, 베이스밴드 신호와 소정 전압 (Com) 을 반도체 스위치 (11) 에 의해 전환하여 위상 검파 회로 (12) 에 공급함으로써, 위상 검파 회로 (12), 평활 회로 (14) 및 차동 증폭 회로 (16, 19, 23) 등을 포함하는 파일럿 신호 검출 회로 전체의 오프셋 전압을 검출할 수 있다. 이로써, 위상 검파 회로 (12) 및 평활 회로 (14) 를 포함하는 파일럿 신호 검출 회로 전체의 오프셋 전압을 제거할 수 있기 때문에, 파일럿 신호의 검출 정밀도를 높일 수 있다. 또한, 파일럿 신호 검출 회로의 오프셋 제거 회로의 조정 작업이 불필요해진다. 나아가, 위상 검파 회로 (12) 및 평활 회로 (14) 에 오프셋 제거 회로를 설치할 필요가 없어지기 때문에, 파일럿 신호 검출 회로 (10) 전체에서 보았을 때의 회로 구성을 간소하게 할 수 있다.
다음으로, 도 2 는 파일럿 검출 회로 (10) 의 구체적 회로의 일례를 나타내는 도면이다. 차동 증폭 회로 (16) 는, 일단이 전원 (VDD) 에 접속된 정전류원 (31) 과, 소스가 정전류원 (31) 의 출력측에 접속되고, 차동 접속된 p 채널 MOS 트랜지스터 (32 및 33) 로 이루어진다. p 채널 MOS 트랜지스터 (32 및 33) 의 게이트에는, 평활 회로 (14) 에서 평활된 파일럿 신호 또는 소정 전압 (Com) 이 입력된다.
p 채널 MOS 트랜지스터 (33) 의 드레인은, 전류·전압 변환 회로 (21) 의 접속점 (A) 에 접속되고, p 채널 MOS 트랜지스터 (32) 의 드레인은, 전류·전압 변환 회로 (21) 의 접속점 (B) 에 접속되어 있다. 정전류원 (31) 은, 예를 들어, 커 런트 미러 회로 등으로 구성된다.
차동 증폭 회로 (19) 는, 일단이 전원 (VDD) 에 접속된 정전류원 (34) 과, 소스가 정전류원 (34) 의 출력측에 접속되고, 차동 접속된 p 채널 MOS 트랜지스터 (35 및 36) 로 이루어진다. p 채널 MOS 트랜지스터 (35 및 36) 의 게이트에는, 기준 전압 발생 회로 (17) 로부터 출력되는 기준 전압 또는 소정 전압 (Com) 이 입력된다.
p 채널 MOS 트랜지스터 (35) 의 드레인은, 전류·전압 변환 회로 (21) 의 접속점 (A) 에 접속되고, p 채널 MOS 트랜지스터 (36) 의 드레인은, 전류·전압 변환 회로 (21) 의 접속점 (B) 에 접속되어 있다.
전류·전압 변환 회로 (21) 는, 커런트 미러 회로를 구성하는 p 채널 MOS 트랜지스터 (37 및 38) 와, p 채널 MOS 트랜지스터 (37) 에 종속 (縱續) 접속된 n 채널 MOS 트랜지스터 (39, 40) 와, p 채널 MOS 트랜지스터 (38) 에 종속 접속된 n 채널 MOS 트랜지스터 (41, 42) 로 이루어진다.
n 채널 MOS 트랜지스터 (39 와 40) 의 접속점 (A) 과, n 채널 MOS 트랜지스터 (41 과 42) 의 접속점 (B) 에, 차동 증폭 회로 (16 및 19) 의 출력 전류가 입력된다.
n 채널 MOS 트랜지스터 (39, 41) 의 게이트에는 공통의 게이트 전압 (Va) 이 부여되고, n 채널 MOS 트랜지스터 (40, 42) 의 게이트에는 공통의 게이트 전압 (Vb) 이 부여되고, MOS 트랜지스터 (40, 42) 의 소스는 접지되어 있다.
차동 증폭 회로 (23) 는, 일단이 전원 (VDD) 에 접속된 정전류원 (43) 과, 정전류원 (43) 의 출력측에 소스가 접속되고, 차동 접속된 p 채널 MOS 트랜지스터 (44 및 45) 로 이루어진다.
p 채널 MOS 트랜지스터 (44) 의 게이트는, 콘덴서 (C2) 와, 트랜스퍼 게이트 (46 ; 반도체 스위치 (22)) 를 통해 p 채널 MOS 트랜지스터 (38) 의 드레인에 접속되어 있다. p 채널 MOS 트랜지스터 (45) 의 게이트는, 콘덴서 (C3) 와 트랜스퍼 게이트 (46) 를 통해 p 채널 MOS 트랜지스터 (37) 의 드레인에 접속되어 있다. 트랜스퍼 게이트 (46) 는, p 채널 MOS 트랜지스터와 n 채널 MOS 트랜지스터가 병렬로 접속되어 구성되어 있다.
다음으로, 이상과 같은 구성의 회로의 동작을 설명한다. 평활 회로 (14) 로부터 출력되는 파일럿 신호 전압과 기준 전압이 동일한 경우를 기준으로 생각하면, 파일럿 신호 전압이 기준 전압보다 작아지면, 파일럿 신호와 그 역상의 신호가 입력되는 차동 증폭 회로 (16) 의, 예를 들어, MOS 트랜지스터 (33) 의 출력 전류가 증가하고, 전류·전압 변환 회로 (21) 의 좌측 (도 3 의 정면에서 보았을 때) 의 MOS 트랜지스터 (39 와 40) 의 접속점 (A) 에 유입되는 전류가 증가한다.
트랜지스터 (33) 로부터 접속점 (A) 에 유입되는 전류가 증가하지만, 트랜지스터 (40) 에 흐르는 전류는 변화하지 않기 때문에, 결과적으로, 트랜지스터 (39) 에 흐르는 전류가 감소하고, 트랜지스터 (37) 의 드레인 전류도 감소한다. 트랜지스터 (37) 의 드레인 전류가 감소하면, 트랜지스터 (38) 의 드레인 전류도 감소하고, 트랜지스터 (37) 와 트랜지스터 (39) 의 드레인부의 전위 (Vd ; 접지를 기준으로 한 전압) 가 증가한다.
한편, 트랜지스터 (33) 의 출력 전류가 증가한 만큼, 트랜지스터 (32) 의 출력 전류가 감소한다. 트랜지스터 (32) 로부터 접속점 (B) 에 유입되는 전류가 감소하지만, 트랜지스터 (42) 에 흐르는 전류는 변화하지 않기 때문에, 결과적으로, 트랜지스터 (41) 에 흐르는 전류가 증가하고, 트랜지스터 (38) 의 드레인 전류도 증가한다. 트랜지스터 (38) 의 드레인 전류가 증가하면, 트랜지스터 (38) 와 트랜지스터 (41) 의 드레인부의 전위 (Vc) 가 감소한다.
그 결과, 전류·전압 변환 회로 (21) 의 출력 전압, 즉 MOS 트랜지스터 (37) 의 드레인부의 전위 (Vd) 와 MOS 트랜지스터 (38) 의 드레인부의 전위 (Vc) 의 차전압은 커진다.
이에 대하여, 파일럿 신호 전압이 기준 전압보다 커지면, 차동 증폭 회로 (16) 의 MOS 트랜지스터 (33) 의 출력 전류가 감소하고, 전류·전압 변환 회로 (21) 의 좌측의 MOS 트랜지스터 (39 와 40) 의 접속점 (A) 에 유입되는 전류가 감소한다.
접속점 (A) 에 유입되는 전류가 감소한 결과, MOS 트랜지스터 (37) 의 드레인 전류가 증가하고, 동시에 커런트 미러 회로의 우측의 MOS 트랜지스터 (38) 의 전류도 증가한다.
한편, 트랜지스터 (33) 의 출력 전류가 감소한 만큼, 트랜지스터 (32) 의 출력 전류가 증가하고, 그 결과, 접속점 (B) 에 유입되는 전류는 증가한다. 접속점 (B) 에 유입되는 전류가 증가한 결과, 트랜지스터 (41) 의 드레인 전류는 감소한다.
그 결과, 전류·전압 변환 회로 (21) 의 출력 전압, 즉 MOS 트랜지스터 (37) 의 드레인부의 전위 (Vd) 와 MOS 트랜지스터 (38) 의 드레인부의 전위 (Vc) 의 차전압은 작아진다. 이 전류·전압 변환 회로 (21) 의 출력 전압의 변화는, 예를 들어, 인버터 등의 출력 회로에 의해 하이 레벨과 로우 레벨의 신호로 변환할 수 있다.
즉, 파일럿 신호 전압이 기준 전압보다 작을 때에는, 전류·전압 변환 회로 (21) 의 출력 전압은, 파일럿 신호 전압과 기준 전압이 동일할 때의 전압보다 커지고, 파일럿 신호 전압이 기준 전압보다 클 때는, 전류·전압 변환 회로 (21) 의 출력 전압은 작아진다. 따라서, 전류·전압 변환 회로 (21) 의 출력 전압에 의해, 파일럿 신호가 기준 전압 이상인지의 여부를 판정할 수 있다.
다음으로, 도 3 은 밴드갭 기준 전압 발생 회로 (17) 의 일례를 나타내는 도면이다.
도 3 에 있어서, p 채널 MOS 트랜지스터 (51) 와, n 채널 MOS 트랜지스터 (52) 와, 바이폴라 트랜지스터 (53) 가, 전원 (VDD) 과 그라운드 사이에 직렬로 접속되어 있다. 바이폴라 트랜지스터 (53) 의 베이스와 컬렉터는 접지 (집적 회로 기판의 최저 전위) 되어 있다.
마찬가지로, p 채널 MOS 트랜지스터 (54) 와, n 채널 MOS 트랜지스터 (55) 와, 저항 (R1) 과, 바이폴라 트랜지스터 (56) 가, 전원 (VDD) 과 접지 사이에 직렬로 접속되어 있다. 바이폴라 트랜지스터 (56) 의 베이스와 컬렉터는 접지되어 있다.
n 채널 MOS 트랜지스터 (52) 의 게이트는, 드레인과 접속되고, 또한 n 채널 MOS 트랜지스터 (55) 의 게이트와 접속되어 커런트 미러 회로를 구성하고 있다.
p 채널 MOS 트랜지스터 (57) 와, 저항 (R2) 과, 바이폴라 트랜지스터 (58) 가, 전원 (VDD) 과 접지 사이에 접속되어 있다. 바이폴라 트랜지스터 (58) 의 베이스와 컬렉터는 접지되어 있다.
또한, 저항 (R2) 및 바이폴라 트랜지스터 (58) 와 병렬로 저항 (R3) 과 저항 (R4) 과 저항 (R5) 이 직렬로 접속되고, 저항 (R4) 의 양단의 전압이 기준 전압으로서 출력된다.
도 3 의 회로에 있어서, MOS 트랜지스터 (51, 54), MOS 트랜지스터 (52, 55) 와, 바이폴라 트랜지스터 (53, 56) 와, 저항 (R1) 에 의해, 절대 온도에 비례한 전류를 생성한다. 그 전류를 커런트 미러에 의해 MOS 트랜지스터 (57) 에 흐르게 하고 있다. 그러면, 저항 (R2) 의 양단의 전위는 절대 온도에 비례하는 정 (正) 의 온도 계수를 가진다.
한편, 바이폴라 트랜지스터 (58) 의 베이스·에미터 사이 전압 (Vbe) 은 부의 온도 특성을 가지고 있기 때문에, 양 전압의 합은 온도에 대하여 일정해진다.
따라서, 저항 (R2) 의 전위를 저항 (R3, R4, R5) 에 의해 분압함으로써, 온도에 의존하지 않는 기준 전압을 얻을 수 있다.
본 발명에 의하면, 베이스밴드 신호와, 기준 전압을 각각 다른 차동 증폭 회로 (제 1 및 제 2 차동 증폭 회로) 에 입력함으로써, 파일럿 신호 레벨과 기준 전압 레벨을 독립적으로 설정할 수 있다. 또한, 베이스밴드 신호와 소정 전압을 반도체 스위치에 의해 전환하여 검파 회로에 공급함으로써, 검파 회로, 평활 회로 및 차동 증폭 회로를 포함하는 파일럿 신호 검출 회로 전체의 오프셋 전압을 검출할 수 있다. 이로써, 검파 회로, 평활 회로 및 차동 증폭 회로를 포함하는 파일럿 신호 검출 회로 전체의 오프셋 전압을 제거할 수 있다. 이로써, 파일럿 신호 검출 회로의 검출 정밀도를 높일 수 있다.
본 발명은, 상기 기술한 실시 형태에 한정하지 않고, 이하와 같이 구성해도 된다.
(1) 차동 증폭 회로 (16, 19, 23) 는, 실시 형태에 나타낸 회로에 한정하지 않고, 공지된 다른 차동 증폭 회로를 사용해도 된다. 예를 들어, 전압 출력형 차동 증폭 회로이어도 된다.
(2) 전압 출력형 차동 증폭 회로인 경우에는, 전류·전압 변환 회로를 사용하지 않는 회로 구성으로 하여도 된다.
Claims (9)
- 베이스밴드 신호와 소정 전압의 일방을 선택하여 출력하는 제 1 반도체 스위치,상기 제 1 반도체 스위치로부터 출력되는 신호를 검파하는 검파 회로,상기 검파 회로의 출력 신호를 평활하는 평활 회로,상기 평활 회로의 출력 신호를 차동 증폭하는 제 1 차동 증폭 회로,기준 전압을 발생하는 밴드갭 기준 전압 발생 회로,상기 밴드갭 기준 전압 발생 회로로부터 출력되는 기준 전압과 상기 소정 전압의 일방을 선택하여 출력하는 제 2 반도체 스위치,상기 제 2 반도체 스위치로부터 출력되는 신호를 차동 증폭하는 제 2 차동 증폭 회로, 및상기 제 1 및 제 2 반도체 스위치에 의해 소정 전압이 선택되었을 때, 상기 제 1 차동 증폭 회로와 상기 제 2 차동 증폭 회로의 출력을 오프셋 캔슬 전압으로서 유지하고, 그 오프셋 캔슬 전압에 기초하여 상기 제 1 및 제 2 차동 증폭 회로로부터 출력되는 신호에 포함되는 오프셋 전압을 제거하는 오프셋 제거 회로를 구비하는, 파일럿 신호 검출 회로.
- 베이스밴드 신호와 소정 전압의 일방을 선택하여 출력하는 제 1 반도체 스위치,상기 제 1 반도체 스위치로부터 출력되는 신호를 검파하는 검파 회로,상기 검파 회로의 출력 신호를 평활하는 평활 회로,상기 평활 회로의 출력 신호를 차동 증폭하는 제 1 차동 증폭 회로,기준 전압을 발생하는 밴드갭 기준 전압 발생 회로,상기 밴드갭 기준 전압 발생 회로로부터 출력되는 기준 전압과 상기 소정 전압의 일방을 선택하여 출력하는 제 2 반도체 스위치,상기 제 2 반도체 스위치로부터 출력되는 신호를 차동 증폭하는 제 2 차동 증폭 회로,상기 제 1 차동 증폭 회로의 출력 전류와 상기 제 2 차동 증폭 회로의 출력 전류를 전압으로 변환하는 전류·전압 변환 회로, 및상기 제 1 및 제 2 반도체 스위치에 의해 소정 전압이 선택되었을 때, 상기 전류·전압 변환 회로의 출력 전압을 오프셋 캔슬 전압으로서 유지하고, 유지한 오프셋 캔슬 전압을 상기 전류·전압 변환 회로의 입력측에 귀환시켜 오프셋 전압을 제거하는 오프셋 제거 회로를 구비하는, 파일럿 신호 검출 회로.
- 제 1 항 또는 제 2 항에 있어서,상기 평활 회로는, 콘덴서와, 상기 제 1 반도체 스위치가 베이스밴드 신호를 선택하고 있을 때 온 상태가 되고, 상기 평활 회로의 출력 전압을 상기 콘덴서에 충전하고, 상기 제 1 반도체 스위치가 소정 전압을 선택하고 있을 때 오프 상태가 되고, 상기 콘덴서의 전압을 유지하는 제 3 반도체 스위치를 갖는, 파일럿 신호 검 출 회로.
- 제 1 항 또는 제 2 항에 있어서,상기 밴드갭 기준 전압 발생 회로는, MOS 집적 회로 기판 상에 형성되는 바이폴라 트랜지스터를 사용하여 기준 전압을 발생하는, 파일럿 신호 검출 회로.
- 제 1 항 또는 제 2 항에 있어서,상기 오프셋 제거 회로는, 상기 제 1 반도체 스위치가 상기 소정 전압을 선택하고 있을 때 온 상태가 되고, 그 이외일 때 오프 상태가 되는 제 4 반도체 스위치와, 상기 제 4 반도체 스위치가 온 상태일 때, 상기 제 1 차동 증폭 회로 및 제 2 차동 증폭 회로의 출력 전압 또는 상기 전류·전압 변환 회로의 출력 전압을 오프셋 캔슬 전압으로서 유지하는 콘덴서와, 상기 콘덴서에 유지되어 있는 오프셋 캔슬 전압을, 상기 제 1 및 제 2 차동 증폭 회로의 출력 또는 상기 전류·전압 변환 회로의 입력에 피드백하여 오프셋 전압을 제거하는 제 3 차동 증폭 회로를 갖는, 파일럿 신호 검출 회로.
- 제 1 항 또는 제 2 항에 있어서,상기 검파 회로는, 스테레오 복합 신호의 파일럿 신호의 위상 검파를 행하는 위상 검파 회로인, 파일럿 신호 검출 회로.
- 베이스밴드 신호를 검파하는 검파 회로,상기 검파 회로의 출력 신호를 평활하는 평활 회로,상기 평활 회로의 출력 신호를 차동 증폭하는 제 1 차동 증폭 회로,기준 전압을 발생하는 밴드갭 기준 전압 발생 회로,상기 기준 전압을 차동 증폭하는 제 2 차동 증폭 회로, 및상기 제 1 및 제 2 차동 증폭 회로의 출력의 합의 신호를, 파일럿 신호 레벨이 기준 전압 이상인지의 여부를 나타내는 신호로서 출력하는 출력 회로로 구성되는 파일럿 신호 검출 회로를, MOS 프로세스에 의해 반도체 집적 회로 기판 상에 형성한, 반도체 집적 회로.
- 베이스밴드 신호와 소정 전압의 일방을 선택하여 출력하는 제 1 반도체 스위치,상기 제 1 반도체 스위치로부터 출력되는 신호를 검파하는 검파 회로,상기 검파 회로의 출력 신호를 평활하는 평활 회로,상기 평활 회로의 출력 신호를 차동 증폭하는 제 1 차동 증폭 회로,기준 전압을 발생하는 기준 전압 발생 회로,상기 기준 전압 발생 회로로부터 출력되는 기준 전압과 상기 소정 전압의 일방을 선택하여 출력하는 제 2 반도체 스위치,상기 제 2 반도체 스위치로부터 출력되는 신호를 차동 증폭하는 제 2 차동 증폭 회로, 및상기 제 1 및 제 2 반도체 스위치에 의해 소정 전압이 선택되었을 때, 상기 제 1 차동 증폭 회로와 상기 제 2 차동 증폭 회로의 출력을 오프셋 캔슬 전압으로서 유지하고, 그 오프셋 캔슬 전압에 기초하여 상기 제 1 및 제 2 차동 증폭 회로로부터 출력되는 신호에 포함되는 오프셋 전압을 제거하는 오프셋 제거 회로로 구성되는 파일럿 신호 검출 회로를, MOS 프로세스에 의해 반도체 집적 회로 기판 상에 형성한, 반도체 집적 회로.
- 제 8 항에 있어서,상기 평활 회로는, 콘덴서와, 상기 제 1 반도체 스위치가 베이스밴드 신호를 선택하고 있을 때 온 상태가 되고, 상기 평활 회로의 출력 전압을 상기 콘덴서에 충전하고, 상기 제 1 반도체 스위치가 소정 전압을 선택하고 있을 때 오프 상태가 되고, 상기 콘덴서의 전압을 유지하는 제 3 반도체 스위치를 갖는, 반도체 집적 회로.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004066148A JP4277076B2 (ja) | 2004-03-09 | 2004-03-09 | パイロット信号検出回路及びその回路を搭載した半導体集積回路 |
| JPJP-P-2004-00066148 | 2004-03-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060114389A KR20060114389A (ko) | 2006-11-06 |
| KR100803018B1 true KR100803018B1 (ko) | 2008-02-14 |
Family
ID=34918306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020067020946A KR100803018B1 (ko) | 2004-03-09 | 2005-02-22 | 파일럿 신호 검출 회로 및 그 회로를 탑재한 반도체 집적회로 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20070170946A1 (ko) |
| EP (1) | EP1732210A1 (ko) |
| JP (1) | JP4277076B2 (ko) |
| KR (1) | KR100803018B1 (ko) |
| CN (1) | CN1930775A (ko) |
| TW (1) | TW200605543A (ko) |
| WO (1) | WO2005086344A1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7719351B2 (en) * | 2007-05-17 | 2010-05-18 | National Semiconductor Corporation | Autozeroing current feedback instrumentation amplifier |
| JP2010187047A (ja) * | 2009-02-10 | 2010-08-26 | Renesas Electronics Corp | テスト回路、及びテスト方法 |
| CN104880657B (zh) * | 2014-02-28 | 2018-01-12 | 西安永电电气有限责任公司 | Igbt器件的故障检测方法及相应的检测电路 |
| KR101876605B1 (ko) * | 2014-10-30 | 2018-07-11 | 한국과학기술원 | 파이프라인 구조의 정합 필터와 듀얼 경사 아날로그 디지털 변환기를 이용한 광분광학 시스템 및 그 제어 방법 |
| US9614481B2 (en) * | 2015-03-31 | 2017-04-04 | Analog Devices, Inc. | Apparatus and methods for chopping ripple reduction in amplifiers |
| CN105429600A (zh) * | 2015-11-13 | 2016-03-23 | 安徽朗格暖通设备有限公司 | 一种信号增强电路及信号增强装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63175540A (ja) * | 1987-01-16 | 1988-07-19 | Nec Corp | パイロツト信号検出回路 |
| JP2000222054A (ja) * | 1999-01-29 | 2000-08-11 | Samsung Electronics Co Ltd | バンドギャップ基準電圧発生回路 |
| JP2003152666A (ja) * | 2001-11-13 | 2003-05-23 | Niigata Seimitsu Kk | パイロット信号抽出回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60248006A (ja) * | 1984-05-24 | 1985-12-07 | Nec Corp | 発振器 |
-
2004
- 2004-03-09 JP JP2004066148A patent/JP4277076B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-22 CN CNA2005800072831A patent/CN1930775A/zh active Pending
- 2005-02-22 KR KR1020067020946A patent/KR100803018B1/ko not_active IP Right Cessation
- 2005-02-22 WO PCT/JP2005/002808 patent/WO2005086344A1/ja active Application Filing
- 2005-02-22 US US10/591,880 patent/US20070170946A1/en not_active Abandoned
- 2005-02-22 EP EP05719383A patent/EP1732210A1/en not_active Withdrawn
- 2005-03-08 TW TW094106877A patent/TW200605543A/zh unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63175540A (ja) * | 1987-01-16 | 1988-07-19 | Nec Corp | パイロツト信号検出回路 |
| JP2000222054A (ja) * | 1999-01-29 | 2000-08-11 | Samsung Electronics Co Ltd | バンドギャップ基準電圧発生回路 |
| JP2003152666A (ja) * | 2001-11-13 | 2003-05-23 | Niigata Seimitsu Kk | パイロット信号抽出回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200605543A (en) | 2006-02-01 |
| US20070170946A1 (en) | 2007-07-26 |
| KR20060114389A (ko) | 2006-11-06 |
| CN1930775A (zh) | 2007-03-14 |
| EP1732210A1 (en) | 2006-12-13 |
| JP2005260367A (ja) | 2005-09-22 |
| JP4277076B2 (ja) | 2009-06-10 |
| WO2005086344A1 (ja) | 2005-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100803018B1 (ko) | 파일럿 신호 검출 회로 및 그 회로를 탑재한 반도체 집적회로 | |
| US8508200B2 (en) | Power supply circuit using amplifiers and current voltage converter for improving ripple removal rate and differential balance | |
| US6608905B1 (en) | Microphone bias current measurement circuit | |
| JP3176821B2 (ja) | 入力判定回路 | |
| CN114679040B (zh) | 一种限流保护电路 | |
| EP1903313A2 (en) | Circuit for correcting sensor temperature characteristics | |
| US8698545B2 (en) | Analog multiplier and method for current shunt power measurements | |
| JP3593486B2 (ja) | 電圧比較回路およびこれを用いた基板バイアス調整回路 | |
| WO2000005814A1 (en) | Differential comparator with stable switching threshold | |
| US7342443B2 (en) | Operational amplifier | |
| US20100039177A1 (en) | Amplifier Arrangement and Method for Amplification | |
| CA1199079A (en) | High input impedance circuit | |
| JP4371618B2 (ja) | 差動増幅回路 | |
| US8624628B1 (en) | Adjustable level shifter | |
| EP2351210A1 (en) | Voltage clamp | |
| Givelin et al. | On-chip overcurrent and openload detection for a power MOS high-side switch: A CMOS current mode approach | |
| US11228466B2 (en) | Digital capacitive isolator | |
| JP2000047738A (ja) | シリーズレギュレータ回路 | |
| KR0167563B1 (ko) | 미소 부하 전류 검출 회로 | |
| US11050390B2 (en) | Amplifier circuit | |
| JP4245102B2 (ja) | しきい値検出回路、しきい値調整回路、および二乗回路 | |
| JPH09219629A (ja) | 演算増幅器 | |
| JPH10163848A (ja) | 演算増幅器入力段 | |
| JP2000155139A (ja) | 電流検出装置 | |
| JP3388088B2 (ja) | 多入力多出力競合型増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |