JP2005260367A - パイロット信号検出回路及びその回路を搭載した半導体集積回路 - Google Patents
パイロット信号検出回路及びその回路を搭載した半導体集積回路 Download PDFInfo
- Publication number
- JP2005260367A JP2005260367A JP2004066148A JP2004066148A JP2005260367A JP 2005260367 A JP2005260367 A JP 2005260367A JP 2004066148 A JP2004066148 A JP 2004066148A JP 2004066148 A JP2004066148 A JP 2004066148A JP 2005260367 A JP2005260367 A JP 2005260367A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- differential amplifier
- output
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 111
- 238000001514 detection method Methods 0.000 title claims abstract description 105
- 238000006243 chemical reaction Methods 0.000 claims abstract description 40
- 238000009499 grossing Methods 0.000 claims description 53
- 239000003990 capacitor Substances 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 2
- 230000007423 decrease Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/1646—Circuits adapted for the reception of stereophonic signals
- H04B1/1653—Detection of the presence of stereo signals and pilot signal regeneration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45748—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45753—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45521—Indexing scheme relating to differential amplifiers the FBC comprising op amp stages, e.g. cascaded stages of the dif amp and being coupled between the LC and the IC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
- Stereo-Broadcasting Methods (AREA)
Abstract
【課題】パイロット信号検出回路の検出精度を高めることである。
【解決手段】パイロット検出信号電圧を差動増幅回路１６に入力し、基準信号発生回路１７で生成される基準電圧を差動増幅回路１９に入力する。この差動増幅回路１６及び１９によりパイロット信号が基準電圧と比較される。差動増幅回路１６及び１９の出力電流は、電流・電圧変換回路２１において電圧に変換される。また、電流・電圧変換回路２１の入力側には、回路のオフセット電圧に応じた電圧が帰還され、パイロット信号検出回路のオフセット電圧がキャンセルされる。
【選択図】 図１
【解決手段】パイロット検出信号電圧を差動増幅回路１６に入力し、基準信号発生回路１７で生成される基準電圧を差動増幅回路１９に入力する。この差動増幅回路１６及び１９によりパイロット信号が基準電圧と比較される。差動増幅回路１６及び１９の出力電流は、電流・電圧変換回路２１において電圧に変換される。また、電流・電圧変換回路２１の入力側には、回路のオフセット電圧に応じた電圧が帰還され、パイロット信号検出回路のオフセット電圧がキャンセルされる。
【選択図】 図１
Description
本発明は、ＦＭ受信機のパイロット信号検出回路及びその回路を搭載した半導体集積回路に関する。
ＦＭ受信機においては、ステレオ復号信号に含まれるパイロット信号のレベルを検出し、その検出結果に基づいてステレオ受信とモノラル受信の切り換え等を行っている。
パイロット信号検出回路は、例えば、位相検波回路、平滑回路、比較回路等で構成されており、平滑したパイロット信号レベルが基準値以上か否かを比較回路により比較している。
パイロット信号検出回路は、例えば、位相検波回路、平滑回路、比較回路等で構成されており、平滑したパイロット信号レベルが基準値以上か否かを比較回路により比較している。
パイロット信号を基準電圧と比較する場合、検出回路の内部で発生するオフセット電圧の影響を除去するためにオフセットキャンセル回路が設けられる。
特許文献１には、パイロット検出回路の平滑回路のコンデンサの容量を小さくするために、コンデンサを間欠的に充放電することが記載されている。
特許文献１には、パイロット検出回路の平滑回路のコンデンサの容量を小さくするために、コンデンサを間欠的に充放電することが記載されている。
また、特許文献２には、電源電圧の変化の影響を受けないＣＭＯＳバンドギャップ基準電圧発生回路について記載されている。
特開２００３−１５２６６６号公報（図２，図３）
特開２０００−２２２０５４号公報（段落００１５）
ところで、パイロット信号検出回路の比較回路の基準電圧は、電源電圧の変動、温度変動等により変化するので、パイロット信号レベルを正確に検出することが難しかった。また、ＭＯＳトランジスタによりパイロット信号検出回路を構成した場合、ＭＯＳトランジスタの特性のミスマッチが比較的大きいために、回路内部で発生するオフセット電圧が大きくなるという問題点があった。そのため、パイロット信号検出回路のオフセットの調整作業が必要な場合もあった。
本発明の課題は、パイロット信号検出回路の検出精度を高めることである。
本発明のパイロット信号検出回路は、ベースバンド信号と所定の電圧の一方を選択して出力する第１の半導体スイッチと、前記第１の半導体スイッチから出力される信号を検波する検波回路と、前記検波回路の出力信号を平滑する平滑回路と、前記平滑回路の出力信号を差動増幅する第１の差動増幅回路と、基準電圧を発生するバンドギャップ基準電圧発生回路と、前記バンドギャップ基準電圧発生回路から出力される基準電圧と前記所定の電圧の一方を選択して出力する第２の半導体スイッチと、前記第２の半導体スイッチから出力される信号を差動増幅する第２の差動増幅回路と、前記第１及び第２の半導体スイッチにより所定の電圧が選択されたとき、前記第１の差動増幅回路と前記第２の差動増幅回路の出力をオフセットキャンセル電圧として保持し、該オフセットキャンセル電圧に基づいて前記第１及び第２の差動増幅回路から出力される信号に含まれるオフセット電圧を除去するオフセット除去回路とを備える。
第１の半導体スイッチは、例えば、図１の半導体スイッチ１１及び１３に対応し、第１の差動増幅回路は、図１の差動増幅回路１６に対応する。また、第２の半導体スイッチは、図１の半導体スイッチ１８及び２０に対応し、第２の差動増幅回路は、図１の差動増幅回路１９に対応する。
この発明によれば、ベースバンド信号と、基準電圧をそれぞれ別の差動増幅回路（第１及び第２の差動増幅回路）に入力することにより、パイロット信号レベルと基準電圧レベルを独立に設定することができる。
また、検波回路と平滑回路の前段に半導体スイッチを設け、ベースバンド信号と所定の電圧を切り換えて第１の差動増幅回路に供給し、所定の電圧を供給したときの第１及び第２の差動増幅回路の出力電圧をオフセットキャンセル電圧として保持し、そのオフセットキャンセル電圧に基づいてオフセット電圧をキャンセルすることで、検波回路と平滑回路を含むパイロット信号検出回路全体のオフセットット電圧を除去することができる。これにより、パイロット信号検出回路の検出精度を高めることがでできる。
また、検波回路と平滑回路の前段に半導体スイッチを設け、ベースバンド信号と所定の電圧を切り換えて第１の差動増幅回路に供給し、所定の電圧を供給したときの第１及び第２の差動増幅回路の出力電圧をオフセットキャンセル電圧として保持し、そのオフセットキャンセル電圧に基づいてオフセット電圧をキャンセルすることで、検波回路と平滑回路を含むパイロット信号検出回路全体のオフセットット電圧を除去することができる。これにより、パイロット信号検出回路の検出精度を高めることがでできる。
さらに、バンドギャップ基準電圧発生回路に、例えば、ＭＯＳ集積回路基板上に形成したバイポーラトランジスタを使用することにより、温度特性の優れた基準電圧を生成できる。これにより、パイロット信号レベルをより正確に検出できる。
本発明の他のパイロット信号検出回路は、ベースバンド信号と所定の電圧の一方を選択して出力する第１の半導体スイッチと、前記第１の半導体スイッチから出力される信号を検波する検波回路と、前記検波回路の出力信号を平滑する平滑回路と、前記平滑回路の出力信号を差動増幅する第１の差動増幅回路と、基準電圧を発生するバンドギャップ基準電圧発生回路と、前記バンドギャップ基準電圧発生回路から出力される基準電圧と前記所定の電圧の一方を選択して出力する第２の半導体スイッチと、前記第２の半導体スイッチから出力される信号を差動増幅する第２の差動増幅回路と、前記第１の差動増幅回路の出力電流と前記第２の差動増幅回路の出力電流を電圧に変換する電流・電圧変換回路と、前記第１及び第２の半導体スイッチにより所定の電圧が選択されたとき、前記電流・電圧変換回路の出力電圧をオフセットキャンセル電圧として保持し、保持したオフセットキャンセル電圧を前記電流・電圧変換回路の入力側に帰還してオフセット電圧を除去するオフセット除去回路とを備える。
本発明の他のパイロット信号検出回路は、ベースバンド信号と所定の電圧の一方を選択して出力する第１の半導体スイッチと、前記第１の半導体スイッチから出力される信号を検波する検波回路と、前記検波回路の出力信号を平滑する平滑回路と、前記平滑回路の出力信号を差動増幅する第１の差動増幅回路と、基準電圧を発生するバンドギャップ基準電圧発生回路と、前記バンドギャップ基準電圧発生回路から出力される基準電圧と前記所定の電圧の一方を選択して出力する第２の半導体スイッチと、前記第２の半導体スイッチから出力される信号を差動増幅する第２の差動増幅回路と、前記第１の差動増幅回路の出力電流と前記第２の差動増幅回路の出力電流を電圧に変換する電流・電圧変換回路と、前記第１及び第２の半導体スイッチにより所定の電圧が選択されたとき、前記電流・電圧変換回路の出力電圧をオフセットキャンセル電圧として保持し、保持したオフセットキャンセル電圧を前記電流・電圧変換回路の入力側に帰還してオフセット電圧を除去するオフセット除去回路とを備える。
この発明によれば、ベースバンド信号と、基準電圧をそれぞれ別の差動増幅回路（第１及び第２の差動増幅回路）に入力することにより、パイロット信号レベルと基準電圧レベルを独立に設定することができる。
さらに、検波回路と平滑回路の前段に第１の半導体スイッチを設け、ベースバンド信号と所定の電圧を切り換えて検波回路に供給し、所定の電圧を供給したときの電流・電圧変換回路の出力電圧を検出することで、検波回路と平滑回路を含むパイロット信号検出回路全体のオフセット電圧を検出することができる。そして、検出した電圧をオフセットキャンセル電圧として電流・電圧変換回路の入力に帰還することで、検波回路及び平滑回路を含むパイロット信号検出回路全体のオフセット電圧を除去することができる。これにより、検波回路と平滑回路にオフセットット除去回路を設ける必要がなくなり、パイロット信号検出回路の構成が簡素になる。
さらに、検波回路と平滑回路の前段に第１の半導体スイッチを設け、ベースバンド信号と所定の電圧を切り換えて検波回路に供給し、所定の電圧を供給したときの電流・電圧変換回路の出力電圧を検出することで、検波回路と平滑回路を含むパイロット信号検出回路全体のオフセット電圧を検出することができる。そして、検出した電圧をオフセットキャンセル電圧として電流・電圧変換回路の入力に帰還することで、検波回路及び平滑回路を含むパイロット信号検出回路全体のオフセット電圧を除去することができる。これにより、検波回路と平滑回路にオフセットット除去回路を設ける必要がなくなり、パイロット信号検出回路の構成が簡素になる。
また、バンドギャップ電圧を基準電圧として使用することで、パイロット信号レベルの検出精度が高くなる。
本発明の他の態様は、上記の発明において、前記平滑回路は、コンデンサと、前記第１の半導体スイッチがベースバンド信号を選択しているときオン状態となり、前記平滑回路の出力電圧を前記コンデンサに充電し、前記第１の半導体スイッチが所定の電圧を選択しているときオフ状態となり、前記コンデンサの電圧を保持する第３の半導体スイッチを有する。
本発明の他の態様は、上記の発明において、前記平滑回路は、コンデンサと、前記第１の半導体スイッチがベースバンド信号を選択しているときオン状態となり、前記平滑回路の出力電圧を前記コンデンサに充電し、前記第１の半導体スイッチが所定の電圧を選択しているときオフ状態となり、前記コンデンサの電圧を保持する第３の半導体スイッチを有する。
このように構成することで、ベースバンド信号が検波回路に入力するときには、平滑回路で平滑された電圧がコンデンサに充電される。また、所定の電圧が検波回路に供給されているときには、第３の半導体スイッチがオフしてコンデンサが、平滑回路から切り離される。これにより、ベースバンド信号と所定の電圧を交互に切り換えてオフセットキャンセルを行う場合に、コンデンサに保持されているパイロット信号電圧がオフセット電圧に影響するのを防止できる。
本発明の他の態様は、上記の発明において、前記基準電圧発生回路は、ＭＯＳ集積回路基板上に形成されるバイポーラトランジスタを用いて基準電圧を発生する。
このように構成することで、バイポーラトランジスタのバンドギャップ電圧を基準として使用して基準電圧の温度特性を改善できる。
このように構成することで、バイポーラトランジスタのバンドギャップ電圧を基準として使用して基準電圧の温度特性を改善できる。
本発明の他の態様は、上記の発明において、前記オフセット除去回路は、前記第１及び第２の半導体スイッチが前記所定の電圧を選択しているときオン状態となり、それ以外のときオフ状態となる第４の半導体スイッチと、前記第４の半導体スイッチがオン状態のとき、前記第１及び第２の差動増幅回路の出力電圧または前記電流・電圧変換回路の出力電圧をオフセットキャンセル電圧として保持するコンデンサと、前記コンデンサに保持されているオフセットキャンセル電圧を、前記第１及び第２の差動増幅回路の出力または前記電流・電圧変換回路の入力にフィードバックしてオフセット電圧を除去する第３の差動増幅回路とを有する。
第４の半導体スイッチは、例えば、図１の半導体スイッチ２２に対応し、コンデンサは、図１のコンデンサＣ２，Ｃ３に対応する。
このように構成することで、パイロット信号検出回路の内部で発生するオフセット電圧を除去することができる。
このように構成することで、パイロット信号検出回路の内部で発生するオフセット電圧を除去することができる。
本発明の半導体集積回路は、ベースバンド信号を検波する検波回路と、前記検波回路の出力信号を平滑する平滑回路と、前記平滑回路の出力信号を差動増幅する第１の差動増幅回路と、基準電圧を発生するバンドギャップ基準電圧発生回路と、前記基準電圧を差動増幅する第２の差動増幅回路と、前記第１及び第２の差動増幅回路の出力の和の信号をパイロット信号レベルが基準電圧以上か否かを示す信号として出力する出力回路とで構成されるパイロット信号検出回路を、ＭＯＳプロセスにより半導体集積回路基板上に形成した。
この発明によれば、ベースバンド信号と、基準電圧をそれぞれ別の差動増幅回路（第１及び第２の差動増幅回路）に入力することにより、パイロット信号レベルと基準電圧レベルを独立に設定することができる。
本発明によれば、ベースバンド信号と、基準電圧をそれぞれ別の差動増幅回路（第１及び第２の差動増幅回路）に入力することにより、パイロット信号レベルと基準電圧レベルを独立に設定することができる。また、ベースバンド信号と所定の電圧を半導体スイッチにより切り換えて検波回路に供給することで、検波回路、平滑回路及び差動増幅回路を含むパイロット信号検出回路全体のオフセット電圧を検出することができる。これにより、検波回路、平滑回路及び差動増幅回路を含むパイロット信号検出回路全体のオフセットット電圧を除去することができる。これにより、パイロット信号検出回路の検出精度を高めることができる。
以下、本発明の実施の形態を図面を参照しながら説明する。図１は、実施の形態のパイロット信号検出回路１０のブロック図である。なお、実施の形態のパイロット信号検出回路１０は、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを形成できるＣＭＯＳプロセスにより製造されるＦＭ、ＡＭラジオ受信機用半導体集積回路基板上に搭載される。
図１において、半導体スイッチ１１は、２個の半導体スイッチが連動してオン、オフし、一方の半導体スイッチ１１の入力端子には、ベースバンド信号（ステレオ複合信号など）が入力され、他方の半導体スイッチ１１の入力端子には、所定の電圧Ｃｏｍが入力され、２個の出力端子は、位相検波回路１２に接続している。半導体スイッチ１１は、トランスファーゲートなどで構成される。なお、所定の電圧Ｃｏｍとは、集積回路内部で作成される基準電圧、その基準電圧を分圧した任意の電圧、あるいは接地電圧である。
半導体スイッチ１３は、２個の半導体スイッチが連動してオン、オフし、２個の入力端子には、所定の電圧Ｃｏｍが入力し、２個の出力端子は位相検波回路１２に接続している。
パイロット信号のサンプリング時には、図示しない制御信号生成部から、半導体スイッチ１１をオンさせ、半導体スイッチ１３をオフさせる制御信号が供給され、ベースバンド信号が位相検波回路１２に供給される。また、オフセットキャンセル時には、半導体スイッチ１１をオフさせ、半導体スイッチ１３をオンさせる制御信号が供給され、所定の電圧Ｃｏｍが位相検波回路１２に供給される。
パイロット信号のサンプリング時には、図示しない制御信号生成部から、半導体スイッチ１１をオンさせ、半導体スイッチ１３をオフさせる制御信号が供給され、ベースバンド信号が位相検波回路１２に供給される。また、オフセットキャンセル時には、半導体スイッチ１１をオフさせ、半導体スイッチ１３をオンさせる制御信号が供給され、所定の電圧Ｃｏｍが位相検波回路１２に供給される。
位相検波回路１２は、ベースバンド信号をパイロット信号の位相に同期したタイミングで検波し、検波出力を平滑回路１４に出力する。
平滑回路１４は、位相検波回路１２の出力信号を平滑して差動増幅回路１６に出力する。平滑回路１４の出力端子には、半導体スイッチ１５とコンデンサＣ１が直列に接続されている。
平滑回路１４は、位相検波回路１２の出力信号を平滑して差動増幅回路１６に出力する。平滑回路１４の出力端子には、半導体スイッチ１５とコンデンサＣ１が直列に接続されている。
半導体スイッチ１５は、半導体スイッチ１１と同じ制御信号が与えられ、半導体スイッチ１１がオンのときオンとなり、平滑回路１４で平滑されたパイロット信号の電圧をコンデンサＣ１に充電する。そして、オフセット電圧を検出するときには、半導体スイッチ１１をオフにして、コンデンサＣ１に保持されたパイロット信号電圧がオフセット電圧に影響しないようにする。
差動増幅回路１６は、平滑回路１４で平滑されたパイロット信号電圧を増幅して電流・電圧変換回路２１に出力する。差動増幅回路１６の非反転入力側のオフセット電圧ＶOFF１は、位相検波回路１２、平滑回路１４及び差動増幅回路１６のＭＯＳトランジスタの特性のミスマッチ等により生じる出力側のオフセット電圧を入力側に換算した電圧である。入力信号がゼロの状態で、オフセット電圧ＶOFF１を入力側に印加したときに差動増幅回路１６から出力される電圧が、位相検波回路１２，平滑回路１４及び差動増幅回路１６の内部で発生するオフセット電圧の総和と等しくなる。
基準電圧発生回路（バンドギャップ基準電圧発生回路）１７は、バイポーラトランジスタのバンドギャップ電圧を基準電圧として発生する回路であり、パイロット信号レベルの比較の基準となる基準電圧を出力する。
半導体スイッチ１８は、２個の半導体スイッチが連動してオン、オフし、基準電圧発生回路１７の出力を選択的に差動増幅回路１９に出力する。半導体スイッチ１８には、半導体スイッチ１１と同じ制御信号が与えられており、半導体スイッチ１１がオンのときオンし、オフのときオフする。
半導体スイッチ１８は、２個の半導体スイッチが連動してオン、オフし、基準電圧発生回路１７の出力を選択的に差動増幅回路１９に出力する。半導体スイッチ１８には、半導体スイッチ１１と同じ制御信号が与えられており、半導体スイッチ１１がオンのときオンし、オフのときオフする。
半導体スイッチ２０は、２個の半導体スイッチが連動してオン、オフし、所定の電圧Ｃｏｍを選択的に差動増幅回路１９に出力する。半導体スイッチ２０は、半導体スイッチ１３と同じ制御信号が与えられており、半導体スイッチ１３がオンのときオンし、オフのときオフする。
差動増幅回路１９は、半導体スイッチ１８及び２０の選択に応じて、基準電圧または所定の電圧Comを増幅して電流・電圧変換回路２１に出力する。差動増幅回路１９の非反転入力側のオフセット電圧ＶOFF２は、差動増幅回路１９のＭＯＳトランジスタの特性のミスマッチにより生じる出力側のオフセット電圧を入力側に換算した電圧である。
電流・電圧変換回路２１は、差動増幅回路１６と差動増幅回路１９の差動出力電流を電圧に変換する回路である。この電流・電圧変換回路２１の出力は、図示しないインバータ等からなる出力回路に出力される。
半導体スイッチ２２は、２個の半導体スイッチが連動してオン、オフし、電流・電圧変換回路２１の出力を選択的にコンデンサＣ２，Ｃ３及び差動増幅回路２３に出力する。なお、半導体スイッチ２２は、半導体スイッチ１３と同じ制御信号が与えられている。コンデンサＣ２，Ｃ３の他端は、所定の電圧Ｃｏｍに接続されている。
半導体スイッチ２２は、２個の半導体スイッチが連動してオン、オフし、電流・電圧変換回路２１の出力を選択的にコンデンサＣ２，Ｃ３及び差動増幅回路２３に出力する。なお、半導体スイッチ２２は、半導体スイッチ１３と同じ制御信号が与えられている。コンデンサＣ２，Ｃ３の他端は、所定の電圧Ｃｏｍに接続されている。
差動増幅回路２３は、コンデンサＣ２，Ｃ３に保持されるオフセットキャンセル電圧を、電流・電圧変換回路２１の入力側に帰還してパイロット信号検出回路１０全体のオフセット電圧をキャンセルする。差動増幅回路２３の非反転入力側のオフセット電圧ＶOFF３は、差動増幅回路２３のＭＯＳトランジスタの特性のミスマッチ等により生じる出力側のオフセット電圧を入力側に換算した電圧である。
上記の半導体スイッチ２２，コンデンサＣ２，Ｃ３及び差動増幅回路２３は、オフセット除去回路を構成している。
半導体スイッチ１３がオンして所定の電圧Ｃｏｍが位相検波回路１２に供給されているときには、電流・電圧変換回路２１から出力される電圧（パイロット検出回路全体のオフセット電圧）でコンデンサＣ２，Ｃ３が充電される。
半導体スイッチ１３がオンして所定の電圧Ｃｏｍが位相検波回路１２に供給されているときには、電流・電圧変換回路２１から出力される電圧（パイロット検出回路全体のオフセット電圧）でコンデンサＣ２，Ｃ３が充電される。
所定のサンプリング間隔毎に半導体スイッチ１１がオンされ、パイロット信号が位相検波回路１２に供給されると、そのときコンデンサＣ２，Ｃ３に保持されているオフセットキャンセル電圧が電流・電圧変換回路２１の入力側に帰還されて回路全体のオフセット電圧がキャンセルされる。
次に、以上のような構成のパイロット信号検出回路１０の動作を説明する。最初に、パイロット信号のサンプリング時、すなわち、半導体スイッチ１１、１５及び１８がオン、半導体スイッチ１３、２０、２２がオフの場合について説明する。
この場合、ベースバンド信号が位相検波回路１２において同期検波されパイロット信号が抽出される。そして、平滑回路１４においてパイロット信号が直流電圧に平滑され、その直流電圧が差動増幅回路１６で増幅される。このとき、半導体スイッチ１５がオンし、サンプリングされたパイロット信号電圧によりコンデンサＣ１が充電される。
この場合、ベースバンド信号が位相検波回路１２において同期検波されパイロット信号が抽出される。そして、平滑回路１４においてパイロット信号が直流電圧に平滑され、その直流電圧が差動増幅回路１６で増幅される。このとき、半導体スイッチ１５がオンし、サンプリングされたパイロット信号電圧によりコンデンサＣ１が充電される。
半導体スイッチ１８がオン、半導体スイッチ２０がオフとなっているので、基準電圧発生回路１７から出力される基準電圧が差動増幅回路１９で増幅される。
差動増幅回路１６と差動増幅回路１９の出力電流は、電流・電圧変換回路２１により電圧に変換されてパイロット信号の判定結果を示す信号として出力される。
差動増幅回路１６と差動増幅回路１９の出力電流は、電流・電圧変換回路２１により電圧に変換されてパイロット信号の判定結果を示す信号として出力される。
次に、オフセット電圧検出時、すなわち、半導体スイッチ１３，２０，２２がオン、半導体スイッチ１１、１５、１８がオフの場合について説明する。
この場合、所定の電圧Ｃｏｍが位相検波回路１２の２つの入力に供給され、位相検波回路１２，平滑回路１４及び差動増幅回路１６で発生するオフセット電圧が差動増幅回路１６から出力される。
この場合、所定の電圧Ｃｏｍが位相検波回路１２の２つの入力に供給され、位相検波回路１２，平滑回路１４及び差動増幅回路１６で発生するオフセット電圧が差動増幅回路１６から出力される。
このとき、半導体スイッチ１５がオフし、コンデンサＣ１に充電されたパイロット信号電圧はそのまま保持される。
また、半導体スイッチ２０がオン、半導体スイッチ１８がオフとなるので、所定の電圧Ｃｏｍが差動増幅回路１９の２つの入力端子に入力し、差動増幅回路１９で発生するオフセット電圧が出力される。
また、半導体スイッチ２０がオン、半導体スイッチ１８がオフとなるので、所定の電圧Ｃｏｍが差動増幅回路１９の２つの入力端子に入力し、差動増幅回路１９で発生するオフセット電圧が出力される。
この場合、差動増幅回路１６と差動増幅回路１９の差動入力電圧が同じ所定の電圧Ｃｏｍであるので、電流・電圧変換回路２１の出力電圧は、ベースバンド信号がゼロのときの回路全体のオフセット電圧となる。このとき、半導体スイッチ２２がオンとなるので、コンデンサＣ２，Ｃ３の充電電圧は、位相検波回路１２，平滑回路１４，差動増幅回路１６，差動増幅回路１９、差動増幅回路２３及び電流・電圧変換回路２１で発生するオフセット電圧の総和の電圧となる。
パイロット信号の次のサンプリングタイミングとなると、半導体スイッチ１１、１５，１８がオン、半導体スイッチ１３、２０，２２がオフとなり、上述したのと同様に、ベースバンド信号が位相検波回路１２において同期検波されパイロット信号が抽出され、そのパイロット信号が平滑されて差動増幅回路１６で増幅される。
そして、コンデンサＣ２，Ｃ３に充電されたオフセットキャンセル電圧（回路全体のオフセット電圧）が、差動増幅回路２３により電流・電圧変換回路２１の入力側に負帰還され、パイロット信号検出回路１０内部で発生するオフセット電圧がキャンセルされる。
実施の形態のパイロット信号検出回路１０は、２個の差動増幅回路１６及び１９を用いて、それぞれ別の差動増幅回路１６及び１９の入力端子にパイロット信号電圧と基準電圧を入力しているので、パイロット信号の接地電位に対する電圧レベルと、基準電圧の接地電位に対する電圧レベルを独立に設定することができる。これにより、ＭＯＳ集積回路基板上に形成するバイポーラトランジスタのバンドギャップ電圧を基準電圧として用いることができる。これにより、パイロット信号レベルの検出精度が高くなる。
実施の形態のパイロット信号検出回路１０は、２個の差動増幅回路１６及び１９を用いて、それぞれ別の差動増幅回路１６及び１９の入力端子にパイロット信号電圧と基準電圧を入力しているので、パイロット信号の接地電位に対する電圧レベルと、基準電圧の接地電位に対する電圧レベルを独立に設定することができる。これにより、ＭＯＳ集積回路基板上に形成するバイポーラトランジスタのバンドギャップ電圧を基準電圧として用いることができる。これにより、パイロット信号レベルの検出精度が高くなる。
ＭＯＳ集積回路基板上に形成するバイポーラトランジスタのバンドギャップ電圧を基準電圧として使用する場合、バイポーラトランジスタのコレクタが基板の最低電位となるので、基準電圧発生回路１７の基準電位が基板の最低電位となる。そのため、基準電圧のレベルが制限される。本実施の形態では、２個の差動増幅回路１６及び１９を用いることで、基準電圧のレベルをパイロット信号電圧の電圧レベルと独立に設定することが可能となる。これにより、ＭＯＳ集積回路基板上のバイポーラトランジスタのバンドギャップ電圧を基準電圧として用いることができる。
また、ベースバンド信号と所定の電圧Ｃｏｍを半導体スイッチ１１により切り換えて位相検波回路１２に供給することで、位相検波回路１２、平滑回路１４及び差動増幅回路１６、１９、２３等を含むパイロット信号検出回路全体のオフセット電圧を検出することができる。これにより、位相検波回路１２及び平滑回路１４を含むパイロット信号検出回路全体のオフセットット電圧を除去することができるので、パイロット信号の検出精度を高めることができる。また、パイロット信号検出回路のオフセット除去回路の調整作業が不要となる。さらに、位相検波回路１２及び平滑回路１４にオフセット除去回路を設ける必要がなくなるので、パイロット信号検出回路１０全体で見たときの回路構成を簡素にできる。
次に、図２は、パイロット検出回路１０の具体的回路の一例を示す図である。差動増幅回路１６は、一端が電源ＶDDに接続された定電流源３１と、ソースが定電流源３１の出力側に接続され、差動接続されたｐチャネルＭＯＳトランジスタ３２及び３３とからなる。ｐチャネルＭＯＳトランジスタ３２及び３３のゲートには、平滑回路１４で平滑されたパイロット信号または所定の電圧Ｃｏｍが入力する。
ｐチャネルＭＯＳトランジスタ３３のドレインは、電流・電圧変換回路２１の接続点Ａに接続され、ｐチャネルＭＯＳトランジスタ３２のドレインは、電流・電圧変換回路２１の接続点Ｂに接続されている。定電流源３１は、例えば、カレントミラー回路等で構成される。
差動増幅回路１９は、一端が電源ＶDDに接続された定電流源３４と、ソースが定電流源３４の出力側に接続され、差動接続されたｐチャネルＭＯＳトランジスタ３５及び３６とからなる。ｐチャネルＭＯＳトランジスタ３５及び３６のゲートには、基準電圧発生回路１７から出力される基準電圧または所定の電圧Ｃｏｍが入力する。
ｐチャネルＭＯＳトランジスタ３５のドレインは、電流・電圧変換回路２１の接続点Ａに接続され、ｐチャネルＭＯＳトランジスタ３６のドレインは、電流・電圧変換回路２１の接続点Ｂに接続されている。
電流・電圧変換回路２１は、カレントミラー回路を構成するｐチャネルＭＯＳトランジスタ３７及び３８と、ｐチャネルＭＯＳトランジスタ３７に縦続接続されたｎチャネルＭＯＳトランジスタ３９，４０と、ｐチャネルＭＯＳトランジスタ３８に縦続接続されたｎチャネルＭＯＳトランジスタ４１，４２とからなる。
電流・電圧変換回路２１は、カレントミラー回路を構成するｐチャネルＭＯＳトランジスタ３７及び３８と、ｐチャネルＭＯＳトランジスタ３７に縦続接続されたｎチャネルＭＯＳトランジスタ３９，４０と、ｐチャネルＭＯＳトランジスタ３８に縦続接続されたｎチャネルＭＯＳトランジスタ４１，４２とからなる。
ｎチャネルＭＯＳトランジスタ３９と４０の接続点Ａと、ｎチャネルＭＯＳトランジスタ４１と４２の接続点Ｂに、差動増幅回路１６及び１９の出力電流が入力する。
ｎチャネルＭＯＳトランジスタ３９，４１のゲートには共通のゲート電圧Ｖａが与えられ、ｎチャネルＭＯＳトランジスタ４０，４２のゲートには共通のゲート電圧Ｖｂが与えられ、ＭＯＳトランジスタ４０，４２のソースは接地されている。
ｎチャネルＭＯＳトランジスタ３９，４１のゲートには共通のゲート電圧Ｖａが与えられ、ｎチャネルＭＯＳトランジスタ４０，４２のゲートには共通のゲート電圧Ｖｂが与えられ、ＭＯＳトランジスタ４０，４２のソースは接地されている。
差動増幅回路２３は、一端が電源ＶDDに接続された定電流源４３と、定電流源４３の出力側にソースが接続され、差動接続されたｐチャネルＭＯＳトランジスタ４４及び４５からなる。
ｐチャネルＭＯＳトランジスタ４４のゲートは、コンデンサＣ２と、トランスファーゲート４６（半導体スイッチ２２）を介してｐチャネルＭＯＳトランジスタ３８のドレインに接続されている。ｐチャネルＭＯＳトランジスタ４５のゲートは、コンデンサＣ３とトランスファーゲート４６を介してｐチャネルＭＯＳトランジスタ３７のドレインに接続されている。トランスファーゲート４６は、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタが並列に接続されて構成されている。
ｐチャネルＭＯＳトランジスタ４４のゲートは、コンデンサＣ２と、トランスファーゲート４６（半導体スイッチ２２）を介してｐチャネルＭＯＳトランジスタ３８のドレインに接続されている。ｐチャネルＭＯＳトランジスタ４５のゲートは、コンデンサＣ３とトランスファーゲート４６を介してｐチャネルＭＯＳトランジスタ３７のドレインに接続されている。トランスファーゲート４６は、ｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタが並列に接続されて構成されている。
次に、以上のような構成の回路の動作を説明する。平滑回路１４から出力されるパイロット信号電圧と基準電圧が等しい場合を基準に考えると、パイロット信号電圧が基準電圧より小さくなると、パイロット信号とその逆相の信号が入力する差動増幅回路１６の、例えば、ＭＯＳトランジスタ３３の出力電流が増加し、電流・電圧変換回路２１の左側（図３の正面から見て）のＭＯＳトランジスタ３９と４０の接続点Ａに流入する電流が増加する。
トランジスタ３３から接続点Ａに流入する電流が増加するが、トランジスタ４０に流れる電流は変化しないので、結果として、トランジスタ３９に流れる電流が減少し、トランジスタ３７のドレイン電流も減少する。トランジスタ３７のドレイン電流が減少すると、トランジスタ３８のドレイン電流も減少し、トランジスタ３７とトランジスタ３９のドレイン部の電位Ｖｄ（接地を基準とした電圧）が増加する。
一方、トランジスタ３３の出力電流が増加した分、トランジスタ３２の出力電流が減少する。トランジスタ３２から接続点Ｂに流入する電流が減少するが、トランジスタ４２に流れる電流は変化しないので、結果として、トランジスタ４１に流れる電流が増加し、トランジスタ３８のドレイン電流も増加する。トランジスタ３８のドレイン電流が増加すると、トランジスタ３８とトランジスタ４１のドレイン部の電位Ｖｃが減少する。
その結果、電流・電圧変換回路２１の出力電圧、すなわちＭＯＳトランジスタ３７のドレイン部の電位ＶｄとＭＯＳトランジスタ３８のドレイン部の電位Ｖｃの差電圧は大きくなる。
これに対して、パイロット信号電圧が基準電圧より大きくなると、差動増幅回路１６のＭＯＳトランジスタ３３の出力電流が減少し、電流・電圧変換回路２１の左側のＭＯＳトランジスタ３９と４０の接続点Ａに流入する電流が減少する。
これに対して、パイロット信号電圧が基準電圧より大きくなると、差動増幅回路１６のＭＯＳトランジスタ３３の出力電流が減少し、電流・電圧変換回路２１の左側のＭＯＳトランジスタ３９と４０の接続点Ａに流入する電流が減少する。
接続点Ａに流入する電流が減少した結果、ＭＯＳトランジスタ３７のドレイン電流が増加し、同時にカレントミラー回路の右側のＭＯＳトランジスタ３８の電流も増加する。
一方、トランジスタ３３の出力電流が減少した分、トランジスタ３２の出力電流が増加し、その結果、接続点Ｂに流入する電流は増加する。接続点Ｂに流入する電流が増加した結果、トランジスタ４１のドレイン電流は減少する。
一方、トランジスタ３３の出力電流が減少した分、トランジスタ３２の出力電流が増加し、その結果、接続点Ｂに流入する電流は増加する。接続点Ｂに流入する電流が増加した結果、トランジスタ４１のドレイン電流は減少する。
その結果、電流・電圧変換回路２１の出力電圧、すなわちＭＯＳトランジスタ３７のドレイン部の電位ＶｄとＭＯＳトランジスタ３８のドレイン部の電位Ｖｃの差電圧は小さくなる。この電流・電圧変換回路２１の出力電圧の変化は、例えば、インバータ等の出力回路によりハイレベルとローレベルの信号に変換することができる。
すなわち、パイロット信号電圧が基準電圧より小さいときには、電流・電圧変換回路２１の出力電圧は、パイロット信号電圧と基準電圧が等しいときの電圧より大きくなり、パイロット信号電圧が基準電圧より大きいときは、電流・電圧変換回路２１の出力電圧は小さくなる。従って、電流・電圧変換回路２１の出力電圧により、パイロット信号が基準電圧以上か否かを判定することができる。
次に、図３は、バンドギャップ基準電圧発生回路１７の一例を示す図である。
図３において、ｐチャネルＭＯＳトランジスタ５１と，ｎチャネルＭＯＳトランジスタ５２と、バイポーラトランジスタ５３が、電源ＶDDとグランド間に直列に接続されている。バイポーラトランジスタ５３のベースとコレクタは接地（集積回路基板の最低電位）されている。
図３において、ｐチャネルＭＯＳトランジスタ５１と，ｎチャネルＭＯＳトランジスタ５２と、バイポーラトランジスタ５３が、電源ＶDDとグランド間に直列に接続されている。バイポーラトランジスタ５３のベースとコレクタは接地（集積回路基板の最低電位）されている。
同様に、ｐチャネルＭＯＳトランジスタ５４と、ｎチャネルＭＯＳトランジスタ５５と、抵抗Ｒ１と、バイポーラトランジスタ５６が、電源ＶDDと接地との間に直列に接続されている。バイポーラトランジスタ５６のベースとコレクタは接地されている。
ｎチャネルＭＯＳトランジスタ５２のゲートは、ドレインと接続され、さらにｎチャネルＭＯＳトランジスタ５５のゲートと接続されてカレントミラー回路を構成している。
ｎチャネルＭＯＳトランジスタ５２のゲートは、ドレインと接続され、さらにｎチャネルＭＯＳトランジスタ５５のゲートと接続されてカレントミラー回路を構成している。
ｐチャネルＭＯＳトランジスタ５７と、抵抗Ｒ２と、バイポーラトランジスタ５８とが、電源ＶDDと接地との間に接続されている。バイポーラトランジスタ５８のベースとコレクタは接地されている。
さらに、抵抗Ｒ２及びバイポーラトランジスタ５８と並列に抵抗Ｒ３と抵抗Ｒ４と抵抗Ｒ５が直列に接続され、抵抗Ｒ４の両端の電圧が基準電圧として出力される。
さらに、抵抗Ｒ２及びバイポーラトランジスタ５８と並列に抵抗Ｒ３と抵抗Ｒ４と抵抗Ｒ５が直列に接続され、抵抗Ｒ４の両端の電圧が基準電圧として出力される。
図３の回路において、ＭＯＳトランジスタ５１、５４、ＭＯＳトランジスタ５２、５５と、バイポーラトランジスタ５３、５６と、抵抗Ｒ１により、絶対温度に比例した電流を生成する。その電流をカレントミラーによりＭＯＳトランジスタ５７に流している。すると、抵抗Ｒ２の両端の電位は絶対温度に比例する正の温度係数を持つ。
一方、バイポーラトランジスタ５８のベース・エミッタ間電圧Ｖbeは負の温度特性を持っているので、両電圧の和は温度に対して一定となる。
従って、抵抗Ｒ２の電位を抵抗Ｒ３，Ｒ４，Ｒ５により分圧することにより、温度に依存しない基準電圧を得ることができる。
従って、抵抗Ｒ２の電位を抵抗Ｒ３，Ｒ４，Ｒ５により分圧することにより、温度に依存しない基準電圧を得ることができる。
本発明は、上述した実施の形態に限らず、以下のように構成しても良い。
（１）差動増幅回路は１６，１９，２３は、実施の形態に示した回路に限らず、公知の他の差動増幅回路を用いてもよい。例えば、電圧出力型の差動増幅回路でもよい。
（２）電圧出力型の差動増幅回路の場合には、電流・電圧変換回路を使用しない回路構成にしてもよい。
（１）差動増幅回路は１６，１９，２３は、実施の形態に示した回路に限らず、公知の他の差動増幅回路を用いてもよい。例えば、電圧出力型の差動増幅回路でもよい。
（２）電圧出力型の差動増幅回路の場合には、電流・電圧変換回路を使用しない回路構成にしてもよい。
１１，１３，１５，１８，２０，２２ 半導体スイッチ
１２ 位相検波回路
１４ 平滑回路
１６ 差動増幅回路
１７ バンドギャップ基準電圧発生回路
１９ 差動増幅回路
２１ 電流・電圧変換回路
２３ 差動増幅回路
１２ 位相検波回路
１４ 平滑回路
１６ 差動増幅回路
１７ バンドギャップ基準電圧発生回路
１９ 差動増幅回路
２１ 電流・電圧変換回路
２３ 差動増幅回路
Claims (9)
- ベースバンド信号と所定の電圧の一方を選択して出力する第１の半導体スイッチと、
前記第１の半導体スイッチから出力される信号を検波する検波回路と、
前記検波回路の出力信号を平滑する平滑回路と、
前記平滑回路の出力信号を差動増幅する第１の差動増幅回路と、
基準電圧を発生するバンドギャップ基準電圧発生回路と、
前記バンドギャップ基準電圧発生回路から出力される基準電圧と前記所定の電圧の一方を選択して出力する第２の半導体スイッチと、
前記第２の半導体スイッチから出力される信号を差動増幅する第２の差動増幅回路と、
前記第１及び第２の半導体スイッチにより所定の電圧が選択されたとき、前記第１の差動増幅回路と前記第２の差動増幅回路の出力をオフセットキャンセル電圧として保持し、該オフセットキャンセル電圧に基づいて前記第１及び第２の差動増幅回路から出力される信号に含まれるオフセット電圧を除去するオフセット除去回路とを備えるパイロット信号検出回路。 - ベースバンド信号と所定の電圧の一方を選択して出力する第１の半導体スイッチと、
前記第１の半導体スイッチから出力される信号を検波する検波回路と、
前記検波回路の出力信号を平滑する平滑回路と、
前記平滑回路の出力信号を差動増幅する第１の差動増幅回路と、
基準電圧を発生するバンドギャップ基準電圧発生回路と、
前記バンドギャップ基準電圧発生回路から出力される基準電圧と前記所定の電圧の一方を選択して出力する第２の半導体スイッチと、
前記第２の半導体スイッチから出力される信号を差動増幅する第２の差動増幅回路と、
前記第１の差動増幅回路の出力電流と前記第２の差動増幅回路の出力電流を電圧に変換する電流・電圧変換回路と、
前記第１及び第２の半導体スイッチにより所定の電圧が選択されたとき、前記電流・電圧変換回路の出力電圧をオフセットキャンセル電圧として保持し、保持したオフセットキャンセル電圧を前記電流・電圧変換回路の入力側に帰還してオフセット電圧を除去するオフセット除去回路とを備えるパイロット信号検出回路。 - 前記平滑回路は、コンデンサと、前記第１の半導体スイッチがベースバンド信号を選択しているときオン状態となり、前記平滑回路の出力電圧を前記コンデンサに充電し、前記第１の半導体スイッチが所定の電圧を選択しているときオフ状態となり、前記コンデンサの電圧を保持する第３の半導体スイッチを有する請求項１または２記載のパイロット信号検出回路。
- 前記バンドギャップ基準電圧発生回路は、ＭＯＳ集積回路基板上に形成されるバイポーラトランジスタを用いて基準電圧を発生する請求項１，２または３記載のパイロット信号検出回路。
- 前記オフセット除去回路は、前記第１の半導体スイッチが前記所定の電圧を選択しているときオン状態となり、それ以外のときオフ状態となる第４の半導体スイッチと、前記第４の半導体スイッチがオン状態のとき、前記第１の差動増幅回路及び第２の差動増幅回路の出力電圧または前記電流・電圧変換回路の出力電圧をオフセットキャンセル電圧として保持するコンデンサと、前記コンデンサに保持されているオフセットキャンセル電圧を、前記第１及び第２の差動増幅回路の出力または前記電流・電圧変換回路の入力にフィードバックしてオフセット電圧を除去する第３の差動増幅回路とを有する請求項１乃至４のいずれか１項に記載のパイロット信号検出回路。
- 前記検波回路は、ステレオ複合信号のパイロット信号の位相検波を行う位相検波回路である請求項１乃至５のいずれか１項に記載のパイロット信号検出回路。
- ベースバンド信号を検波する検波回路と、
前記検波回路の出力信号を平滑する平滑回路と、
前記平滑回路の出力信号を差動増幅する第１の差動増幅回路と、
基準電圧を発生するバンドギャップ基準電圧発生回路と、
前記基準電圧を差動増幅する第２の差動増幅回路と、
前記第１及び第２の差動増幅回路の出力の和の信号を、パイロット信号レベルが基準電圧以上か否かを示す信号として出力する出力回路とで構成されるパイロット信号検出回路を、ＭＯＳプロセスにより半導体集積回路基板上に形成した半導体集積回路。 - ベースバンド信号と所定の電圧の一方を選択して出力する第１の半導体スイッチと、
前記第１の半導体スイッチから出力される信号を検波する検波回路と、
前記位相回路の出力信号を平滑する平滑回路と、
前記平滑回路の出力信号を差動増幅する第１の差動増幅回路と、
基準電圧を発生する基準電圧発生回路と、
前記基準電圧発生回路から出力される基準電圧と前記所定の電圧の一方を選択して出力する第２の半導体スイッチと、
前記第２の半導体スイッチから出力される信号を差動増幅する第２の差動増幅回路と、
前記第１及び第２の半導体スイッチにより所定の電圧が選択されたとき、前記第１の差動増幅回路と前記第２の差動増幅回路の出力をオフセットキャンセル電圧として保持し、該オフセットキャンセル電圧に基づいて前記第１及び第２の差動増幅回路から出力される信号に含まれるオフセット電圧を除去するオフセット除去回路とで構成されるパイロット信号検出回路を、ＭＯＳプロセスにより半導体集積回路基板上に形成した半導体集積回路。 - 前記平滑回路は、コンデンサと、前記第１の半導体スイッチがベースバンド信号を選択しているときオン状態となり、前記平滑回路の出力電圧を前記コンデンサに充電し、前記第１の半導体スイッチが所定の電圧を選択しているときオフ状態となり、前記コンデンサの電圧を保持する第３の半導体スイッチを有する請求項８記載の半導体集積回路。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004066148A JP4277076B2 (ja) | 2004-03-09 | 2004-03-09 | パイロット信号検出回路及びその回路を搭載した半導体集積回路 |
| PCT/JP2005/002808 WO2005086344A1 (ja) | 2004-03-09 | 2005-02-22 | パイロット信号検出回路及びその回路を搭載した半導体集積回路 |
| US10/591,880 US20070170946A1 (en) | 2004-03-09 | 2005-02-22 | Pilot signal detection circuit and semiconductor integrated circuit equipping the circuit |
| CNA2005800072831A CN1930775A (zh) | 2004-03-09 | 2005-02-22 | 导频信号检测电路与配备该电路的半导体集成电路 |
| KR1020067020946A KR100803018B1 (ko) | 2004-03-09 | 2005-02-22 | 파일럿 신호 검출 회로 및 그 회로를 탑재한 반도체 집적회로 |
| EP05719383A EP1732210A1 (en) | 2004-03-09 | 2005-02-22 | Pilot signal detecting circuit, and semiconductor integrated circuit incorporating that circuit |
| TW094106877A TW200605543A (en) | 2004-03-09 | 2005-03-08 | Pilot signal detection circuit and semiconductor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004066148A JP4277076B2 (ja) | 2004-03-09 | 2004-03-09 | パイロット信号検出回路及びその回路を搭載した半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005260367A true JP2005260367A (ja) | 2005-09-22 |
| JP4277076B2 JP4277076B2 (ja) | 2009-06-10 |
Family
ID=34918306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004066148A Expired - Fee Related JP4277076B2 (ja) | 2004-03-09 | 2004-03-09 | パイロット信号検出回路及びその回路を搭載した半導体集積回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20070170946A1 (ja) |
| EP (1) | EP1732210A1 (ja) |
| JP (1) | JP4277076B2 (ja) |
| KR (1) | KR100803018B1 (ja) |
| CN (1) | CN1930775A (ja) |
| TW (1) | TW200605543A (ja) |
| WO (1) | WO2005086344A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7719351B2 (en) * | 2007-05-17 | 2010-05-18 | National Semiconductor Corporation | Autozeroing current feedback instrumentation amplifier |
| JP2010187047A (ja) * | 2009-02-10 | 2010-08-26 | Renesas Electronics Corp | テスト回路、及びテスト方法 |
| CN104880657B (zh) * | 2014-02-28 | 2018-01-12 | 西安永电电气有限责任公司 | Igbt器件的故障检测方法及相应的检测电路 |
| KR101876605B1 (ko) * | 2014-10-30 | 2018-07-11 | 한국과학기술원 | 파이프라인 구조의 정합 필터와 듀얼 경사 아날로그 디지털 변환기를 이용한 광분광학 시스템 및 그 제어 방법 |
| US9614481B2 (en) * | 2015-03-31 | 2017-04-04 | Analog Devices, Inc. | Apparatus and methods for chopping ripple reduction in amplifiers |
| CN105429600A (zh) * | 2015-11-13 | 2016-03-23 | 安徽朗格暖通设备有限公司 | 一种信号增强电路及信号增强装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60248006A (ja) * | 1984-05-24 | 1985-12-07 | Nec Corp | 発振器 |
| JP2504015B2 (ja) * | 1987-01-16 | 1996-06-05 | 日本電気株式会社 | パイロット信号検出回路 |
| KR100322527B1 (ko) * | 1999-01-29 | 2002-03-18 | 윤종용 | 밴드갭 전압기준회로 |
| JP4092100B2 (ja) * | 2001-11-13 | 2008-05-28 | 新潟精密株式会社 | パイロット信号抽出回路 |
-
2004
- 2004-03-09 JP JP2004066148A patent/JP4277076B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-22 EP EP05719383A patent/EP1732210A1/en not_active Withdrawn
- 2005-02-22 CN CNA2005800072831A patent/CN1930775A/zh active Pending
- 2005-02-22 WO PCT/JP2005/002808 patent/WO2005086344A1/ja active Application Filing
- 2005-02-22 US US10/591,880 patent/US20070170946A1/en not_active Abandoned
- 2005-02-22 KR KR1020067020946A patent/KR100803018B1/ko not_active IP Right Cessation
- 2005-03-08 TW TW094106877A patent/TW200605543A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN1930775A (zh) | 2007-03-14 |
| KR100803018B1 (ko) | 2008-02-14 |
| WO2005086344A1 (ja) | 2005-09-15 |
| EP1732210A1 (en) | 2006-12-13 |
| JP4277076B2 (ja) | 2009-06-10 |
| US20070170946A1 (en) | 2007-07-26 |
| TW200605543A (en) | 2006-02-01 |
| KR20060114389A (ko) | 2006-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109270983B (zh) | 带偏移消除功能的包络跟踪电流偏置电路和功率放大器 | |
| JP4188931B2 (ja) | 演算増幅器及び演算増幅器のオフセット電圧キャンセル方法 | |
| US8508200B2 (en) | Power supply circuit using amplifiers and current voltage converter for improving ripple removal rate and differential balance | |
| US6608905B1 (en) | Microphone bias current measurement circuit | |
| KR100803018B1 (ko) | 파일럿 신호 검출 회로 및 그 회로를 탑재한 반도체 집적회로 | |
| US20090322416A1 (en) | Bandgap voltage reference circuit | |
| CN113359934B (zh) | 一种功率检测电路、芯片及通信终端 | |
| JP5824196B2 (ja) | Ｃｍｏｓ増幅器からフリッカー・ノイズを低減するためのシステム及び方法 | |
| CN110825154B (zh) | 一种自动消除输入失调电压的基准电压源及其方法 | |
| US20100039177A1 (en) | Amplifier Arrangement and Method for Amplification | |
| CN112532191B (zh) | 一种功率放大器的功率检测电路及方法 | |
| JP2012134612A (ja) | 低雑音増幅器 | |
| JP2010050590A (ja) | コンパレータ回路 | |
| WO2018037769A1 (ja) | 半導体装置 | |
| JP4121326B2 (ja) | 差動増幅回路及び電波時計用受信回路 | |
| TWI253809B (en) | DC offset transient response cancelling system | |
| CN108183704B (zh) | 源极跟随器 | |
| JP2007318723A (ja) | 電力増幅器 | |
| JP5526935B2 (ja) | 電流制御回路 | |
| CA2248337C (en) | Offset correction circuit and dc amplification circuit | |
| US7816971B2 (en) | Switch circuit having adjustable linearity of differential mode resistances | |
| US10277171B2 (en) | Semiconductor device having a low power consumption | |
| US11381205B2 (en) | Potentiostat circuit | |
| CN112019174B (zh) | 信号处理电路 | |
| JP2006270902A (ja) | 入力信号のバラツキ補償機能を備えたｒｓｓｉ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090305 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |