CN108183704B - 源极跟随器 - Google Patents
源极跟随器 Download PDFInfo
- Publication number
- CN108183704B CN108183704B CN201711167282.4A CN201711167282A CN108183704B CN 108183704 B CN108183704 B CN 108183704B CN 201711167282 A CN201711167282 A CN 201711167282A CN 108183704 B CN108183704 B CN 108183704B
- Authority
- CN
- China
- Prior art keywords
- transistor
- coupled
- voltage
- terminal
- source follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
- H03F1/0255—Stepped control by using a signal derived from the output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—Dc amplifiers in which all stages are dc-coupled
- H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
- H03F3/345—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/66—Clipping circuitry being present in an amplifier, i.e. the shape of the signal being modified
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/69—Indexing scheme relating to amplifiers the amplifier stage being a common drain coupled MOSFET, i.e. source follower
Abstract
本发明实施例公开了一种源极跟随器,可以有效地抑制二次谐波失真。其包括:直流追踪电路;第一晶体管,包括:控制端,耦接至该源极跟随器的输出节点的第一端,以及耦接至该直流追踪电路的第二端;以及第二晶体管,包括:控制端,耦接至地的第一端,以及耦接至该源极跟随器的输出节点的第二端;其中,该DC追踪电路用于在该第一晶体管的第二端处提供第二电压,并且该第二电压的电平是根据该输出节点处的第一电压确定的。
Description
技术领域
本发明涉及电子电路,尤其涉及一种用于抑制二次谐波失真的源极跟随器(source follower)。
背景技术
传统上,单输入端源极跟随器对PVT(Process,Voltage,and Temperature,工艺,电压和温度)变化非常敏感,这是由与源极跟随器相关的二次谐波失真所导致的。当输入晶体管的漏源电压(drain-to-source voltage)以及电流源的变化不对称于输出共模电压时,二次谐波失真变得严重。严重的二次谐波失真可能会降低源极跟随器的线性度,从而不利地影响其性能。相应地,有必要提出一种创新的解决方案来解决先前技术的问题。
发明内容
有鉴于此,本发明实施例提供了一种源极跟随器,能够有效地抑制二次谐波失真。
本发明实施例提供了一种源极跟随器,包括:直流追踪电路;第一晶体管,包括:控制端,耦接至该源极跟随器的输出节点的第一端,以及耦接至该直流追踪电路的第二端;以及第二晶体管,包括:控制端,耦接至地的第一端,以及耦接至该源极跟随器的输出节点的第二端;其中,该DC追踪电路用于在该第一晶体管的第二端处提供第二电压,并且该第二电压的电平是根据该输出点处的第一电压确定的。
其中,该第二电压等于该第一电压的两倍。
其中,该直流追踪电路包括:开环运算放大器,闭环运算放大器,或者线性调节器。
其中,该源极跟随器的输入节点耦接至该第一晶体管的控制端以及偏置电压耦接至该第二晶体管的控制端,或者,该源极跟随器的输入节点耦接至该第二晶体管的控制端,以及偏置电压耦接至该第一晶体管的该控制端。
其中,该第一晶体管与该第二晶体管均为NMOS晶体管,并且该源极跟随器的输入节点耦接至该第一晶体管的控制端以及偏置电压耦接至该第二晶体管的控制端;或者,该第一晶体管与该第二晶体管均为PMOS,并且该源极跟随器的输入节点耦接至该第二晶体管的控制端以及偏置电压耦接至该第一晶体管的该控制端。
其中,该直流追踪电路包括:第一运算放大器,包括:用于接收第一参考电压的第一输入端,耦接至第三节点的第二端,以及输出端;第四晶体管,包括:耦接至该第一运算放大器的输出端的控制端,耦接至该第一晶体管的第一端,以及耦接至电源电压的第二端;第二运算放大器,包括:用来接收该第一参考电压的第一输入端,用来接收第二参考电压的第二输入端,以及耦接至该源极跟随器的输入节点的输出端;第三晶体管,包括:耦接至该第一运算放大器的输出端的控制端,耦接至第五节点的第一端,以及耦接至该电源电压的第二端;第一电阻,耦接在该第五节点与该第三节点之间;以及第二电阻,耦接在该第三节点与该地电压之间。
其中,该第一电压与该第二参考电压均等于该第一参考电压。
其中,该第三晶体管和该第四晶体管均为NMOS。
其中,该源极跟随器的输出节点处的输出电压的直流成分被反馈至该第二参考电压。
本发明实施例提供了一种源极跟随器,具有输入节点以及输出节点,包括:第一晶体管,其中该第一晶体管具有控制端,耦接至第一节点的第一端,以及耦接至电源电压的第二端;第二晶体管,其中该第二晶体管具有控制端,耦接至第二节点的第一端,以及耦接至该第一节点的第二端;以及直流追踪电路,将该第二节点处的第二直流电压设置为特定电平,其中该特定电平是根据该第一节点处的第一直流电压来确定的。
其中,该第二直流电压等于该第一直流电压的2倍减去该电源电压。
其中,该DC追踪电路使用开环运算放大器,闭环运算放大器,或者线性调节器来实现。
其中,该源极跟随器的该输入节点耦接至该第一晶体管的控制端以及偏置电压耦接至该第二晶体管的控制端,或者,该源极跟随器的输入节点耦接至该第二晶体管的控制端以及偏置电压耦接至该第一晶体管的控制端。
其中,该第一晶体管与该第二晶体管均为NMOS晶体管,并且该源极跟随器的输入节点耦接至该第一晶体管的控制端以及偏置电压耦接至该第二晶体管的控制端;或者,该第一晶体管与该第二晶体管均为PMOS晶体管,并且该源极跟随器的输入节点耦接至该第二晶体管的控制端以及偏置电压耦接至该第一晶体管的控制端。
本发明实施例的有益效果是:
本发明实施例的源极跟随器,通过DC(直流)追踪电路来有效地抑制其二次谐波失真。
附图说明
通过阅读接下来的详细描述以及参考附图而做的示例可以更全面地理解本发明,其中:
图1为根据本发明实施例的源极跟随器的结构示意图;
图2A为根据本发明实施例的开环运算放大器的结构示意图;
图2B为根据本发明实施例的闭环运算放大器的结构示意图;
图2C为根据本发明实施例的线性调节器的结构示意图;
图3为根据本发明实施例的源极跟随器的结构示意图;
图4为根据本发明实施例的晶体管的漏源电压与第一DC(直流)电压之间的关系的示意图;
图5A为不具有任何DC追踪电路的源极跟随器的功率谱质量的示意图;
图5B为根据本发明实施例的具有DC追踪电路的源极跟随器的功率谱质量的示意图;
图5C为不具有任何DC追踪电路的源极跟随器的INL(Integral Non-Linearity,积分非线性)示意图;
图5D为根据本发明实施例的具有DC追踪电路的源极跟随器的INL的示意图;
图6为根据本发明另一实施例的源极跟随器的结构示意图;
图7为根据本发明实施例的源极跟随器的结构示意图;
图8为根据本发明另一实施例的源极跟随器的结构示意图。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在本申请说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及权利要求并不以名称的差异作为区分组件的方式,而是以组件在功能上的差异作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”、“包含”为一开放式的用语,故应解释成“包括(含)但不限定于”。另外,“耦接”一词在此为包括任何直接及间接的电气连接手段。因此,若文中描述第一装置耦接于第二装置,则代表该第一装置可直接电气连接至该第二装置,或透过其它装置或连接手段间接地电气连接至该第二装置。
图1为根据本发明实施例的源极跟随器100的结构示意图。如图1所示,该源极跟随器100具有输入节点NIN以及输出节点NOUT。其中该源极跟随器100包括:第一晶体管M1,第二晶体管M2,以及DC(Direct Current,直流)追踪电路110。其中该输入节点NIN用于接收输入电压VIN,并且该输出节点NOUT用于输出电压VOUT的输出。一般地,输出电压VOUT的波形大致上跟随输入电压VIN的波形。
在图1的实施例中,第一晶体管M1和第二晶体管M2均为NMOS(N-type Metal-Oxide-Semiconductor Field-Effect Transistors,N型金属氧化物半导体场效应晶体管)。该第一晶体管M1和该第二晶体管M2具有相同的晶体管尺寸。该第一晶体管M1具有控制端,第一端以及第二端,其中该第一端耦接至第一节点N1,该第二端耦接至第二节点N2。该源极跟随器100的输入节点NIN耦接至该第一晶体管M1的控制端,以及该源极跟随器100的输出端NOUT耦接至第一节点N1,使得该第一晶体管M1用作输入晶体管。该第二晶体管M2具有控制端,第一端以及第二端,其中该第一端耦接至地电平VSS,该第二端耦接至第一节点N1。偏置电压VB耦接至第二晶体管M2的控制端,使得第二晶体管M2用作电流源。该DC追踪电路110将第二节点N2处的第二DC电压VD2设置为特定电平。例如,该特定电平可以为恒定的或者动态的。该DC追踪电路110根据该第一节点N1处的第一DC电压VD1来确定该特定电平。
在一些实施例中,第二DC电压VD2大致等于2倍的第一DC电压VD1,并且可以用方程式(1)来表述他们的关系。
VD2=2·VD1…………………………………………………(1)
其中,符号“VD1”表示第一DC电压VD1的电压电平,以及符号“VD2”表示第二DC电压VD2的电压电平。
DC追踪电路110可以具有多种不同的配置。图2A为根据本发明实施例的开环运算放大器210的结构示意图。图2B为根据本发明实施例的闭环运算放大器220的结构示意图。图2C为根据本发明实施例的线性调节器230的结构示意图。上述的运算放大器与调节器可以将第二DC电压VD2箝位(clamp)为特定电平。例如,DC追踪电路110可以由该开环运算放大器210,该闭环运算放大器20,或者该线性调节器230来实现,如图2A,2B和2C所示,但是不限制于此。相应地,根据第一DC电压VD1来确定第二DC电压VD2。
图3为根据本发明实施例的源极跟随器300的结构示意图。在图3的实施例中,源极跟随器300包括:第一晶体管M1,第二晶体管M2以及DC追踪电路310,其中该DC追踪电路310由含有两个运算放大器的调节器来实现。第一晶体管M1和第二晶体管M2的布置和功能已在图1的实施例中描述。如前所述,该DC追踪电路310可以根据第一DC电压VD1来确定第二DC电压VD2。具体地,该DC追踪电路310包括:第一运算放大器320,第二运算放大器330,第三晶体管M3,第四晶体管M4,第一电阻R1,以及第二电阻R2。该第三晶体管M3和第四晶体管M4均可以为NMOS晶体管。该第一运算放大器320具有同相输入端,反相输入端以及输出端,其中该同相输入端用于接收第一DC参考电压VDR1,该反相输入端耦接至第三节点N3,以及该输出端耦接至第四节点N4。第三晶体管M3具有控制端,第一端,以及第二端,其中该控制端耦接至第四节点N4,该第一端耦接至第五节点N5,该第二端耦接至电源电压VDD。第四晶体管M4具有控制端,第一端,以及第二端,其中该控制端耦接至第四节点N4,该第一端耦接至第二节点N2,该第二端耦接至电源电压VDD。第一电阻R1和第二电阻R2具有相同的电阻值。第一电阻R1耦接在第五节点N5和第三节点N3之间。第二电阻R2耦接在第三节点N3和地电平VSS之间。第二运算放大器330具有同相输入端,反相输入端,以及输出端,其中该同相输入端用于接收第一DC参考电压VDR1,该反相输入端用于接收第二DC参考电压VDR2,以及该输出端耦接至源极跟随器300的输入节点NIN。由于闭环,第二DC参考电压VDR2和第一节点N1处的第一DC电压VD1均等于第一DC参考电压VDR1。在一些实施例中,该DC追踪电路310进一步包括:AC(Alternating Current,交流)滤波器340(可选元件),源极跟随器300的输出节点NOUT上的电压通过该AC滤波器340被反馈至第二DC参考电压VDR2。如此,第二DC参考电压VDR2可以仅包括输出电压VOUT的DC成分,并且通过AC滤波器340完全地移除输出电压VOUT的AC成分。
图4为根据本发明实施例的晶体管的漏源电压(drain-to-source voltage)VDS与第一DC电压VD1之间的关系示意图。如图4所示,第一曲线401表示第一晶体管M1的漏源电压,以及第二曲线402表示第二晶体管M2的漏源电压。根据图4的测量,如果第一DC电压VD1增高,那么第一晶体管M1的漏源电压将下降,但是第二晶体管M2的漏源电压将升高。相反地,如果第一DC电压VD1减小,那么第一晶体管M1的漏源电压将升高,而第二晶体管M2的漏源电压将下降。也就是说,第一晶体管M1和第二晶体管M2的总漏源电压大致上维持在相对恒定的级别。在第一曲线401与第二曲线402的交叉点450,第一晶体管M1和第二晶体管M2可以具有相同的漏源电阻。请再次参考图1,通过使用DC追踪电路100来固定第二DC电压VD2,第一晶体管M1两端的第一DC电压差(即VD2-VD1=VD1)大致上等于第二晶体管M2两端的第二DC电压差(即VD1-VSS=VD1)。由于第一晶体管M1和第二晶体管M2的漏源电压中的变化几乎对称于输出共模电压(即第一节点处的第一DC电压VD1),因此几乎可以消除源极跟随器100相关的二次谐波失真。
图5A为不具有任何DC追踪电路的源极跟随器的功率谱质量(power spectralmass,PSM)的示意图。图5B为根据本发明实施例的具有DC追踪电路110的源极跟随器100的功率谱质量的示意图。其中,水平轴表示操作频率(MHz),以及垂直轴表示关于源极跟随器的功率谱质量(dB)。根据图5A及5B的测量,当DC追踪电路110应用至源极跟随器100时,二次谐波成分520的强度(相对于基本成分510)被显著地抑制。图5C为不具有任何DC追踪电路的源极跟随器的INL的示意图。图5D为根据本发明实施例的具有DC追踪电路110的源极跟随器100的INL的示意图。详细测量数据进一步显示了THD(总谐波失真)从61.96dB(没有DC追踪电路110)改善到了66.96dB(有DC追踪电路110),以及INL从0.76LSB(Least SignificantBit,最低有效位)(没有DC追踪电路110,如图5C所示)改善到了0.5LSB(具有DC追踪电路110,如图5D所示)。因此,提出的具有DC追踪电路110的源极跟随器100可以有效地抑制其二次谐波失真以及增强设备线性度。
图6为根据本发明另一实施例的源极跟随器600的结构示意图。图6类似于图1。在图6的实施例中,源极跟随器600包括:第一晶体管M1’以及第二晶体管M2’,其中第一晶体管M1’以及第二晶体管M2’均为PMOS(P-type Metal-Oxide-Semiconductor Field-EffectTransistors,P型金属氧化物半导体场效应晶体管)。源极跟随器600的输入节点NIN耦接至第二晶体管M2’的控制端,使得第二晶体管M2’用作输入晶体管。偏置电压VB耦接至第一晶体管M1’的控制端,使得第一晶体管M1’用作电流源。类似地,DC追踪电路110可以固定第二DC电压VD2,因此第一晶体管M1’两端的第一DC电压差(即VD2-VD1=VD1)可以大致等于第二晶体管M2’两端的第二DC电压差(即VD1-VSS=VD1)。如此,几乎可以消除源极跟随器600相关的二次谐波失真。图6的源极跟随器600的其他特征类似于图1的源极跟随器100。相应地,两个实施例可以获得类似的性能水平。
图7为根据本发明实施例的源极跟随器700的结构示意图。如图7所示,该源极跟随器700具有输入节点NIN以及输出节点NOUT,并且该源极跟随器700包括:第一晶体管M1,第二晶体管M2,以及DC追踪电路710。在图7的实施例中,第一晶体管M1和第二晶体管M2均为NMOS。该第一晶体管M1具有控制端,耦接至第一节点N1的第一端,以及耦接至电源电压VDD的第二端。源极跟随器100的输入节点NIN耦接至第一晶体管M1的控制端,以及源极跟随器100的输出端NOUT耦接至第一节点N1,使得第一晶体管M1作为输入晶体管。第二晶体管M2具有控制端,耦接至第二节点N2的第一端,以及耦接至第一节点N1的第二端。偏置电压VB耦接至第二晶体管M2的控制端,使得第二晶体管M2用作电流源。该DC追踪电路710将第二节点N2处的第二DC电压VD2设置为特定电平。其中该DC追踪电路710根据第一节点N1处的第一DC电压VD1来确定该特定电平。
在一些实施例中,第二DC电压VD2大致等于2倍的第一DC电压VD1减去电源电压VDD,并且可以用方程式(2)来表述他们的关系。
VD2=2·VD1-VDD…………………………………………………(2)
其中,符号“VD1”表示第一DC电压VD1的电压电平,符号“VD2”表示第二DC电压VD2的电压电平,以及符号“VDD”表示电源电压VDD的电压电平。
对于源极跟随器700,通过使用DC追踪电路710来固定第二DC电压VD2,因此第一晶体管M1两端的第三DC电压差(即VDD-VD1)大致上等于第二晶体管M2两端上的第四DC电压差(即VD1-VD2=VDD-VD1)。由于第一晶体管M1和第二晶体管M2的漏源电压的变化几乎对称于输出共模电压,因此几乎可以消除源极跟随器700有关的二次谐波失真。图7的源极跟随器700的其他特征类似于图1的源极跟随器100。相应地,两个实施例可以达到相似的性能水平。
图8为根据本发明另一实施例的源极跟随器800的结构示意图。图8类似于图7。在图8的实施例中,该源极跟随器800包括:第一晶体管M1’以及第二晶体管M2’,其中第一晶体管M1’以及第二晶体管M2’均为PMOS。该源极跟随器800的输入节点NIN耦接至第二晶体管M2’的控制端,使得第二晶体管M2’用作输入晶体管。偏置电压VB耦接至第一晶体管M1’的控制端,使得第一晶体管M1’用作电流源。类似地,DC追踪电路110可以固定第二DC电压VD2,因此第一晶体管M1’两端的第三DC电压差(即VDD-VD1)可以大致等于第二晶体管M2’两端的第四DC电压差(即VD1-VD2=VDD-VD1)。如此,几乎可以消除源极跟随器800有关的二次谐波失真。图8的源极跟随器800的其他特征类似于图7的源极跟随器700。相应地,两个实施例可以取得类似的性能水平。
本发明提出了一种创新的源极跟随器,用于抑制与其有关的二次谐波失真。添加DC追踪电路并且用来补偿源极跟随器的输入晶体管的漏源电压和电流源的变化。这样的设计保持二次谐波失真在相对低的水平。相应地,本发明提出的源极跟随器对PVT变化不敏感。
需要注意的是,上述的电压、电流、电阻、电感、电容和其他电参数并非对本发明的限制。设计者可以根据不同需求调整这些参数。本发明的源极跟随器不限制于图1~8的配置。本发明可以仅包括:图1~8中任意一个或多个实施例的任意一个或多个特征。换言之,并非在图中显示的所有特征均需要在源极跟随器中实施。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (13)
1.一种源极跟随器,其特征在于,包括:
直流追踪电路;
第一晶体管,包括:控制端,耦接至该源极跟随器的输出节点的第一端,以及耦接至该直流追踪电路的第二端;以及
第二晶体管,包括:控制端,耦接至地电压的第一端,以及耦接至该源极跟随器的输出节点的第二端;
其中,该直流追踪电路用于在该第一晶体管的第二端处提供第二电压,并且该第二电压是根据该输出节点处的第一电压确定的,
其中,该直流追踪电路包括:
第一运算放大器,包括用于接收第一参考电压的第一输入端、耦接至第三节点的第二端、以及输出端;
第四晶体管,包括耦接至该第一运算放大器的输出端的控制端、耦接至该第一晶体管的第二端的第一端、以及耦接至电源电压的第二端,其中该第四晶体管的第一端处提供该第二电压;
第三晶体管,包括耦接至该第一运算放大器的输出端的控制端、耦接至第五节点的第一端、以及耦接至该电源电压的第二端;
第一电阻,耦接在该第五节点与第三节点之间;以及
第二电阻,耦接在该第三节点与地电压之间。
2.如权利要求1所述的源极跟随器,其特征在于,该第二电压等于该第一电压的两倍。
3.如权利要求1所述的源极跟随器,其特征在于,该源极跟随器的输入节点耦接至该第一晶体管的控制端以及一偏置电压耦接至该第二晶体管的控制端,或者,该源极跟随器的输入节点耦接至该第二晶体管的控制端以及一偏置电压耦接至该第一晶体管的控制端。
4.如权利要求1所述的源极跟随器,其特征在于,该第一晶体管与该第二晶体管均为NMOS晶体管,并且该源极跟随器的输入节点耦接至该第一晶体管的控制端以及一偏置电压耦接至该第二晶体管的控制端;
或者,该第一晶体管与该第二晶体管均为PMOS,并且该源极跟随器的输入节点耦接至该第二晶体管的控制端以及一偏置电压耦接至该第一晶体管的控制端。
5.如权利要求1所述的源极跟随器,其特征在于,该直流追踪电路还包括:
第二运算放大器,包括用来接收该第一参考电压的第一输入端、用来接收第二参考电压的第二输入端、以及耦接至该源极跟随器的输入节点的输出端,其中该第二参考电压耦接至该源极跟随器的输出节点。
6.如权利要求5所述的源极跟随器,其特征在于,该第一电压与该第二参考电压均等于该第一参考电压。
7.如权利要求5所述的源极跟随器,其特征在于,该第三晶体管和该第四晶体管均为NMOS。
8.如权利要求5所述的源极跟随器,其特征在于,该源极跟随器的输出节点处的输出电压的直流成分被反馈至该第二参考电压。
9.一种源极跟随器,具有输入节点以及输出节点,其特征在于,包括:
第一晶体管,其中该第一晶体管具有控制端,耦接至第一节点的第一端,以及耦接至电源电压的第二端;
第二晶体管,其中该第二晶体管具有控制端,耦接至第二节点的第一端,以及耦接至该第一节点的第二端;以及
直流追踪电路,用于根据该第一节点处的第一直流电压将该第二节点处的第二直流电压设置为特定电平,
其中,该直流追踪电路包括:
第一运算放大器,包括用于接收第一参考电压的第一输入端、耦接至第三节点的第二端、以及输出端;
第四晶体管,包括耦接至该第一运算放大器的输出端的控制端、耦接至该第二晶体管的第一端的第一端、以及耦接至该电源电压的第二端,其中该第四晶体管的第一端处提供该第二直流电压;
第三晶体管,包括耦接至该第一运算放大器的输出端的控制端、耦接至第五节点的第一端、以及耦接至该电源电压的第二端;
第一电阻,耦接在该第五节点与第三节点之间;以及
第二电阻,耦接在该第三节点与地电压之间。
10.如权利要求9所述的源极跟随器,其特征在于,该第二直流电压等于该第一直流电压的2倍减去该电源电压。
11.如权利要求9所述的源极跟随器,其特征在于,该源极跟随器的输入节点耦接至该第一晶体管的控制端以及一偏置电压耦接至该第二晶体管的控制端,或者,该源极跟随器的输入节点耦接至该第二晶体管的控制端以及一偏置电压耦接至该第一晶体管的控制端。
12.如权利要求9所述的源极跟随器,其特征在于,该第一晶体管与该第二晶体管均为NMOS晶体管,并且该源极跟随器的输入节点耦接至该第一晶体管的控制端以及一偏置电压耦接至该第二晶体管的控制端;
或者,该第一晶体管与该第二晶体管均为PMOS晶体管,并且该源极跟随器的输入节点耦接至该第二晶体管的控制端以及一偏置电压耦接至该第一晶体管的控制端。
13.一种源极跟随器,其特征在于,包括:
直流追踪电路;
第一晶体管,包括:控制端,耦接至该源极跟随器的输出节点的第一端,以及耦接至该直流追踪电路的第二端;以及
电流源电路,包括:控制端,耦接至地的第一端,以及耦接至该源极跟随器的输出节点的第二端;
其中,该直流追踪电路用于在该第一晶体管的第二端处提供第二电压,并且该第二电压的电平是根据直流参考电压确定的,该输出节点处的第一电压的直流电压等于该直流参考电压,并且该直流追踪电路还根据该输出节点处的第一电压生成控制信号至该第一晶体管的控制端。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662431459P | 2016-12-08 | 2016-12-08 | |
US62/431,459 | 2016-12-08 | ||
US15/810,942 | 2017-11-13 | ||
US15/810,942 US10476447B2 (en) | 2016-12-08 | 2017-11-13 | Source follower |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108183704A CN108183704A (zh) | 2018-06-19 |
CN108183704B true CN108183704B (zh) | 2022-04-26 |
Family
ID=60627506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711167282.4A Active CN108183704B (zh) | 2016-12-08 | 2017-11-21 | 源极跟随器 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10476447B2 (zh) |
EP (1) | EP3334039B1 (zh) |
CN (1) | CN108183704B (zh) |
TW (1) | TWI644509B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI722900B (zh) * | 2020-05-14 | 2021-03-21 | 絡達科技股份有限公司 | 電源開關之控制電路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4112381A (en) * | 1975-08-25 | 1978-09-05 | Hewlett-Packard Company | Peak detector |
US5055797A (en) * | 1989-04-03 | 1991-10-08 | Chater William T | Bias control for power amplifiers |
EP0561336A1 (en) * | 1992-03-18 | 1993-09-22 | Eastman Kodak Company | High-sensitivity, low-noise transistor amplifier |
CN1822500A (zh) * | 2005-02-18 | 2006-08-23 | 统宝光电股份有限公司 | 模拟缓冲器及相关的信号驱动电路、电子装置 |
CN103684279A (zh) * | 2012-09-26 | 2014-03-26 | 德克萨斯仪器股份有限公司 | 用于改进mos晶体管线性度的电路 |
JP2015122685A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社半導体エネルギー研究所 | ソースフォロワ |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4459553A (en) * | 1982-02-11 | 1984-07-10 | Tektronix, Inc. | D.C. Stabilization circuit for a follower-type amplifier |
US4646002A (en) | 1984-05-10 | 1987-02-24 | Regents Of The University Of Minnesota | Circuit for high impedance broad band probe |
JPS63199507A (ja) * | 1987-02-13 | 1988-08-18 | Nec Corp | 出力段回路 |
JP3409053B2 (ja) | 1991-05-29 | 2003-05-19 | Necエレクトロニクス株式会社 | 複合差動増幅器 |
JP3459442B2 (ja) | 1993-03-29 | 2003-10-20 | 三洋電機株式会社 | 差動増幅回路及びそれを用いた電力増幅装置 |
US5874840A (en) | 1996-04-26 | 1999-02-23 | International Business Machines Corporation | Differential source follower with body effect compensation |
KR100296451B1 (ko) | 1998-09-21 | 2001-10-26 | 윤종용 | 개선된이득을가지는소오스팔로워회로및그것을이용한고체촬상장치의출력회로 |
JP4604396B2 (ja) | 2001-05-30 | 2011-01-05 | パナソニック株式会社 | 音声出力制御回路 |
US8390335B2 (en) | 2009-06-24 | 2013-03-05 | Futurewei Technologies, Inc. | Signal buffer amplifier |
-
2017
- 2017-11-13 US US15/810,942 patent/US10476447B2/en active Active
- 2017-11-21 CN CN201711167282.4A patent/CN108183704B/zh active Active
- 2017-11-22 TW TW106140529A patent/TWI644509B/zh active
- 2017-12-06 EP EP17205766.3A patent/EP3334039B1/en active Active
-
2019
- 2019-09-30 US US16/589,085 patent/US10700647B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4112381A (en) * | 1975-08-25 | 1978-09-05 | Hewlett-Packard Company | Peak detector |
US5055797A (en) * | 1989-04-03 | 1991-10-08 | Chater William T | Bias control for power amplifiers |
EP0561336A1 (en) * | 1992-03-18 | 1993-09-22 | Eastman Kodak Company | High-sensitivity, low-noise transistor amplifier |
CN1822500A (zh) * | 2005-02-18 | 2006-08-23 | 统宝光电股份有限公司 | 模拟缓冲器及相关的信号驱动电路、电子装置 |
CN103684279A (zh) * | 2012-09-26 | 2014-03-26 | 德克萨斯仪器股份有限公司 | 用于改进mos晶体管线性度的电路 |
JP2015122685A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社半導体エネルギー研究所 | ソースフォロワ |
Non-Patent Citations (1)
Title |
---|
Simple and low-cost tracking generator design in envelope tracking radio frequency power amplifier system for WCDMA applications;Zubaida Yusoff 等;《IET Microwaves, Antennas & Propagation》;20131231;802-808 * |
Also Published As
Publication number | Publication date |
---|---|
US10700647B2 (en) | 2020-06-30 |
TW201822459A (zh) | 2018-06-16 |
US20200036347A1 (en) | 2020-01-30 |
US20180167036A1 (en) | 2018-06-14 |
EP3334039A1 (en) | 2018-06-13 |
US10476447B2 (en) | 2019-11-12 |
TWI644509B (zh) | 2018-12-11 |
EP3334039B1 (en) | 2021-11-03 |
CN108183704A (zh) | 2018-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7479821B2 (en) | Cascode circuit and semiconductor device | |
KR101689897B1 (ko) | 볼티지 레귤레이터 | |
US8193861B2 (en) | Differential amplifier | |
KR101018950B1 (ko) | 정전압 출력 회로 | |
JP2009105810A (ja) | 増幅装置及びバイアス回路 | |
US10474173B2 (en) | Voltage regulator having a phase compensation circuit | |
US7956588B2 (en) | Voltage regulator | |
US8890612B2 (en) | Dynamically biased output structure | |
US8237502B2 (en) | Amplifier with bias stabilizer | |
WO2015178271A1 (ja) | 擬似抵抗回路及び電荷検出回路 | |
CN108183704B (zh) | 源极跟随器 | |
US9231525B2 (en) | Compensating a two stage amplifier | |
EP3282581B1 (en) | Buffer stage and control circuit | |
US20070146063A1 (en) | Differential amplifier circuit operable with wide range of input voltages | |
JP2007257104A (ja) | シリーズレギュレータ | |
US8138742B2 (en) | Semiconductor circuits capable of mitigating unwanted effects caused by input signal variations | |
US10658984B2 (en) | Differential amplifier circuit | |
US10211839B2 (en) | System and method of automatic power control system and bias current control circuit | |
US11196393B2 (en) | Amplifying apparatus and voltage-to-current conversion apparatus | |
US9654074B2 (en) | Variable gain amplifier circuit, controller of main amplifier and associated control method | |
JP5199222B2 (ja) | 演算増幅器および演算増幅装置 | |
JP5203809B2 (ja) | 電流ミラー回路 | |
CN115903982A (zh) | 参考电压产生电路 | |
JP2008067193A (ja) | プッシュプル増幅器 | |
JP2005098908A (ja) | オフセット調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |