TWI644509B - 源極隨耦器 - Google Patents
源極隨耦器 Download PDFInfo
- Publication number
- TWI644509B TWI644509B TW106140529A TW106140529A TWI644509B TW I644509 B TWI644509 B TW I644509B TW 106140529 A TW106140529 A TW 106140529A TW 106140529 A TW106140529 A TW 106140529A TW I644509 B TWI644509 B TW I644509B
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- voltage
- terminal
- source follower
- coupled
- Prior art date
Links
- 239000013078 crystal Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 25
- 238000001228 spectrum Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0244—Stepped control
- H03F1/0255—Stepped control by using a signal derived from the output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/66—Clipping circuitry being present in an amplifier, i.e. the shape of the signal being modified
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/69—Indexing scheme relating to amplifiers the amplifier stage being a common drain coupled MOSFET, i.e. source follower
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
本發明提供了一種源極隨耦器。該源極隨耦器具有一輸入節點以及一輸出節點,並且包括:一第一電晶體,一第二電晶體以及一DC(Direct Current,直流)追蹤電路。該第一電晶體具有一控制端,一耦接至一第一節點的第一端,以及一耦接至第二節點的第二端。該第二電晶體具有一控制端,一耦接至地電平的第一端,以及一耦接至該第一節點的第二端。該DC追蹤電路將該第二節點處的第二DC電壓設置為特定電平。該特定電平根據該第一節點處的第一DC電壓來確定。該源極隨耦器的輸出節點耦接至該第一節點。
Description
本發明涉及源極隨耦器(source follower),特別係涉及一種用於抑制二次諧波失真的源極隨耦器。
傳統上,單輸入端源極隨耦器對PVT(Process,Voltage,and Temperature,製程,電壓和溫度)變化非常敏感,這是由與源極隨耦器有關的二次諧波失真所導致的。當輸入電晶體的汲源電壓(drain-to-source voltage)以及電流源的變化不對稱於輸出共模電壓時,二次諧波失真變得嚴重。嚴重的二次諧波失真可能會降低源極隨耦器的線性度,從而負面地影響其性能。相應地,有必要提出一種創新的解決方案來解決先前技術的問題。
因此,本發明之主要目的即在於提供一種源極隨耦器。
根據本發明至少一個實施例一種源極隨耦器,包括:一第一電晶體,包括:一控制端,一耦接至該源極隨耦器的輸出節點的第一端,以及一耦接至一DC(直流)追蹤電路的第二端;一第二電晶體,包括:一控制端,一耦接至地的第一端,以及一耦接至該輸出節點的第二端;其中,該DC追蹤 電路用於在該第一電晶體的第二端處提供一第二電壓,並且該第二電壓的電平係根據該輸出點處的一第一電壓確定的。
根據本發明至少一個實施例一種源極隨耦器,具有一輸入節點以及一輸出節點,包括:一第一電晶體,其中該第一電晶體具有一控制端,一耦接至第一節點的第一端,以及耦接至電源電壓的第二端;一第二電晶體,其中該第二電晶體具有一控制端,一耦接至第二節點的第一端,以及耦接至該第一節點的第二端;以及一DC追蹤電路,將該第二節點處的第二DC電壓設置為一特定電平,其中該特定電平係根據該第一節點處的第一DC電壓來確定的。
本發明實施例,可以有效地抑制二次諧波失真。
100、300、600、700、800‧‧‧源極隨耦器
NIN‧‧‧輸入節點
NOUT‧‧‧輸出節點
M1、M2、M1’、M2’、M3、M4‧‧‧電晶體
110、310、710‧‧‧DC追蹤電路
VIN‧‧‧輸入電壓
VOUT‧‧‧輸出電壓
N1、N2、N3、N4、N5‧‧‧節點
VSS‧‧‧地電平
VB‧‧‧偏置電壓
VD2‧‧‧第二DC電壓
VD1‧‧‧第一DC電壓
210‧‧‧開環運算放大器
220‧‧‧閉環運算放大器
230‧‧‧線性調節器
320、330‧‧‧運算放大器
R1、R2‧‧‧電阻
VDR1、VDR2‧‧‧DC參考電壓
VDD‧‧‧電源電壓
340‧‧‧AC濾波器
VDS‧‧‧汲源電壓
401、402‧‧‧曲線
450‧‧‧交叉點
PSM‧‧‧功率譜質量
520‧‧‧二次諧波成分
510‧‧‧基本成分
INL‧‧‧積分非線性
100‧‧‧源極隨耦器
100‧‧‧源極隨耦器
通過閱讀接下來的詳細描述以及參考所附圖式而做的示例可以更全面地理解本發明,其中:第1圖為根據本發明實施例的源極隨耦器的結構示意圖;第2A圖為根據本發明實施例的開環運算放大器的結構示意圖;第2B圖為根據本發明實施例的閉環運算放大器的結構示意圖;第2C圖為根據本發明實施例的線性調節器的結構示意圖;第3圖為根據本發明實施例的源極隨耦器的結構示意圖;第4圖為根據本發明實施例的電晶體的汲源電壓與第一DC(直流)電壓之間的關係的示意圖; 第5A圖為不具有任何DC追蹤電路的源極隨耦器的功率譜質量的示意圖;第5B圖為根據本發明實施例的具有DC追蹤電路的源極隨耦器的功率譜質量的示意圖;第5C圖為不具有任何DC追蹤電路的源極隨耦器的INL(Integral Non-Linearity,積分非線性)示意圖;第5D圖為根據本發明實施例的具有DC追蹤電路的源極隨耦器的INL的示意圖;第6圖為根據本發明另一實施例的源極隨耦器的結構示意圖;第7圖為根據本發明實施例的源極隨耦器的結構示意圖;第8圖為根據本發明另一實施例的源極隨耦器的結構示意圖。
在說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有習知技術者應可理解,電子裝置製造商可能會用不同的名詞來稱呼同一個元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式,而是以元件在功能上的差異來作為區分的準則。在通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語,故應解釋成「包含但不限定於」。以外,「耦接」一詞在此係包含任何直接及間接的電氣連接手段。因此,若文中描述一第一裝置耦接到一第二裝置,則代表該第一裝置可直接電氣連接於該第二裝置,或透過其他裝置或連接手段間 接地電氣連接至該第二裝置。
第1圖為根據本發明實施例的源極隨耦器100的結構示意圖。如第1圖所示,該源極隨耦器100具有一輸入節點NIN以及一輸出節點NOUT。其中該源極隨耦器100包括:一第一電晶體M1,一第二電晶體M2,以及一DC(Direct Current,直流)追蹤電路110。其中該輸入節點NIN用於接收一輸入電壓VIN,並且該輸出節點NOUT用於輸出一輸出電壓VOUT。一般地,輸入電壓VOUT的波形大致上跟隨輸入電壓VIN的波形。
在第1圖的實施例中,第一電晶體M1和第二電晶體M2均為NMOS(N-type Metal-Oxide-Semiconductor Field-Effect Transistors,N型金氧半導體場效應電晶體)。該第一電晶體M1和該第二電晶體M2具有相同的電晶體尺寸。該第一電晶體M1具有一控制端,一第一端以及一第二端,其中該第一端耦接至第一節點N1,該第二端耦接至第二節點N2。該源極隨耦器100的輸入節點NIN耦接至該第一電晶體M1的該控制端,以及該源極隨耦器100的輸出端NOUT耦接至該第一節點N1,使得該第一電晶體M1用作輸入電晶體。該第二電晶體M2具有一控制端,一第一端以及一第二端,其中該第一端耦接至地電平VSS,該第二端耦接至該第一節點N1。一偏置電壓VB耦接至該第二電晶體M2的控制端,使得該第二電晶體M2用作電流源。該DC追蹤電路110將第二節點N2處的一第二DC電壓VD2設置為特定電平。例如,該特定電平可以係恒定的或者動態的。該DC追蹤電路110根據該第一節 點N1處的第一DC電壓VD1來確定該特定電平。
在一些實施例中,第二DC電壓VD2大致等於2倍的第一DC電壓VD1,並且可以用方程式(1)來表述他們的關係。
VD2=2.VD1............................................(1)
其中,符號“VD1”表示第一DC電壓VD1的電壓電平,以及符號“VD2”表示第二DC電壓VD2的電壓電平。
DC追蹤電路110可以具有複數種不同的組態。第2A圖為根據本發明實施例的開環運算放大器210的結構示意圖。第2B圖為根據本發明實施例的閉環運算放大器220的結構示意圖。第2C圖為根據本發明實施例的線性調節器230的結構示意圖。上述的運算放大器與調節器可以將第二DC電壓VD2箝位(clamp)為特定電平。例如,DC追蹤電路110可以由該開環運算放大器210,該閉環運算放大器20,或者該線性調節器230來實現,如第2A,2B和2C圖所示,但是不限制於此。相應地,根據第一DC電壓VD1來確定第二DC電壓VD2。
第3圖為根據本發明實施例的源極隨耦器300的結構示意圖。在第3圖的實施例中,源極隨耦器300包括:一第一電晶體M1,一第二電晶體M2以及一DC追蹤電路310,其中該DC追蹤電路310由一含有兩個運算放大器的調節器來實現。該第一電晶體M1和第二電晶體M2的佈置和功能已在第1圖的實施例中描述。如前所述,該DC追蹤電路310可以根據第一DC電壓VD1來確定第二DC電壓VD2。具體地,該 DC追蹤電路310包括:一第一運算放大器320,一第二運算放大器330,一第三電晶體M3,一第四電晶體M4,一第一電阻R1,以及一第二電阻R2。該第三電晶體M3和第四電晶體M4均可以為NMOS電晶體。該第一運算放大器320具有一同相輸入端,一反相輸入端以及一輸出端,其中該同相輸入端用於接收第一DC參考電壓VDR1,該反相輸入端耦接至第三節點N3,以及該輸出端耦接至第四節點N4。第三電晶體M3具有一控制端,一第一端,以及一第二端,其中該控制端耦接至第四節點N4,該第一端耦接至第五節點N5,該第二端耦接至電源電壓VDD。第四電晶體M4具有一控制端,一第一端,以及一第二端,其中該控制端耦接至第四節點N4,該第一端耦接至第二節點N2,該第二端耦接至電源電壓VDD。第一電阻R1和第二電阻R2具有相同的電阻值。第一電阻R1耦接在第五節點N5和第三節點N3之間。第二電阻R2耦接在第三節點N3和地電平VSS之間。第二運算放大器330具有一同相輸入端,一反相輸入端,以及一輸出端,其中該同相輸入端用於接收第一DC參考電壓VDR1,該反相輸入端用於接收第二DC參考電壓VDR2,以及該輸出端耦接至源極隨耦器300的輸入節點NIN。由於閉環,第二DC參考電壓VDR2和第一節點N1處的第一DC電壓VD1均等於第一DC參考電壓VDR1。在一些實施例中,該DC追蹤電路310進一步包括:一AC(Alternating Current,交流)濾波器340(可選元件),源極隨耦器300的輸出節點NOUT上的電壓通過該AC濾波器340被反饋至第二DC參考電壓VDR2。如此,第二DC參考電壓 VDR2可以僅包括輸出電壓VOUT的DC成分,並且通過AC濾波器340完全地移除輸出電壓VOUT的AC成分。
第4圖為根據本發明實施例的電晶體的汲源電壓(drain-to-source voltage)VDS與第一DC電壓VD1之間的關係示意圖。如第4圖所示,第一曲線401表示第一電晶體M1的汲源電壓,以及第二曲線402表示第二電晶體M2的汲源電壓。根據第4圖的測量,如果第一DC電壓VD1增高,那麼第一電晶體M1的汲源電壓將下降,但是第二電晶體M2的汲源電壓將升高。相反地,如果第一DC電壓VD1減小,那麼第一電晶體M1的汲源電壓將升高,而第二電晶體M2的汲源電壓將下降。也就是說,第一電晶體M1和第二電晶體M2的總汲源電壓大致上維持在相對恆定的級別。在第一曲線401與第二曲線402的交叉點450,第一電晶體M1和第二電晶體M2可以具有相同的汲源電阻。請再次參考第1圖,通過使用DC追蹤電路100來固定第二DC電壓VD2,第一電晶體M1兩端的第一DC電壓差(即VD2-VD1=VD1)大致上等於第二電晶體M2兩端的第二DC電壓差(即VD1-VSS=VD1)。由於第一電晶體M1和第二電晶體M2的汲源電壓中的變化幾乎對稱於輸出共模電壓(即第一節點處的第一DC電壓VD1),因此幾乎可以消除源極隨耦器100相關的二次諧波失真。
第5A圖為不具有任何DC追蹤電路的源極隨耦器的功率譜質量(power spectral mass,PSM)的示意圖。第5B圖為根據本發明實施例的具有DC追蹤電路110的源極隨耦器100的功率譜質量的示意圖。其中,水平軸表示操作頻率 (MHz),以及垂直軸表示關於源極隨耦器的功率譜質量(dB)。根據第5A及5B圖的測量,當DC追蹤電路110應用至源極隨耦器100時,二次諧波成分520的強度(相對於基本成分510)被顯著地抑制。第5C圖為不具有任何DC追蹤電路的源極隨耦器的INL的示意圖。第5D圖為根據本發明實施例的具有DC追蹤電路110的源極隨耦器100的INL的示意圖。詳細測量數據進一步顯示了THD(總諧波失真)從61.96dB(沒有DC追蹤電路110)改善到了66.96dB(有DC追蹤電路110),以及INL從0.76LSB(Least Significant Bit,最低有效位)(沒有DC追蹤電路110,如第5C圖所示)改善到了0.5LSB(具有DC追蹤電路110,如第5D圖所示)。因此,提出的具有DC追蹤電路110的源極隨耦器100可以有效地抑制其二次諧波失真以及增強設備線性度。
第6圖為根據本發明另一實施例的源極隨耦器600的結構示意圖。第6圖類似於第1圖。在第6圖的實施例中,源極隨耦器600包括:一第一電晶體M1’以及一第二電晶體M2’,其中第一電晶體M1’以及第二電晶體M2’均為PMOS(P-typ e Metal-Oxide-Semiconductor Field-Effect Transistors,P型金氧半導體場效應電晶體)。源極隨耦器600的輸入節點NIN耦接至第二電晶體M2’的控制端,使得第二電晶體M2’用作輸入電晶體。一偏置電壓VB耦接至第一電晶體M1’的控制端,使得第一電晶體M1’用作電流源。類似地,DC追蹤電路110可以固定第二DC電壓VD2,因此第一電晶體M1’兩端的第一DC電壓差(即VD2-VD1=VD1)可以大致等於 第二電晶體M2’兩端的第二DC電壓差(即VD1-VSS=VD1)。如此,幾乎可以消除源極隨耦器600相關的二次諧波失真。第6圖的源極隨耦器600的其他特徵類似於第1圖的源極隨耦器100。相應地,兩個實施例可以獲得類似的性能水平。
第7圖為根據本發明實施例的源極隨耦器700的結構示意圖。如第7圖所示,該源極隨耦器700具有一輸入節點NIN以及一輸出節點NOUT,並且該源極隨耦器700包括:一第一電晶體M1,一第二電晶體M2,以及一DC追蹤電路710。在第7圖的實施例中,第一電晶體M1和第二電晶體M2均為NMOS。該第一電晶體M1具有一控制端,一耦接至第一節點N1的第一端,以及一耦接至電源電壓VDD的第二端。源極隨耦器100的輸入節點NIN耦接至該第一電晶體M1的控制端,以及源極隨耦器100的輸出端NOUT耦接至第一節點N1,使得第一電晶體M1作為輸入電晶體。第二電晶體M2具有一控制端,一耦接至第二節點N2的第一端,以及一耦接至第一節點N1的第二端。一偏置電壓VB耦接至第二電晶體M2的控制端,使得第二電晶體M2用作電流源。該DC追蹤電路710將第二節點N2處的第二DC電壓VD2設置為特定電平。其中該DC追蹤電路710根據第一節點N1處的第一DC電壓VD1來確定該特定電平。
在一些實施例中,第二DC電壓VD2大致等於2倍的第一DC電壓VD1減去電源電壓VDD,並且可以用方程式(2)來表述他們的關係。
VD2=2.VD1-VDD....................................(2)
其中,符號“VD1”表示第一DC電壓VD1的電壓電平,符號“VD2”表示第二DC電壓VD2的電壓電平,以及符號“VDD”表示電源電壓VDD的電壓電平。
對於源極隨耦器700,通過使用DC追蹤電路710來固定第二DC電壓VD2,因此第一電晶體M1兩端的第三DC電壓差(即VDD-VD1)大致上等於第二電晶體M2兩端上的第四DC電壓差(即VD1-VD2=VDD-VD1)。由於第一電晶體M1和第二電晶體M2的汲源電壓的變化幾乎對稱於輸出共模電壓,因此幾乎可以消除源極隨耦器700有關的二次諧波失真。第7圖的源極隨耦器700的其他特徵類似於第1圖的源極隨耦器100。相應地,兩個實施例可以達到相似的性能水平。
第8圖為根據本發明另一實施例的源極隨耦器800的結構示意圖。第8圖類似於第7圖。在第8圖的實施例中,該源極隨耦器800包括:一第一電晶體M1’以及一第二電晶體M2’,其中第一電晶體M1’以及第二電晶體M2’均為PMOS。該源極隨耦器800的輸入節點NIN耦接至第二電晶體M2’的控制端,使得第二電晶體M2’用作輸入電晶體。偏置電壓VB耦接至第一電晶體M1’的控制端,使得第一電晶體M1’用作電流源。類似地,DC追蹤電路110可以固定第二DC電壓VD2,因此第一電晶體M1’兩端的第三DC電壓差(即VDD-VD1)可以大致等於第二電晶體M2’兩端的第四DC電壓差(即VD1-VD2=VDD-VD1)。如此,幾乎可以消除源極隨耦器800有關的二次諧波失真。第8圖的源極隨耦器800的其他特徵類似於第7圖的源極隨耦器700。相應地,兩個實施例可以取得 類似的性能水平。
本發明提出了一種創新的源極隨耦器,用於抑制與其有關的二次諧波失真。添加DC追蹤電路並且用來補償源極隨耦器的輸入電晶體的汲源電壓和電流源的變化。這樣的設計保持二次諧波失真在相對低的水平。相應地,本發明提出的源極隨耦器對PVT變化不敏感。
需要注意的是,上述的電壓、電流、電阻、電感、電容和其他電參數並非係本發明的限制。設計者可以根據不同需求調整這些參數。本發明的源極隨耦器不限制於第1~8圖的組態。本發明可以僅包括:第1~8圖中任意一個或複數個實施例的任意一個或複數個特徵。換言之,並非在圖式中顯示的所有特徵均需要在源極隨耦器中實施。
以上所述僅為本發明的較佳實施例而已,並不用以限制本發明,凡在本發明的精神和原則之內所作的任何修改、等同替換和改進等,均應包含在本發明的保護範圍之內。
Claims (9)
- 一種源極隨耦器,包括:一第一電晶體,包括:一控制端,一耦接至該源極隨耦器的輸出節點的第一端,以及一耦接至一DC(直流)追蹤電路的第二端;一第二電晶體,包括:一控制端,一第一端,以及一耦接至該輸出節點的第二端;其中,該DC追蹤電路用於在該第一電晶體的第二端處提供一第二電壓,並且該第二電壓的電平係根據該輸出點處的一第一電壓確定的;其中,該DC追蹤電路包括:一第一運算放大器,包括:用於接收第一參考電壓的第一輸入端,第二輸入端,以及一輸出端;一第四電晶體,包括:耦接至該第一運算放大器的輸出端的控制端,耦接至該第一電晶體的第二端的第一端,以及耦接至電源電壓的第二端;一第二運算放大器,包括:用來接收該第一參考電壓的第一輸入端,用來接收第二參考電壓的第二輸入端,以及耦接至該源極隨耦器的輸入節點的輸出端。
- 如申請專利範圍第1項所述的源極隨耦器,其中,該第二電壓等於該第一電壓的兩倍。
- 如申請專利範圍第1項所述的源極隨耦器,其中,該源極隨耦器的輸入節點耦接至該第一電晶體的控制端以及一偏置電壓耦接至該第二電晶體的控制端,或者,該源極隨耦器的輸入節點耦接至該第二電晶體的控制端,以及一偏置電壓耦接至該第一電晶體的該控制端。
- 如申請專利範圍第1項所述的源極隨耦器,其中,該第一電晶體與該第二電晶體均為NMOS電晶體,並且該源極隨耦器的輸入節點耦接至該第一電晶體的控制端以及一偏置電壓耦接至該第二電晶體的控制端;或者,該第一電晶體與該第二電晶體均為PMOS,並且該源極隨耦器的輸入節點耦接至該第二電晶體的控制端,以及一偏置電壓耦接至該第一電晶體的該控制端。
- 如申請專利範圍第1項所述的源極隨耦器,其中,該DC追蹤電路進一步包括:一第三電晶體,包括:耦接至該第一運算放大器的輸出端的控制端,第一端,以及耦接至該電源電壓的第二端。
- 如申請專利範圍第5項所述的源極隨耦器,其中,該DC追蹤電路進一步包括:一第一電阻,耦接在第五節點與第三節點之間;以及一第二電阻,耦接在第三節點與該地電壓之間;其中該第一運算放大器的第二輸入端耦接至該第三節,該第三電晶體的第一端耦接至該第五節點。
- 如申請專利範圍第1項所述的源極隨耦器,其中,該第一電壓與該第二參考電壓均等於該第一參考電壓。
- 如申請專利範圍第5項所述的源極隨耦器,其中,該第三電晶體和該第四電晶體均為NMOS。
- 如申請專利範圍第1項所述的源極隨耦器,其中,該源極隨耦器的輸出節點處的輸出電壓的DC成分被反饋至該第二參考電壓。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662431459P | 2016-12-08 | 2016-12-08 | |
US62/431,459 | 2016-12-08 | ||
US15/810,942 | 2017-11-13 | ||
US15/810,942 US10476447B2 (en) | 2016-12-08 | 2017-11-13 | Source follower |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201822459A TW201822459A (zh) | 2018-06-16 |
TWI644509B true TWI644509B (zh) | 2018-12-11 |
Family
ID=60627506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106140529A TWI644509B (zh) | 2016-12-08 | 2017-11-22 | 源極隨耦器 |
Country Status (4)
Country | Link |
---|---|
US (2) | US10476447B2 (zh) |
EP (1) | EP3334039B1 (zh) |
CN (1) | CN108183704B (zh) |
TW (1) | TWI644509B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI722900B (zh) * | 2020-05-14 | 2021-03-21 | 絡達科技股份有限公司 | 電源開關之控制電路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100327944A1 (en) * | 2009-06-24 | 2010-12-30 | Futurewei Technologies, Inc. | Signal Buffer Amplifier |
JP2015122685A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社半導体エネルギー研究所 | ソースフォロワ |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1546191A (en) * | 1975-08-25 | 1979-05-16 | Hewlett Packard Co | Peak detector |
US4459553A (en) * | 1982-02-11 | 1984-07-10 | Tektronix, Inc. | D.C. Stabilization circuit for a follower-type amplifier |
US4646002A (en) | 1984-05-10 | 1987-02-24 | Regents Of The University Of Minnesota | Circuit for high impedance broad band probe |
JPS63199507A (ja) * | 1987-02-13 | 1988-08-18 | Nec Corp | 出力段回路 |
US5055797A (en) * | 1989-04-03 | 1991-10-08 | Chater William T | Bias control for power amplifiers |
JP3409053B2 (ja) | 1991-05-29 | 2003-05-19 | Necエレクトロニクス株式会社 | 複合差動増幅器 |
US5192920A (en) | 1992-03-18 | 1993-03-09 | Eastman Kodak Company | High-sensitivity, low-noise transistor amplifier |
JP3459442B2 (ja) | 1993-03-29 | 2003-10-20 | 三洋電機株式会社 | 差動増幅回路及びそれを用いた電力増幅装置 |
US5874840A (en) | 1996-04-26 | 1999-02-23 | International Business Machines Corporation | Differential source follower with body effect compensation |
KR100296451B1 (ko) | 1998-09-21 | 2001-10-26 | 윤종용 | 개선된이득을가지는소오스팔로워회로및그것을이용한고체촬상장치의출력회로 |
JP4604396B2 (ja) | 2001-05-30 | 2011-01-05 | パナソニック株式会社 | 音声出力制御回路 |
US7221194B2 (en) * | 2005-02-18 | 2007-05-22 | Tpo Displays Corp. | Analog buffers composed of thin film transistors |
US9013226B2 (en) * | 2012-09-26 | 2015-04-21 | Texas Instruments Incorporated | Circuits for improving linearity of metal oxide semiconductor (MOS) transistors |
-
2017
- 2017-11-13 US US15/810,942 patent/US10476447B2/en active Active
- 2017-11-21 CN CN201711167282.4A patent/CN108183704B/zh active Active
- 2017-11-22 TW TW106140529A patent/TWI644509B/zh active
- 2017-12-06 EP EP17205766.3A patent/EP3334039B1/en active Active
-
2019
- 2019-09-30 US US16/589,085 patent/US10700647B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100327944A1 (en) * | 2009-06-24 | 2010-12-30 | Futurewei Technologies, Inc. | Signal Buffer Amplifier |
JP2015122685A (ja) * | 2013-12-25 | 2015-07-02 | 株式会社半導体エネルギー研究所 | ソースフォロワ |
Also Published As
Publication number | Publication date |
---|---|
US10700647B2 (en) | 2020-06-30 |
EP3334039B1 (en) | 2021-11-03 |
EP3334039A1 (en) | 2018-06-13 |
US20180167036A1 (en) | 2018-06-14 |
TW201822459A (zh) | 2018-06-16 |
US20200036347A1 (en) | 2020-01-30 |
US10476447B2 (en) | 2019-11-12 |
CN108183704A (zh) | 2018-06-19 |
CN108183704B (zh) | 2022-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7479821B2 (en) | Cascode circuit and semiconductor device | |
US20110018520A1 (en) | Reference voltage circuit and electronic device | |
WO2019104467A1 (zh) | 稳压器以及电源 | |
JP2010268350A (ja) | 終端抵抗調整回路 | |
WO2014162952A1 (ja) | 擬似抵抗回路及び電荷検出回路 | |
TWI514755B (zh) | 低切換誤差、小電容器、自動歸零偏差緩衝放大器 | |
TW201526532A (zh) | 差動運算放大器以及帶隙參考電壓產生電路 | |
TWI644509B (zh) | 源極隨耦器 | |
US7961049B2 (en) | Amplifier with compensated gate bias | |
US7786800B2 (en) | Class AB amplifier | |
KR20140102603A (ko) | 센서 회로 | |
JP2006067185A (ja) | クロックバッファ回路 | |
TW201443606A (zh) | 電流電壓轉換器及其電子裝置 | |
TWI699967B (zh) | 增益調變電路 | |
JP2007257104A (ja) | シリーズレギュレータ | |
TWI536139B (zh) | 溫度補償電路 | |
TW201823907A (zh) | 緩衝級和控制電路 | |
US20120207331A1 (en) | Preamplifier circuit and microphone having the same | |
TWI739215B (zh) | 放大裝置以及電壓電流轉換裝置 | |
JP5203809B2 (ja) | 電流ミラー回路 | |
JP5199222B2 (ja) | 演算増幅器および演算増幅装置 | |
KR20140130779A (ko) | 바이어스 전압 생성 장치, 이를 포함하는 클럭 버퍼와 클럭 버퍼 동작 방법 | |
JP2008306562A (ja) | 演算増幅器 | |
JP2005098908A (ja) | オフセット調整回路 | |
JP2010213001A (ja) | カレントミラー回路 |