JPS63199507A - 出力段回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は機能素子がＭＩ；ＦＥＴでなる出力段回路に関
する。

（従来の技術） 従来の出力段回路としては次の文献“＾Ｓｉｎｇｌｅ−
ｃｈｉｐ　Ｃｏｄｅｃ　ｗｉｔｈ　５ｗ１ｔｃｈｅｄ　
Ｃａｐａｃｉｔｏｒ　Ｆｉｌｔｅｒｓ”ＩＥＥＥ　Ｊｏ
ｕｒｎａｌ　ｏｆ　５ｏｌｉｄ−８ｔａｔｅ　Ｃ１ｒｃ
ｕｉｔｓ　ｖｏｌ、　５ｃ−１６、ｎｏ、４　ｐ３１５
　　（１９８１）に記載されているものが知られている
。第２図にその回路図を示す、以下、第２図について説
明する。

第２図の回路は、ＭＯＳＦＥＴ　　ＭＦＡとＭＦＢとか
らなるｎチャネル形ソースフォロアにｐチャネルＭＯ３
ＦＥＴ　　ＭＰＩを付加した構成である。今、定常状態
で入力電圧がＶＩＮの時に出力電圧がＶｏｌｔ〒であっ
たとする。ＭＦＡのしきい値電圧をＶ↑。、ＭＰＩのし
きい値電圧をｖＴＰとすると標準的なＣＭＯＳプロセス
ではＶ　’ｌ’ｎ　＞　Ｏ、Ｖ　ｒｐ　＜０である。し
たがって定常状態ではＶ　ＩＮ　−Ｖ　０１〒〉Ｖ↑０
どなっておりＭＰＩはオフとなっているので、その動作
はＭＦＡとＭＰＢだけで構成されるソースフォロアの動
作と同じである。この回路の優れた点は、入力に大振幅
の立ち下がり信号ｖ１が印加され、Ｖ、　−Ｖｏ、〒＜
　Ｖ　ＴＦとなった場合にＭＰＩがオンとなり負荷容量
を急速に放電することによって出力電圧の入力追従性を
良くしている点にある。

（発明が解決しようとする問題点） 上述した従来の出力段回路では、大振幅の立ち下がり入
力が印加された場合の出方電圧の追従性は良いが、立上
がり入力が印加された場合や立ち下がり入力でもＶ　１
−　Ｖ　□ｇ〒＜　ｖ　’ｒｐとならないような小振幅
の場合では、通常のソースフォロアと同じ動作であり、
入力追従に時間がかかり高速動作をさせることができな
い。

本発明の目的は、入力の立上がり、立ち下がりや振幅の
いかんにかかわらず入力追従性が良く、高速動作に適し
た出力段回路を提供することである。

（問題点を解決するための手段〉 前述の問題点を解決し上記目的を達成するために本発明
が提供する出力段回路は：第１の導電性の第１及び第２
のＭＩＳＦＥＴからなる第１のソースフォロアと；前記
第１の導電性とは反対の導電性である第２の導電性の第
３及び第４のＭＩＳＦＥＴからなる第２のソースフォロ
アと；前記第１のソースフォロアの出力節点にゲートが
接続され、第１の電源と出力端子との間に接続された第
２の導電性の第５のＭＩＳＦＥＴと、前記第２のソース
フォロアの出力節点にゲートが接続され。

第２の電源と前記出力端子との間に接続された第１の導
電性の第６のＭＩＳＦＥＴと；前記出力端子と前記第１
又は前記第２電源のうちのいずれか一方の電源との間に
接続された第７のＭＩＳＦＥＴとを備えることを特徴と
する。

（実施例） 本発明について図面を参照して一層詳しく説明する。

第１図は本発明の典型的な一実施例を示す回路図である
。入力信号はｐチャネル形ソースラオロアとｎチャネル
形ソースフォロアとの２つのソースフォロアのうちのい
ずれか一方でレベルシフトした後にＭ１〜Ｍ３で構成さ
れるフォロアを通って出力される。Ｍ３は電流源として
働き、Ｍ４がオフとなるような出力電圧でも出力段とし
て動作するようになっている。即ち、出力電圧範囲はほ
ぼ接地電圧までと五る。

第１図を見てわかるように本発明の特徴として、第１に
プッシュプル形式となっていることが挙げられる。即ち
入力が上昇した場合はそれにっれＭｌのゲート電位Ｖ　
ｇ１＊　Ｍ　２のゲート電位Ｖ　ｇ２が上昇し、Ｍｌの
ゲート・ソース間電圧が増大すると同時にＭ２のゲート
・ソース間電圧が小さくなり、Ｍｌには定常よりは大電
流が、Ｍ２には通常よりは小電流が流れるので、負荷容
量ｃＬを効率良く充電することができ、出力電圧が入力
に追従するのが速い、また、入力が下降した場合は、同
様の原理で、入力が上昇した場合とは逆にＭｌには小電
流、Ｍ２には大電流が流れるので負荷容量Ｃｔ、を急速
に放電することができ、この場合でも出力電圧の入力追
従性は速い、また、この動作は、入力端子に接続された
ソースフォロアがオフしない限り、入力の振幅や立上が
り、立ち下がりの大きさに依らないで動作する。

本発明の２番目の特徴は、入力電圧範囲が正電源電圧か
ら負電源電圧までとれることである。

従来のソースフォロア形式の場合、片側は電源電圧まで
とれるがドライバー・トランジスタがオフしないために
は他方は電源電圧からしきい値Ｖ↑だけ小さい範囲でし
か入力範囲はとれなかった０本発明では入力電圧が電源
電圧まで振れて、片方のソースフォロアがオフになって
も、他方のソースフォロアはオンしているのでそれにつ
ながるＭｌあるいはＭ２のいずれかが働き出力段として
動作するので入力電圧範囲は正電源電圧から負電源電圧
までとれる。

（発明の効果） 以上述べたように、本発明に依れば、入力追従性が速く
、入力電圧範囲が正・負ともに電源電圧までとれる出力
段回路を提供することができる。

【図面の簡単な説明】

第１図は本発明の代表的な一実施例を示す回路図、第２
図は従来の出力段回路を示す回路図である。 １・・・正側電源線、２・・・負側電源線、３・・・入
力端子、４・・・出力端子、Ｂ、１．Ｂ２・・・バイア
ス点、Ｃｔ、・・・負荷容量。

Claims (1)

【特許請求の範囲】
1. 第１の導電性の第１及び第２のＭＩＳＦＥＴからなる第
   １のソースフォロアと；前記第１の導電性とは反対の導
   電性である第２の導電性の第３及び第４のＭＩＳＦＥＴ
   からなる第２のソースフォロアと；前記第１のソースフ
   ォロアの出力節点にゲートが接続され、第１の電源と出
   力端子との間に接続された第２の導電性の第５のＭＩＳ
   ＦＥＴと、前記第２のソースフォロアの出力節点にゲー
   トが接続され、第２の電源と前記出力端子との間に接続
   された第１の導電性の第６のＭＩＳＦＥＴと；前記出力
   端子と前記第１又は前記第２の電源のうちのいずれか一
   方の電源との間に接続された第７のＭＩＳＦＥＴとを備
   えることを特徴とする出力段回路。